JPS5812369A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5812369A JPS5812369A JP11138681A JP11138681A JPS5812369A JP S5812369 A JPS5812369 A JP S5812369A JP 11138681 A JP11138681 A JP 11138681A JP 11138681 A JP11138681 A JP 11138681A JP S5812369 A JPS5812369 A JP S5812369A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- silicon
- film
- opening
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 238000000034 method Methods 0.000 claims abstract description 23
- 239000012535 impurity Substances 0.000 claims abstract description 9
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 6
- 238000005530 etching Methods 0.000 claims abstract description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 239000010931 gold Substances 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- 239000012528 membrane Substances 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 16
- 229910052710 silicon Inorganic materials 0.000 abstract description 16
- 239000010703 silicon Substances 0.000 abstract description 16
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 9
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 9
- 230000003647 oxidation Effects 0.000 abstract description 8
- 238000007254 oxidation reaction Methods 0.000 abstract description 8
- 229910021332 silicide Inorganic materials 0.000 abstract description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 abstract description 4
- 238000010438 heat treatment Methods 0.000 abstract description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 230000010354 integration Effects 0.000 abstract description 2
- 239000002184 metal Substances 0.000 abstract description 2
- 229910052751 metal Inorganic materials 0.000 abstract description 2
- 150000004767 nitrides Chemical class 0.000 abstract 2
- 230000008569 process Effects 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 2
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 2
- 239000012808 vapor phase Substances 0.000 description 2
- 241000255789 Bombyx mori Species 0.000 description 1
- 206010011878 Deafness Diseases 0.000 description 1
- DLALNGBMLLEXIO-UHFFFAOYSA-N [Si]=O.[Fe] Chemical compound [Si]=O.[Fe] DLALNGBMLLEXIO-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本祐明は半導体装置の製造方法に係り、軸にガードリン
グ付シロットキーダイオードの製造方法におけるガード
リングの形成方法に関する。
グ付シロットキーダイオードの製造方法におけるガード
リングの形成方法に関する。
半導体来積回路の動作速度ｆｔ連くする方法の１つに、
トランジスター系子のコレクタ・ペース間にダイオード
を設け、蓄積電向の放出路を設けることにより応答速度
を改善する方法がある。このダイオードとしてはポリシ
リダイオード、ショットキーダイオード等が知ら扛てい
るが、なかでもショットキーダイオードが最も多く用い
らｎている。又、ショットキーダイオード目体は逆耐圧
特性が愁い為にダイオードの周囲にＰ−Ｎ接＆（ガード
Ｉりングと呼ば詐る）を設け、必要に応じて、その逆耐
圧軸性を頃曽する方法が城らｎている。
トランジスター系子のコレクタ・ペース間にダイオード
を設け、蓄積電向の放出路を設けることにより応答速度
を改善する方法がある。このダイオードとしてはポリシ
リダイオード、ショットキーダイオード等が知ら扛てい
るが、なかでもショットキーダイオードが最も多く用い
らｎている。又、ショットキーダイオード目体は逆耐圧
特性が愁い為にダイオードの周囲にＰ−Ｎ接＆（ガード
Ｉりングと呼ば詐る）を設け、必要に応じて、その逆耐
圧軸性を頃曽する方法が城らｎている。
従来のガードリング付きショットキダイオードの製造方
法の一例１ｉ−第１図乃至第５図により説明する。まず
ｎｍシリコン（δｉ）基板ｌにシリコンば化膜２を熱ば
化法を用いて形成する（第１図）。
法の一例１ｉ−第１図乃至第５図により説明する。まず
ｎｍシリコン（δｉ）基板ｌにシリコンば化膜２を熱ば
化法を用いて形成する（第１図）。
仄にフォトプロセス法によりシリコン基板に達する開孔
をシリコン酸化膜２に設け、該開孔を通して不純物添加
を行ないＰ減領域３を形成する（第２図）。再び熱酸化
法を用いて開孔部にシリコン酸化ｗｋを形成する（第３
図）、その後に再びフォトプロセス法を用いて開孔４を
設ける。このとき開孔４の端は前記Ｐ蚕−域の表面に含
まｎる様にする（纂４図）０次に金属（ｐｉ、ｍｏ、ｗ
など）を被着し、４００乃至６００°Ｃの熱処理を加え
、開孔４部にシリサイド展１ｊ−形成する（第５−）。
をシリコン酸化膜２に設け、該開孔を通して不純物添加
を行ないＰ減領域３を形成する（第２図）。再び熱酸化
法を用いて開孔部にシリコン酸化ｗｋを形成する（第３
図）、その後に再びフォトプロセス法を用いて開孔４を
設ける。このとき開孔４の端は前記Ｐ蚕−域の表面に含
まｎる様にする（纂４図）０次に金属（ｐｉ、ｍｏ、ｗ
など）を被着し、４００乃至６００°Ｃの熱処理を加え
、開孔４部にシリサイド展１ｊ−形成する（第５−）。
こ詐によりガードリング付シ、ットキーダイオードが作
らｎる。
らｎる。
この方法によると、Ｐ型領域形成とシ冒ットキーダイオ
ード形成のそれぞｎにフォトプロセス法を用いたパター
ン形成を行なう必要がある。従がりて目金せずれや、パ
ターン形成ＮＫｔ考えるとＰｊＢｉｔ領域のパターン中
線４μ以上が必要であるなど素子形状の縮小がむつかし
く、かつ、工程数が多い欠点を有している。
ード形成のそれぞｎにフォトプロセス法を用いたパター
ン形成を行なう必要がある。従がりて目金せずれや、パ
ターン形成ＮＫｔ考えるとＰｊＢｉｔ領域のパターン中
線４μ以上が必要であるなど素子形状の縮小がむつかし
く、かつ、工程数が多い欠点を有している。
本発明に、上記の点に鑑み、ショットキーダイオードを
形成する際の工程数を低減すると共に。
形成する際の工程数を低減すると共に。
ダイオード素子の占有面積を小さくして集積度向上を可
能とした半導体装置の製造方法を提供するものである。
能とした半導体装置の製造方法を提供するものである。
本発明の特徴は、半導体基板上に第１の絶縁膜を形成す
る工程と、この第１ｏｉＩＡ縁膜ｔ−選択的に除去する
工程と、この除去によって露出した前記半導体基板上に
前記第１の絶縁膜のエツチングに対して耐性を有する第
２の絶縁膜を形成する工程と、しかる後に前記第１の絶
縁膜を全面にわたってエツチングしてこの第１の膜と前
記第２の絶縁膜との間に開口部を形成する工程と、その
開口部より不純物添加を行ない前記基板内にこの基板と
逆導電屋の不純物領域を形成する工程と、少なくともそ
の開口部上に第１の絶縁ａｔ影形成る工程と、前記第２
の絶縁［を除去してシリサイド膜を形成する工程とを含
む半導体装置の製造方法にある。すなわち、本発明の主
たる所は、半導体基板 ・表面の絶縁体膜に基板に達す
る、ショットキーダイオード形成を行なう為の開孔を設
けた後に開孔により露出した基板表面にシリコン窒化膜
を形成し、該シリコン窒化膜を用すて自己盛合的にガー
ドリング用Ｐ型領域を形成することにある。
る工程と、この第１ｏｉＩＡ縁膜ｔ−選択的に除去する
工程と、この除去によって露出した前記半導体基板上に
前記第１の絶縁膜のエツチングに対して耐性を有する第
２の絶縁膜を形成する工程と、しかる後に前記第１の絶
縁膜を全面にわたってエツチングしてこの第１の膜と前
記第２の絶縁膜との間に開口部を形成する工程と、その
開口部より不純物添加を行ない前記基板内にこの基板と
逆導電屋の不純物領域を形成する工程と、少なくともそ
の開口部上に第１の絶縁ａｔ影形成る工程と、前記第２
の絶縁［を除去してシリサイド膜を形成する工程とを含
む半導体装置の製造方法にある。すなわち、本発明の主
たる所は、半導体基板 ・表面の絶縁体膜に基板に達す
る、ショットキーダイオード形成を行なう為の開孔を設
けた後に開孔により露出した基板表面にシリコン窒化膜
を形成し、該シリコン窒化膜を用すて自己盛合的にガー
ドリング用Ｐ型領域を形成することにある。
これにより工程短縮やパターン縮小が容易に可能となる
。
。
次に１本発明の製造方法の一実施例を第６図乃至第１θ
図により説明する。まず、ｎ−型シリコン基板１１表両
に接してシリコン酸化Ｍｆｂ ｌＺ ｔ ｓ熱酸化法に
より、約α６μｍの膜厚で形成する。次にフォトプロセ
ス法を用い、鉄シリコン酸化展に基板に達する開孔１３
’ｉ設ける（第６図）、その後に開孔により露出したシ
リコン基板表面にシリコン窒化膜１４ｔ−形成する（第
７−）。このシリコン値化膜の形成方法としては、シリ
コンを直接にシリコン窒化膜に変換する熱チッ化展形成
法が適しており、温Ｊ［１０００＠ｃ のアンモニア（
陥、）ガス雰囲気中で２時間、チツ化反応を行なうと。
図により説明する。まず、ｎ−型シリコン基板１１表両
に接してシリコン酸化Ｍｆｂ ｌＺ ｔ ｓ熱酸化法に
より、約α６μｍの膜厚で形成する。次にフォトプロセ
ス法を用い、鉄シリコン酸化展に基板に達する開孔１３
’ｉ設ける（第６図）、その後に開孔により露出したシ
リコン基板表面にシリコン窒化膜１４ｔ−形成する（第
７−）。このシリコン値化膜の形成方法としては、シリ
コンを直接にシリコン窒化膜に変換する熱チッ化展形成
法が適しており、温Ｊ［１０００＠ｃ のアンモニア（
陥、）ガス雰囲気中で２時間、チツ化反応を行なうと。
露出したシリコン基板表面にのみシリコン窒化膜が約ａ
ｏＬｏｇ厚で形成さｎる。又、高圧雰囲気Ｉｆ用すれに
、より低温で短時間に同一膜厚のシリコン窒化ｍを形成
することが可能である。次にバッファードック酸により
該シリコン酸化膜１２を約α３μｍエツチング除去する
。すると酸化１４１２の側面もエツチングさｒｔ、、シ
リコン窒化１［１４の周囲に、巾が約０．３μｍのシリ
コン基板表面が露出した領域１５が形成される（第８図
）。その次に。
ｏＬｏｇ厚で形成さｎる。又、高圧雰囲気Ｉｆ用すれに
、より低温で短時間に同一膜厚のシリコン窒化ｍを形成
することが可能である。次にバッファードック酸により
該シリコン酸化膜１２を約α３μｍエツチング除去する
。すると酸化１４１２の側面もエツチングさｒｔ、、シ
リコン窒化１［１４の周囲に、巾が約０．３μｍのシリ
コン基板表面が露出した領域１５が形成される（第８図
）。その次に。
皺露出基板表面１５から基板内に不純物添加を行ないＰ
型領域１７ｔ−形成し、その後に、該設シリコン窒化膜
１４を用いて選択的に酸化を行ないシリコン酸化膜１６
を形成する（第９図）。この時不純物泳方Ｕの方法とし
ては、固相拡散法、・気相拡散法やイオン注入法等が考
えらｎるが、気相拡散法を用いた場合には、温度９００
°Ｃ９三塩化ホウ素（ＢＣｌｉ）ガス混合雰囲気中で１
０分間熱処理を行なう０次に酸化条件としては温度１０
００°Ｃｇスチーム雰囲気中、３０分間の熱酸化が適し
て居り。
型領域１７ｔ−形成し、その後に、該設シリコン窒化膜
１４を用いて選択的に酸化を行ないシリコン酸化膜１６
を形成する（第９図）。この時不純物泳方Ｕの方法とし
ては、固相拡散法、・気相拡散法やイオン注入法等が考
えらｎるが、気相拡散法を用いた場合には、温度９００
°Ｃ９三塩化ホウ素（ＢＣｌｉ）ガス混合雰囲気中で１
０分間熱処理を行なう０次に酸化条件としては温度１０
００°Ｃｇスチーム雰囲気中、３０分間の熱酸化が適し
て居り。
この条件でＰ聾領域１７の接合深さ約α３μｍｅシリコ
ン鍍化膜１６の展厚約α２５μｍが得らｎる。
ン鍍化膜１６の展厚約α２５μｍが得らｎる。
しかる後にｍ匿１７０＠Ｃの熱リン酸を用いてシリコン
鼠化膜１４ｅ除去し、シリコン基板表面を露出する。次
に露出した基板表面に金属（）’ｔｓＭＯｔＷ＊ｅｔＣ
−）を被着し、４００〜６００＠Ｃの熱を加えるト′と
によりシリサイド層を形成することによりガードリング
付シ、ットキーダイオードが作られる。
鼠化膜１４ｅ除去し、シリコン基板表面を露出する。次
に露出した基板表面に金属（）’ｔｓＭＯｔＷ＊ｅｔＣ
−）を被着し、４００〜６００＠Ｃの熱を加えるト′と
によりシリサイド層を形成することによりガードリング
付シ、ットキーダイオードが作られる。
以上詳細に説明した様に本発明によると、シ璽、トキー
・ダイオード形成用のシリコン基板露出面に、熱チッ化
反応により、シリコン窒化膜を形成し、＃シリコン窒化
膜とシリコン酸化膜のエツチング速匿差を利用して自己
整合的にＰ型ガードリング領域を形成する。これにより
工程数の減少や、パターン形状の縮小が容易に可能とな
る。
・ダイオード形成用のシリコン基板露出面に、熱チッ化
反応により、シリコン窒化膜を形成し、＃シリコン窒化
膜とシリコン酸化膜のエツチング速匿差を利用して自己
整合的にＰ型ガードリング領域を形成する。これにより
工程数の減少や、パターン形状の縮小が容易に可能とな
る。
第１−乃至第５図は従来の半導体装置の製造方法を工程
順に示すための断面図、第６図乃至第１θ図は本発明の
一実施例の製造方法の主たる工程を示すための断面図を
示す。 なお図においてｓ ｌ＃１１・・・・＝ｎ−ｆｌｉシリ
コン基板、２會１２＊１６・・・・・・シリコン酸化膜
、３ｔ１７−−−−−・Ｐｔ１ｉ不純物添加領域、４ｔ
１３ｔ１５＝・・・・露出したシリコン基板表向、１４
・・・・・・シリコン−化膜％ ５ｔ１８・・・・・・
シリサイド瞑、である。
順に示すための断面図、第６図乃至第１θ図は本発明の
一実施例の製造方法の主たる工程を示すための断面図を
示す。 なお図においてｓ ｌ＃１１・・・・＝ｎ−ｆｌｉシリ
コン基板、２會１２＊１６・・・・・・シリコン酸化膜
、３ｔ１７−−−−−・Ｐｔ１ｉ不純物添加領域、４ｔ
１３ｔ１５＝・・・・露出したシリコン基板表向、１４
・・・・・・シリコン−化膜％ ５ｔ１８・・・・・・
シリサイド瞑、である。
Claims (1)
- 【特許請求の範囲】 半導体基板上に第１ｑ）？ｅ縁膜を形成する工程と。 該第１ｃ）絶縁膜を選択的に除去する工程と、該除去に
よりて露出した前記半導体基板上に前記第１の絶縁膜の
エツチングに対して耐性を有する第２の絶縁膜を形成す
る工程と、しかる後に前記第１の絶縁膜を金山にわたっ
てエツチングして該第１の膜と前記第２の絶縁膜との闇
に開口部を形成する工程と、該開口部より不純物株加を
行ない前記基板内に該基板と逆＄１４Ｅ型の不純Ｖｔｔ
領域を形成する工程と、少なくとも該開口部上に第１の
絶縁膜を形成する工程と、前記第２の絶縁膜を除去して
シリサイド族を形成する工程とを言むことを特懺とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11138681A JPS5812369A (ja) | 1981-07-16 | 1981-07-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11138681A JPS5812369A (ja) | 1981-07-16 | 1981-07-16 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5812369A true JPS5812369A (ja) | 1983-01-24 |
| JPH03773B2 JPH03773B2 (ja) | 1991-01-08 |
Family
ID=14559859
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11138681A Granted JPS5812369A (ja) | 1981-07-16 | 1981-07-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5812369A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0461326A (ja) * | 1990-06-29 | 1992-02-27 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52125282A (en) * | 1973-03-22 | 1977-10-20 | Toshiba Corp | Preparation of semiconductor device |
-
1981
- 1981-07-16 JP JP11138681A patent/JPS5812369A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52125282A (en) * | 1973-03-22 | 1977-10-20 | Toshiba Corp | Preparation of semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0461326A (ja) * | 1990-06-29 | 1992-02-27 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03773B2 (ja) | 1991-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0083088A2 (en) | Method of producing field effect transistors having very short channel length | |
| JPH0228902B2 (ja) | ||
| US4408387A (en) | Method for producing a bipolar transistor utilizing an oxidized semiconductor masking layer in conjunction with an anti-oxidation mask | |
| US5952679A (en) | Semiconductor substrate and method for straightening warp of semiconductor substrate | |
| JPH01274470A (ja) | バイポーラ・トランジスタ装置及びその製造方法 | |
| JP2595490B2 (ja) | 半導体装置およびその製造方法 | |
| JPH09148426A (ja) | 半導体装置の製造方法 | |
| JPS5812369A (ja) | 半導体装置の製造方法 | |
| JPH0783049B2 (ja) | 半導体装置の素子の分離方法 | |
| JPH0127589B2 (ja) | ||
| JPS5816571A (ja) | 半導体装置の製造方法 | |
| JPS6068656A (ja) | 半導体装置の製造方法 | |
| JPS59214263A (ja) | 二重拡散形絶縁ゲ−ト電界効果トランジスタ | |
| JPH10144780A (ja) | 半導体装置の製造方法 | |
| JP3123505B2 (ja) | 半導体装置の製造方法 | |
| JPS61251165A (ja) | Ｂｉ−ＭＩＳ集積回路の製造方法 | |
| JP3479393B2 (ja) | 半導体装置の製造方法 | |
| JP2745946B2 (ja) | 半導体集積回路の製造方法 | |
| JPH11289082A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPS594154A (ja) | 半導体装置の製造方法 | |
| JPH0653234A (ja) | 半導体装置の製造方法 | |
| JPS6239538B2 (ja) | ||
| JPH0314241A (ja) | 半導体装置の製造方法 | |
| JPS5968950A (ja) | 半導体装置の製造方法 | |
| JPH0216019B2 (ja) |