JP2809747B2 - 絶縁ゲート付ターンオフサイリスタ - Google Patents
絶縁ゲート付ターンオフサイリスタInfo
- Publication number
- JP2809747B2 JP2809747B2 JP25213189A JP25213189A JP2809747B2 JP 2809747 B2 JP2809747 B2 JP 2809747B2 JP 25213189 A JP25213189 A JP 25213189A JP 25213189 A JP25213189 A JP 25213189A JP 2809747 B2 JP2809747 B2 JP 2809747B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- turn
- thyristor
- gate
- emitter layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Thyristors (AREA)
Description
【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、絶縁ゲートを付加したラーンオフサイリス
タに係わり、特にターンオフ能力の向上をはかった絶縁
ゲート付ターンオフサイリスタに関する。
タに係わり、特にターンオフ能力の向上をはかった絶縁
ゲート付ターンオフサイリスタに関する。
(従来の技術) 絶縁ゲート付サイリスタは、ゲート電極に電圧を印加
すると第2導電型エミッタ層と第2導電型ベース層とが
絶縁ゲート方トランジスタにより短絡されることによっ
てターンオンするサイリスタである。この動作は電圧制
御型であるため、小さなゲート電力した必要としない。
しかし、この構成だけでは自己ターンオフができない。
このため、第1導電型ベース層に制御電極を設け、この
制御電極に負のバイアスを印加し、アノード電流の一部
をベース電流とした外部に排出することにより自己ター
ンオフするように構成される絶縁ゲート付ターンオフサ
イリスタが提案されている。
すると第2導電型エミッタ層と第2導電型ベース層とが
絶縁ゲート方トランジスタにより短絡されることによっ
てターンオンするサイリスタである。この動作は電圧制
御型であるため、小さなゲート電力した必要としない。
しかし、この構成だけでは自己ターンオフができない。
このため、第1導電型ベース層に制御電極を設け、この
制御電極に負のバイアスを印加し、アノード電流の一部
をベース電流とした外部に排出することにより自己ター
ンオフするように構成される絶縁ゲート付ターンオフサ
イリスタが提案されている。
第23図は自己ターンオフが可能な絶縁ゲート付ターン
オフサイリスタの素子平面図であり、第24図は第23図の
矢視A−A′断面を示す。図において、1はp型エミッ
タ層、2はn+型バッファ層、3はn型ベース層、4はp
型ベース層、5はn型エミッタ層である。p型エミッタ
層1にはアノード電極6が、n型エミッタ層5にはカソ
ード電極13がそれぞれオーミックに取付けられてサイリ
スタ構造をなしている。n型エミッタ層5とn型ベース
層3との間に挟まれたp型ベース層4の面には、ゲート
絶縁膜7を介してゲート電極8が形成され、これにより
ターンオフ用nチャネル絶縁ゲートトランジスタを構成
している。
オフサイリスタの素子平面図であり、第24図は第23図の
矢視A−A′断面を示す。図において、1はp型エミッ
タ層、2はn+型バッファ層、3はn型ベース層、4はp
型ベース層、5はn型エミッタ層である。p型エミッタ
層1にはアノード電極6が、n型エミッタ層5にはカソ
ード電極13がそれぞれオーミックに取付けられてサイリ
スタ構造をなしている。n型エミッタ層5とn型ベース
層3との間に挟まれたp型ベース層4の面には、ゲート
絶縁膜7を介してゲート電極8が形成され、これにより
ターンオフ用nチャネル絶縁ゲートトランジスタを構成
している。
なお、図中9はゲート電極8を抵抗抗化するための金
属膜、11はp型ベース層4にオーミック接続する制御電
極、12はp型ベース層4と制御電極11との接触電極11と
の接触抵抗を小さくするために設けられたp+型層であ
る。また、10はゲート電極8とカソード電極13とを絶縁
する絶縁膜であり、14は制御電極11とカソード電極13と
を絶縁する絶縁膜である。
属膜、11はp型ベース層4にオーミック接続する制御電
極、12はp型ベース層4と制御電極11との接触電極11と
の接触抵抗を小さくするために設けられたp+型層であ
る。また、10はゲート電極8とカソード電極13とを絶縁
する絶縁膜であり、14は制御電極11とカソード電極13と
を絶縁する絶縁膜である。
この構成において、ゲート電極8に正の電圧を印加す
ると、n型エミッタ層5はゲート電極8の下のp型ベー
ス層4の表面にできたチャネルを介してn型ベース層3
と短絡し、n型ベース層3内に電子が注入される。p型
エミッタ層1からはそれに見合った量の正孔がn型ベー
ス層内に注入されて、その結果サイリスタはターンオン
することになる。
ると、n型エミッタ層5はゲート電極8の下のp型ベー
ス層4の表面にできたチャネルを介してn型ベース層3
と短絡し、n型ベース層3内に電子が注入される。p型
エミッタ層1からはそれに見合った量の正孔がn型ベー
ス層内に注入されて、その結果サイリスタはターンオン
することになる。
一方、このサイリスタをターンオフする時は、この制
御電極11に負のバイアスを印加する。すると、n型エミ
ッタ層5を通ってカソード電極13へ流れていたアノード
電流の一部がベース電流として制御電極11から外部に排
出され、その結果サイリスタはターンオフする。
御電極11に負のバイアスを印加する。すると、n型エミ
ッタ層5を通ってカソード電極13へ流れていたアノード
電流の一部がベース電流として制御電極11から外部に排
出され、その結果サイリスタはターンオフする。
ところで、この絶縁ゲート付ターンオフサイリスタを
急速にターンオフし、大電流を制御するためには主電流
が流れる第2の主電流13と制御電極11を抵抗抗化し制御
電極11から効率よくベース電流を引出さなければならな
い。またターンオフの際に素子内で発生する熱を効率よ
く外部に排出しなければならない。ところが従来、電流
の引出しは素子上に形成された金属のパターン配線を通
して、素子上の別の領域に形成されている電流引出し用
電極部(電極パッド)で行われているため、電気抵抗が
大きくなる。また、熱の引出しは裏面の第1の主電極6
側のみで行われるため熱の排出が不充分である。この電
気抵抗、熱抵抗によりターンオフ能力を高めることがで
きなかった。
急速にターンオフし、大電流を制御するためには主電流
が流れる第2の主電流13と制御電極11を抵抗抗化し制御
電極11から効率よくベース電流を引出さなければならな
い。またターンオフの際に素子内で発生する熱を効率よ
く外部に排出しなければならない。ところが従来、電流
の引出しは素子上に形成された金属のパターン配線を通
して、素子上の別の領域に形成されている電流引出し用
電極部(電極パッド)で行われているため、電気抵抗が
大きくなる。また、熱の引出しは裏面の第1の主電極6
側のみで行われるため熱の排出が不充分である。この電
気抵抗、熱抵抗によりターンオフ能力を高めることがで
きなかった。
さらに、第23図で示すようなストライプ状素子構造で
はn型エミッタ層5と制御電極11のストライプ方向の対
応する長さが同じであるためベース電流の引出し効率が
制限されターンオフ能力を高くできなかった。また、通
常のゲートターンオフサイリスタではn型エミッタ層5
を囲むように制御電極11を配置した場合、ターンオフ動
作を行なう際に制御電極11から最も離れたn型エミッタ
層5中央部に主電流が集中し、破壊に至るという問題が
あった。
はn型エミッタ層5と制御電極11のストライプ方向の対
応する長さが同じであるためベース電流の引出し効率が
制限されターンオフ能力を高くできなかった。また、通
常のゲートターンオフサイリスタではn型エミッタ層5
を囲むように制御電極11を配置した場合、ターンオフ動
作を行なう際に制御電極11から最も離れたn型エミッタ
層5中央部に主電流が集中し、破壊に至るという問題が
あった。
(発明が解決しようとする課題) このように従来の絶縁ゲート付ターンオフサイリスタ
では、電極の電気抵抗が大きくまた基板からの熱排出が
不充分であった。また第2導電型エミッタ層と制御電極
の対応する長さが同じでありベース電球の引出し効率が
制限されターンオフ能力を高くできないという問題点が
あった。
では、電極の電気抵抗が大きくまた基板からの熱排出が
不充分であった。また第2導電型エミッタ層と制御電極
の対応する長さが同じでありベース電球の引出し効率が
制限されターンオフ能力を高くできないという問題点が
あった。
本発明は上記事項を考慮してなされたもので、その目
的とするところは、ターンオフ能力が高い絶縁ゲート付
ターンオフサイリスタを提供することにある。
的とするところは、ターンオフ能力が高い絶縁ゲート付
ターンオフサイリスタを提供することにある。
[発明の構成] (課題を解決するための手段) 本発明の骨子は第2の主電極を素子上の他の部分と同
等かもしくは高く形成し外部引出し用電極板を圧接もし
くはその他の方法により取り付け電気抵抗と熱抵抗を低
くすることにある。
等かもしくは高く形成し外部引出し用電極板を圧接もし
くはその他の方法により取り付け電気抵抗と熱抵抗を低
くすることにある。
即ち本発明は、第1導電型エミッタ層と第2導電型ベ
ース層とを有し、前記第2導電型ベース層の表面部に第
1導電型ベース層及び第2導電型エミッタ層が形成さ
れ、前記第2導電型エミッタ層と前記第2導電型ベース
層とに挟まれた前記第1導電型ベース層の表面に絶縁膜
を介してゲート電極が設けられ、前記第1導電型エミッ
タ層に第1の主電極が、前記第2の導電型エミッタ層に
第2の主電極が、前記第1導電型ベース層に制御電極が
それぞれ形成された絶縁ゲート付ターンオフサイリスタ
において、前記第2の主電極と前記第2導電型エミッタ
層が接している直上部の前記第2の主電極の一部もしく
は全部の高さを素子上の他の最も高い部分の高さと同等
かもしくは高くし、前記直上部に接して外部引出し用電
極が設けられていることを特徴とする絶縁ゲート付ター
ンオフサイリスタを提供するものである。
ース層とを有し、前記第2導電型ベース層の表面部に第
1導電型ベース層及び第2導電型エミッタ層が形成さ
れ、前記第2導電型エミッタ層と前記第2導電型ベース
層とに挟まれた前記第1導電型ベース層の表面に絶縁膜
を介してゲート電極が設けられ、前記第1導電型エミッ
タ層に第1の主電極が、前記第2の導電型エミッタ層に
第2の主電極が、前記第1導電型ベース層に制御電極が
それぞれ形成された絶縁ゲート付ターンオフサイリスタ
において、前記第2の主電極と前記第2導電型エミッタ
層が接している直上部の前記第2の主電極の一部もしく
は全部の高さを素子上の他の最も高い部分の高さと同等
かもしくは高くし、前記直上部に接して外部引出し用電
極が設けられていることを特徴とする絶縁ゲート付ター
ンオフサイリスタを提供するものである。
(作用) 本発明によれば、第2の主電極が素子上の他の部分と
同等もしくは、高く敷設されているため、多層配線構造
に過大な応力を与えることなく外部引出し用電極を圧接
もしくはその他の方法により取付けることが可能とな
り、ひいては電極の電気抵抗と熱抵抗を低くすることが
できる。従って、素子からの電流と熱の排出を効率よく
行うことができ高いターンオフ能力が得られる。
同等もしくは、高く敷設されているため、多層配線構造
に過大な応力を与えることなく外部引出し用電極を圧接
もしくはその他の方法により取付けることが可能とな
り、ひいては電極の電気抵抗と熱抵抗を低くすることが
できる。従って、素子からの電流と熱の排出を効率よく
行うことができ高いターンオフ能力が得られる。
(実施例) 以下、本発明の詳細を図示の実施例によって説明す
る。なお、この実施例では第1導電型としてp型,第2
導電型としてn型を用いている。また従来例として示し
た第23図及び第24図と対応する部分は同一符号を付して
その詳しい説明は省略する。
る。なお、この実施例では第1導電型としてp型,第2
導電型としてn型を用いている。また従来例として示し
た第23図及び第24図と対応する部分は同一符号を付して
その詳しい説明は省略する。
第1図は本発明は第1の実施例の素子構造を示す平面
図であり、第2図は第1図の矢視A−A′断面を示して
いる。前記第23図,第24図に示す素子構造では、主電流
が流れる第2の主電極13の外部への電流取出しは素子上
の別の領域にある電流引出し用電極部(電極パッド)で
行うが、素子の表面積が大きくなると電流引出し用電極
部でまでの距離が長くなり、配線抵抗が大きくなってし
まう。また素子内で発生する熱の引出しは第1の主電極
6にのみ委ねられているため熱の排出が不充分である。
図であり、第2図は第1図の矢視A−A′断面を示して
いる。前記第23図,第24図に示す素子構造では、主電流
が流れる第2の主電極13の外部への電流取出しは素子上
の別の領域にある電流引出し用電極部(電極パッド)で
行うが、素子の表面積が大きくなると電流引出し用電極
部でまでの距離が長くなり、配線抵抗が大きくなってし
まう。また素子内で発生する熱の引出しは第1の主電極
6にのみ委ねられているため熱の排出が不充分である。
この実施例ではこの問題点を改善するため第2の主電
極13の高さを素子領域のほぼ全面にわたって均一に形成
し、第2の主電極の外部引出用電極板19を圧接もしくは
ハンダ付けしたものである。このような構成であれば第
2の主電極13の電気抵抗を小さくでき、熱の排出も基板
の両面から行えるためターンオフ能力を高めることがで
きる。また圧接による電極とりだしの場合は制御電極1
1,ゲート8,絶縁膜14,絶縁膜10を硬度の大きい材料で形
成することにより更に強い力で圧接を行うことができる
ため接触電気抵抗を、更に小さくすることができる。
極13の高さを素子領域のほぼ全面にわたって均一に形成
し、第2の主電極の外部引出用電極板19を圧接もしくは
ハンダ付けしたものである。このような構成であれば第
2の主電極13の電気抵抗を小さくでき、熱の排出も基板
の両面から行えるためターンオフ能力を高めることがで
きる。また圧接による電極とりだしの場合は制御電極1
1,ゲート8,絶縁膜14,絶縁膜10を硬度の大きい材料で形
成することにより更に強い力で圧接を行うことができる
ため接触電気抵抗を、更に小さくすることができる。
第3図は本発明の第2の実施例の素子構造を示す平面
図であり、第4図は第3図の矢視A−A′断面、第5図
はこの素子に外部引出し用電極板19を圧接した様子を示
す断面図である。
図であり、第4図は第3図の矢視A−A′断面、第5図
はこの素子に外部引出し用電極板19を圧接した様子を示
す断面図である。
本実施例は、従来例として示した前記第23図,第24図
の素子構造で、n型エミッタ層5と接している直上部の
第2の主電極13の高さを素子内の他の部分よりも高く
し、延展性金属製の外部引出し用電極板19を圧接したも
のである。このような構成であれば圧接の際の応力が第
2の主電極13と接しているn型エミッタ層5の表面に集
中し、素子内の他の部分にはそれほどかからないため、
強い圧接を行うことができる。これによって接触熱抵
抗、接触電気抵抗を小さくすることができる。
の素子構造で、n型エミッタ層5と接している直上部の
第2の主電極13の高さを素子内の他の部分よりも高く
し、延展性金属製の外部引出し用電極板19を圧接したも
のである。このような構成であれば圧接の際の応力が第
2の主電極13と接しているn型エミッタ層5の表面に集
中し、素子内の他の部分にはそれほどかからないため、
強い圧接を行うことができる。これによって接触熱抵
抗、接触電気抵抗を小さくすることができる。
また、延展性金属を圧接に使用しているため、外部引
出し用電極板19と第2の主電極13の密着性がよくなり繰
り返し動作によっても電極のズレやはみだしが生じず、
信頼性が向上する。
出し用電極板19と第2の主電極13の密着性がよくなり繰
り返し動作によっても電極のズレやはみだしが生じず、
信頼性が向上する。
第6図は本発明の第3の実施例の素子構造を示す平面
図であり、第7図は第6図の矢視A−A′断面、第8図
はこの素子に外部引出し電極板19,20を圧接した様子を
示す断面図である。
図であり、第7図は第6図の矢視A−A′断面、第8図
はこの素子に外部引出し電極板19,20を圧接した様子を
示す断面図である。
本実施例では前記第23図,第24図に示す素子構造でp+
型層12と接している直上部の制御電極11を覆っている絶
縁膜14と第2の主電極13に開口部を設け、この開口部を
通して制御電極11を素子上に露出させる。そして更にn
型エミッタ層5と接している直上部の第2の主電極13の
高さを制御電極11の高さと同等もしくは高く形成し、延
展性金属製の外部引出し用電極板19,20を圧接したもの
である。
型層12と接している直上部の制御電極11を覆っている絶
縁膜14と第2の主電極13に開口部を設け、この開口部を
通して制御電極11を素子上に露出させる。そして更にn
型エミッタ層5と接している直上部の第2の主電極13の
高さを制御電極11の高さと同等もしくは高く形成し、延
展性金属製の外部引出し用電極板19,20を圧接したもの
である。
このような構成であれば第2の主電極13からの電流と
熱の取出しも効率よく行うことができ、更に制御電極11
の電気抵抗も小さくなるためベース電流を容易に取出す
ことができ、高いターンオフ能力が得られる。
熱の取出しも効率よく行うことができ、更に制御電極11
の電気抵抗も小さくなるためベース電流を容易に取出す
ことができ、高いターンオフ能力が得られる。
また延展性金属を圧接に使用しているため電極のズレ
が生じにくく、他の電極との接触による事故が起りにく
い。さらに、外部引出し用電極板19,20の相互の絶縁に
クッション性絶縁膜22を使用しているため、製造くてい
において発生する電極高さの誤差を吸収できるようにな
っている。もちろん、これに代えて絶縁膜とバネの組合
せを用いても同等の効果が得られる。
が生じにくく、他の電極との接触による事故が起りにく
い。さらに、外部引出し用電極板19,20の相互の絶縁に
クッション性絶縁膜22を使用しているため、製造くてい
において発生する電極高さの誤差を吸収できるようにな
っている。もちろん、これに代えて絶縁膜とバネの組合
せを用いても同等の効果が得られる。
第9図は本発明の第4の実施例の素子構造を示す平面
図であり、第10図は第9図の矢視A−A′断面、第11図
はこの素子に外部引出し用電極板19,20を圧接した様子
を示す断面図である。
図であり、第10図は第9図の矢視A−A′断面、第11図
はこの素子に外部引出し用電極板19,20を圧接した様子
を示す断面図である。
前記第23図,第24図に示す素子構造で、ストライプ状
に敷設されていたゲート電極8は、この実施例では島状
に敷設されており、これを取り囲むようにn型エミッタ
層5とp型ベース層4およびp+型層2が形成され、従っ
て第2の主電極13,制御電極11はゲート電極8を取り囲
むように敷設された構造となっている。また外部引出し
用電極板19,21が第2の主電極13とゲート電極配線部17
に圧接されている。このような構成であれば、第2主電
極13からの電流と熱の引出しが効果的であり、制御電極
11の周囲長がn型エミッタ層5の周囲長よりも長いこと
からベース電流の引出しが容易である。さらに、ターン
オフの際にn型エミッタ層5での電流集中が生じにくい
ため高いターンオフ能力が得られる。またゲート電極8
の配線抵抗も小さくできるためターンオフ特性もよくす
ることができる。
に敷設されていたゲート電極8は、この実施例では島状
に敷設されており、これを取り囲むようにn型エミッタ
層5とp型ベース層4およびp+型層2が形成され、従っ
て第2の主電極13,制御電極11はゲート電極8を取り囲
むように敷設された構造となっている。また外部引出し
用電極板19,21が第2の主電極13とゲート電極配線部17
に圧接されている。このような構成であれば、第2主電
極13からの電流と熱の引出しが効果的であり、制御電極
11の周囲長がn型エミッタ層5の周囲長よりも長いこと
からベース電流の引出しが容易である。さらに、ターン
オフの際にn型エミッタ層5での電流集中が生じにくい
ため高いターンオフ能力が得られる。またゲート電極8
の配線抵抗も小さくできるためターンオフ特性もよくす
ることができる。
なお、外部引き出し用電極板19,21の位置を入れ替え
てゲート電極用、21下方、第2の主電極用19を上方とす
ることもできる。
てゲート電極用、21下方、第2の主電極用19を上方とす
ることもできる。
第12図は本発明の第5の実施例の素子構造を示す平面
図であり、第13図は第12図の矢視A−A′断面を示して
いる。本実施例は、第4の実施例の構造でゲート電極配
線部17を絶縁膜18を介して素子領域全体に渡って敷設
し、コンタクトホールを通してゲート電極8に接触させ
たものである。このような構成であれば、ゲート電極が
独立していないので外部電極との圧接をしなくても、通
常のパッドボンディングの方法で電極の取り出しができ
る。また、ゲート電極配線部17が素子領域全体にわたっ
て敷設されているためターンオフ特性が向上する。
図であり、第13図は第12図の矢視A−A′断面を示して
いる。本実施例は、第4の実施例の構造でゲート電極配
線部17を絶縁膜18を介して素子領域全体に渡って敷設
し、コンタクトホールを通してゲート電極8に接触させ
たものである。このような構成であれば、ゲート電極が
独立していないので外部電極との圧接をしなくても、通
常のパッドボンディングの方法で電極の取り出しができ
る。また、ゲート電極配線部17が素子領域全体にわたっ
て敷設されているためターンオフ特性が向上する。
第14図は本発明の第6の実施例の素子構造を示す平面
図であり、第15図,第16図,第17図は第14図の矢視A−
A′断面,B−B′断面,C−C′断面を示している。
図であり、第15図,第16図,第17図は第14図の矢視A−
A′断面,B−B′断面,C−C′断面を示している。
本実施例は第4の実施例の構造で島状のゲート電極8
を接続する配線17をストライプ状に敷設したもので、ゲ
ート電極配線17と制御電極11,第2の主電極13が交差す
る箇所では第2の主電極13が制御電極11を覆っている部
分を除去し絶縁膜14を介してゲート電極配線17を敷設し
たものである。このような構成であれば、金属2層配線
での素子形成が可能となる。
を接続する配線17をストライプ状に敷設したもので、ゲ
ート電極配線17と制御電極11,第2の主電極13が交差す
る箇所では第2の主電極13が制御電極11を覆っている部
分を除去し絶縁膜14を介してゲート電極配線17を敷設し
たものである。このような構成であれば、金属2層配線
での素子形成が可能となる。
尚、この実施例では、第1乃至第3の実施例で示した
方法を適用し、第2の主電極13、または制御電極11を圧
接することにより電流と熱の取り出しを行うこともでき
る。
方法を適用し、第2の主電極13、または制御電極11を圧
接することにより電流と熱の取り出しを行うこともでき
る。
第18図は本発明の第7の実施例の素子構造を示す平面
図であり、第18図の矢視A−A′断面,B−B′断面は、
前記第6の実施例の第16図,第17図と同じである。
図であり、第18図の矢視A−A′断面,B−B′断面は、
前記第6の実施例の第16図,第17図と同じである。
本実施例は第6の実施例で用いたストライプ状のゲー
ト電極配線17を更に、網目状に敷設したものである。こ
のような構成であれば第5の実施例と同様に金属2層配
線での素子形成が可能であり、ゲート電極配線17の抵抗
を減少させることができる。尚、この実施例でも第1乃
至第3の実施例で示した方法を適用し、第2の主電極13
または制御電極11を圧接することにより電流と熱の取り
出しを行うこともできる。
ト電極配線17を更に、網目状に敷設したものである。こ
のような構成であれば第5の実施例と同様に金属2層配
線での素子形成が可能であり、ゲート電極配線17の抵抗
を減少させることができる。尚、この実施例でも第1乃
至第3の実施例で示した方法を適用し、第2の主電極13
または制御電極11を圧接することにより電流と熱の取り
出しを行うこともできる。
第19図は本発明の第8の実施例の素子構造を示す平面
図であり、矢視A−A′断面,B−B′断面は前記第17
図,第20図に示している。
図であり、矢視A−A′断面,B−B′断面は前記第17
図,第20図に示している。
本実施例は第6の実施例の構造で制御電極11の一部を
絶縁膜14を介して第2の主電極13の下部からゲート電極
8方向へ張り出したものである。このような構成であれ
ばベース電流が引出し易くなるため、高いターンオフ能
力が得られる。本実施例で示した方法は従来例として示
したストライプ状素子構造や第7の実施例にも適用でき
るものである。さらに、第1乃至第3の実施例で示した
方法を適用し、第2の主電極13または制御電極11を圧接
することにより電流と熱の取出を行うこともできる。
絶縁膜14を介して第2の主電極13の下部からゲート電極
8方向へ張り出したものである。このような構成であれ
ばベース電流が引出し易くなるため、高いターンオフ能
力が得られる。本実施例で示した方法は従来例として示
したストライプ状素子構造や第7の実施例にも適用でき
るものである。さらに、第1乃至第3の実施例で示した
方法を適用し、第2の主電極13または制御電極11を圧接
することにより電流と熱の取出を行うこともできる。
第21図は本発明の第9の実施例の素子構造を示す平面
図であり、第21図の矢視A−A′断面,B−B′断面は前
記第16図,22図に示している。
図であり、第21図の矢視A−A′断面,B−B′断面は前
記第16図,22図に示している。
本実施例は第6の実施例の構造で、ゲート電極8下部
のチャネルの一部を除去し、さらに第8の実施例で示し
た方法を適用し制御電極11をゲート電極8方向へ張り出
したものである。このような構成であれば、ベース電流
が更に引出し易くなるため高いターンオフ能力が得られ
る。本実施例で示した方法は従来例として示したストラ
イプ状素子構造や第7の実施例にも適用できるものであ
る。さらに第1,乃至第3の実施例で示した方法を適用
し、第2の主電極13または制御電極11を圧接することに
より電流と熱の取出しを行うこともできる。
のチャネルの一部を除去し、さらに第8の実施例で示し
た方法を適用し制御電極11をゲート電極8方向へ張り出
したものである。このような構成であれば、ベース電流
が更に引出し易くなるため高いターンオフ能力が得られ
る。本実施例で示した方法は従来例として示したストラ
イプ状素子構造や第7の実施例にも適用できるものであ
る。さらに第1,乃至第3の実施例で示した方法を適用
し、第2の主電極13または制御電極11を圧接することに
より電流と熱の取出しを行うこともできる。
かくして本実施例によれば、高いターンオフ能力をも
つ絶縁ゲート付ターンオフサイリスタを実現することが
できる。
つ絶縁ゲート付ターンオフサイリスタを実現することが
できる。
なお本発明は上述した実施例に限定されるものではな
く、その用紙を逸脱しない範囲で、種々変形して実施す
ることができる。
く、その用紙を逸脱しない範囲で、種々変形して実施す
ることができる。
[発明の効果] 以上詳述したように本発明によれば、第2の主電極の
一部もしくは全部を素子内の他の部分の高さと同等もし
くは高くすると、外部取出し電極板の取付けが可能とな
り、低い電気抵抗と熱抵抗が得られ高いターンオフ能力
が得られる。
一部もしくは全部を素子内の他の部分の高さと同等もし
くは高くすると、外部取出し電極板の取付けが可能とな
り、低い電気抵抗と熱抵抗が得られ高いターンオフ能力
が得られる。
第1図,第2図は本発明の第1の実施例に係わる絶縁ゲ
ート付ターンオフサイリスタの概略構成を示す図、第3
図,第4図及び第5図は第2の実施例に係わる絶縁ゲー
ト付ターンオフサイリスタの概略構成を示す図、第6図
乃至第8図は第3の実施例に係わる絶縁ゲート付ターン
オフサイリスタの概略構成を示す図、第9図,第10図及
び第11図は第4の実施例に係わる絶縁ゲート付ターンオ
フサイリスタの概略構成を示す図、第12図及び第13図は
第5の実施例に係わる絶縁ゲート付ターンオフサイリス
タの概略構成を示す図、第14図乃至第17図は第6の実施
例に係わる絶縁ゲート付ターンオフサイリスタの概略構
成を示す図、第18図は第7の実施例に係わる絶縁ゲート
付ターンオフサイリスタの概略構成を示す図、第19図及
び第20図は第8の実施例に係わる絶縁ゲート付ターンオ
フサイリスタの概略構成を示す図、第21図及び第22図は
第9の実施例に係わる絶縁ゲート付ターンオフサイリス
タの概略構成を示す図、第23図及び第24図は従来例とし
て示した絶縁ゲート付ターンオフサイリスタの概略構成
を示す図である。 1……p型エミッタ層、2……n+型バッファ層、 3……n型ベース層、4……p型ベース層、 5……n型エミッタ層、6……アノード電極、 7……ゲート絶縁膜、8……ゲート電極、 9……金属膜、10……第1の絶縁膜、 11……制御電極、12……p+型層、 13……カソード電極、14……第2の絶縁膜、 16……コンタクトホール、 17……ゲート電極配線部、 18……第3の絶縁膜、 19……第2の主電極の外部引出し用電極板、 20……制御電極の外部引出し用電極板、 21……ゲート電極の外部引出し用電極板、 22……クッション性絶縁膜。
ート付ターンオフサイリスタの概略構成を示す図、第3
図,第4図及び第5図は第2の実施例に係わる絶縁ゲー
ト付ターンオフサイリスタの概略構成を示す図、第6図
乃至第8図は第3の実施例に係わる絶縁ゲート付ターン
オフサイリスタの概略構成を示す図、第9図,第10図及
び第11図は第4の実施例に係わる絶縁ゲート付ターンオ
フサイリスタの概略構成を示す図、第12図及び第13図は
第5の実施例に係わる絶縁ゲート付ターンオフサイリス
タの概略構成を示す図、第14図乃至第17図は第6の実施
例に係わる絶縁ゲート付ターンオフサイリスタの概略構
成を示す図、第18図は第7の実施例に係わる絶縁ゲート
付ターンオフサイリスタの概略構成を示す図、第19図及
び第20図は第8の実施例に係わる絶縁ゲート付ターンオ
フサイリスタの概略構成を示す図、第21図及び第22図は
第9の実施例に係わる絶縁ゲート付ターンオフサイリス
タの概略構成を示す図、第23図及び第24図は従来例とし
て示した絶縁ゲート付ターンオフサイリスタの概略構成
を示す図である。 1……p型エミッタ層、2……n+型バッファ層、 3……n型ベース層、4……p型ベース層、 5……n型エミッタ層、6……アノード電極、 7……ゲート絶縁膜、8……ゲート電極、 9……金属膜、10……第1の絶縁膜、 11……制御電極、12……p+型層、 13……カソード電極、14……第2の絶縁膜、 16……コンタクトホール、 17……ゲート電極配線部、 18……第3の絶縁膜、 19……第2の主電極の外部引出し用電極板、 20……制御電極の外部引出し用電極板、 21……ゲート電極の外部引出し用電極板、 22……クッション性絶縁膜。
フロントページの続き (56)参考文献 特開 平1−196174(JP,A) 特開 昭62−252168(JP,A) (58)調査した分野(Int.Cl.6,DB名) H01L 29/74 - 29/749
Claims (1)
- 【請求項1】第1導電型エミッタ層と第2導電型ベース
層とを有し、前記第2導電型ベース層の表面部に第1導
電型ベース層及び第2導電型エミッタ層が形成され、前
記第2導電型エミッタ層と前記第2導電型ベース層とに
挟まれた前記第1導電型ベース層の表面に絶縁膜を介し
てゲート電極が設けられ、前記第1導電型エミッタ層に
第1の主電極が、前記第2導電型エミッタ層に第2の主
電極が、前記第1導電型ベース層に制御電極がそれぞれ
形成された絶縁ゲート付ターンオフサイリスタにおい
て、 前記第2の主電極と前記第2導電型エミッタ層が接して
いる直上部の前記第2の主電極の一部もしくは全部の高
さを素子上の他の最も高い部分の高さと同等かもしくは
高くし、前記直上部に接して外部引出し用電極が設けら
れていることを特徴とする絶縁ゲート付ターンオフサイ
リスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25213189A JP2809747B2 (ja) | 1989-09-29 | 1989-09-29 | 絶縁ゲート付ターンオフサイリスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25213189A JP2809747B2 (ja) | 1989-09-29 | 1989-09-29 | 絶縁ゲート付ターンオフサイリスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03116874A JPH03116874A (ja) | 1991-05-17 |
JP2809747B2 true JP2809747B2 (ja) | 1998-10-15 |
Family
ID=17232909
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25213189A Expired - Fee Related JP2809747B2 (ja) | 1989-09-29 | 1989-09-29 | 絶縁ゲート付ターンオフサイリスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2809747B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2962136B2 (ja) * | 1994-03-16 | 1999-10-12 | 株式会社日立製作所 | 絶縁ゲート型半導体装置及びそれを用いた電力変換装置 |
-
1989
- 1989-09-29 JP JP25213189A patent/JP2809747B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH03116874A (ja) | 1991-05-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4963972A (en) | Gate turn-off thyristor with switching control field effect transistor | |
JPS6358376B2 (ja) | ||
JPH0529614A (ja) | 横型絶縁ゲートトランジスタ | |
JPH0758782B2 (ja) | 半導体装置 | |
US5497013A (en) | Semi-conductor chip having interdigitated gate runners with gate bonding pads | |
JP5098630B2 (ja) | 半導体装置及びその製造方法 | |
JPS6353702B2 (ja) | ||
JP4852188B2 (ja) | 半導体装置 | |
JP2006332182A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
JP2809747B2 (ja) | 絶縁ゲート付ターンオフサイリスタ | |
JP3709713B2 (ja) | 半導体装置 | |
US3440501A (en) | Double-triggering semiconductor controlled rectifier | |
JPS6364907B2 (ja) | ||
US5798287A (en) | Method for forming a power MOS device chip | |
JPH0563202A (ja) | 半導体装置 | |
US5821616A (en) | Power MOS device chip and package assembly | |
JPS5938056Y2 (ja) | 半導体開閉装置 | |
JP4078895B2 (ja) | 半導体装置 | |
JP3361920B2 (ja) | 半導体装置 | |
JP2511018B2 (ja) | 絶縁ゲ−ト型サイリスタの電極配線構造 | |
JP2633602B2 (ja) | 絶縁ゲート付ターンオフサイリスタ | |
JP2809732B2 (ja) | 絶縁ゲート付ターンオフサイリスタ | |
JPH08125181A (ja) | 半導体装置 | |
JP3368742B2 (ja) | 半導体装置 | |
JPH0611052B2 (ja) | トランジスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |