JP2808930B2 - Constant current control circuit - Google Patents

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【産業上の利用分野】本発明は、例えば、モータの制御
回路、自動車用電子点火装置等において、比較的大電流
を制御するために使用される定電流制御回路に関するも
のである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a constant current control circuit used for controlling a relatively large current in, for example, a motor control circuit, an electronic ignition device for a vehicle, and the like.

【０００２】[0002]

【従来の技術】従来、このような定電流制御回路として
は、例えば図３、若しくは図４に示すような構成が知ら
れている。2. Description of the Related Art Conventionally, as such a constant current control circuit, for example, a configuration as shown in FIG. 3 or FIG. 4 has been known.

【０００３】図３に示す従来例においては、エミッタが
電流検出用抵抗５１を介してアースに接続され、コレク
タが負荷コイル５２を介して駆動電源に接続された出力
パワートランジスタである第１のトランジスタ５３と、
エミッタが第１のトランジスタ５３のベースに対して直
接に接続されると共に、抵抗５４を介してアースに接続
され、コレクタが抵抗５５を介して駆動電源に接続され
た出力ベース用の第２のトランジスタ５６と、エミッタ
が第２のトランジスタ５６のベースと外部入力端子５７
に接続され、コレクタが抵抗５８を介して駆動電源に接
続されたベース電流引き込み用の第３のトランジスタ５
９と、非反転入力端子が第１のトランジスタ５３のエミ
ッタに接続され、反転入力端子に基準電圧設定抵抗６
０、６１により分圧された基準電圧が入力される差動ア
ンプ６２と、ベースが差動アンプ６２の出力端子に接続
され、エミッタが直接にアースに接続され、コレクタが
抵抗６３を介して電源に接続されると共に、直接に第３
のトランジスタ５９のベースに接続されたベース電流引
き込み用の第４のトランジスタ６４とから構成されてい
る。なお、上記すべてのトランジスタ５３、５６、５
９、６４は、いずれもバイポーラ型トランジスタであ
る。In the prior art shown in FIG. 3, a first transistor is an output power transistor having an emitter connected to the ground via a current detecting resistor 51 and a collector connected to a driving power supply via a load coil 52. 53,
A second transistor for an output base, having an emitter connected directly to the base of the first transistor 53, connected to the ground via a resistor 54, and a collector connected to a drive power supply via a resistor 55 56, the emitter being the base of the second transistor 56 and the external input terminal 57
And a third transistor 5 for drawing a base current, the collector of which is connected to a drive power supply via a resistor 58.
9, a non-inverting input terminal is connected to the emitter of the first transistor 53, and a reference voltage setting resistor 6 is connected to the inverting input terminal.
A differential amplifier 62 to which a reference voltage divided by 0 and 61 is input, a base connected to an output terminal of the differential amplifier 62, an emitter directly connected to the ground, and a collector connected to a power supply via a resistor 63. Connected directly to the third
And a fourth transistor 64 for drawing a base current connected to the base of the transistor 59 of FIG. Note that all the transistors 53, 56, 5
9 and 64 are both bipolar transistors.

【０００４】以上の構成において、以下、その動作につ
いて説明する。駆動電源から負荷コイル５２を介して第
１のトランジスタ５３を通過する出力電流Ｉｃの変化
が、抵抗５１により電圧の変化に変換され、この電圧の
変化が、差動アンプ６２によって第４のトランジスタ６
４をオンオフ制御することにより、この第４のトランジ
スタ６４の出力電流の変化に変換されることになる。し
たがって、出力電流Ｉｃが増加すると、第４のトランジ
スタ６４がオフ方向に動作し、これに伴い、第３のトラ
ンジスタ５９および第２のトランジスタ５６もオフ方向
に動作することになるので、第１のトランジスタ５３が
オフ方向に動作され、出力電流Ｉｃが低減されることに
なる。これとは逆に、出力電流Ｉｃが減少すると、第４
のトランジスタ６４がオン方向に動作し、これに伴い、
第３のトランジスタ５９および第２のトランジスタ５６
もオン方向に動作することになるので、第１のトランジ
スタ５３がオン方向に動作され、出力電流Ｉｃが増大さ
れることになる。このようにして、出力電流Ｉｃが一定
に保持されるようになっている。The operation of the above configuration will be described below. A change in the output current Ic passing from the driving power supply through the first transistor 53 via the load coil 52 is converted into a voltage change by the resistor 51, and this voltage change is converted by the differential amplifier 62 into the fourth transistor 6.
The on / off control of the transistor 4 is converted into a change in the output current of the fourth transistor 64. Therefore, when the output current Ic increases, the fourth transistor 64 operates in the off direction, and accordingly, the third transistor 59 and the second transistor 56 also operate in the off direction. The transistor 53 is turned off, and the output current Ic is reduced. Conversely, when the output current Ic decreases, the fourth
Transistor 64 operates in the ON direction, and accordingly,
Third transistor 59 and second transistor 56
Also operates in the ON direction, the first transistor 53 is operated in the ON direction, and the output current Ic is increased. Thus, the output current Ic is kept constant.

【０００５】図４に示す従来例においては、一側が駆動
電源に接続され、かつ他側がアースに接続された負荷コ
イル７１に対して直列に接続された電流検出用ＭＯＳ−
ＦＥＴ付の出力パワーＭＯＳ−ＦＥＴである第１の絶縁
ゲート電界効果トランジスタ（以下、ＩＧ−ＦＥＴとい
う）７２と、ドレーンが二つの互いに直列に接続された
ゲート電圧設定抵抗７３、７４を介して駆動電源に接続
され、ゲート電圧設定抵抗７３、７４の間が第１のＩＧ
−ＦＥＴ７２のゲートに接続され、ソースが直接にアー
スに接続されているゲート引き込み用ＭＯＳ−ＦＥＴで
ある第２のＩＧ−ＦＥＴ７５と、ドレーンがゲート電圧
設定抵抗７３、７４の間に、すなわち、第１のＩＧ−Ｆ
ＥＴ７２のゲートに接続され、ソースが直接にアースに
接続され、ゲートが外部入力端子７６に接続されている
出力ゲート論理ＭＯＳ−ＦＥＴである第３のＩＧ−ＦＥ
Ｔ７７と、反転入力端子に基準電圧設定抵抗７８、７９
により分圧された基準電圧が入力され、出力端子が第２
のＩＧ−ＦＥＴ７５のゲートに接続されているコンパレ
ータ８０とから構成されている。第１のＩＧ−ＦＥＴ７
２は、そのソースが直接にアースに接続され、その一体
に組み込まれた電流検出用ＭＯＳ−ＦＥＴのソースが電
流検出用の抵抗８１を介してアースに接続されていると
共に、コンパレータ８０の非反転入力端子に接続されて
いる。In the prior art shown in FIG. 4, a current detecting MOS-MOS transistor connected in series to a load coil 71 having one side connected to a driving power source and the other side connected to ground.
Driving via a first insulated gate field effect transistor (hereinafter referred to as IG-FET) 72 which is an output power MOS-FET with an FET and a gate voltage setting resistor 73, 74 having two drains connected in series with each other A first IG is connected between the power supply and the gate voltage setting resistors 73 and 74.
A second IG-FET 75, which is a gate pull-in MOS-FET connected to the gate of the FET 72 and having a source directly connected to the ground, and a drain between the gate voltage setting resistors 73 and 74, IG-F of 1
A third IG-FE, which is an output gate logic MOS-FET connected to the gate of ET 72, the source connected directly to ground, and the gate connected to external input terminal 76;
T77 and reference voltage setting resistors 78 and 79
Is input, and the output terminal is connected to the second
And a comparator 80 connected to the gate of the IG-FET 75. First IG-FET 7
Reference numeral 2 indicates that the source is directly connected to the ground, the source of the integrated current detecting MOS-FET is connected to the ground via a current detecting resistor 81, and the non-inverting Connected to input terminal.

【０００６】以上の構成において、以下、その動作につ
いて説明する。駆動電源から負荷コイル７１を介して第
１のＩＧ−ＦＥＴ７２を通過する出力電流Ｉｄの変化
が、抵抗８１により電圧の変化に変換される。この電圧
がコンパレータ８０によって基準値と比較されることに
より、コンパレータ８０の出力信号がオンオフし、これ
により、第２のＩＧ−ＦＥＴ７５のゲートを介して第３
のＩＧ−ＦＥＴ７７をオンオフ制御するようになってい
る。したがって、出力電流Ｉｄが増加すると、コンパレ
ータ８０がオフとなり、これに伴い、第２のＩＧ−ＦＥ
Ｔ７５がオフ方向に動作されることになるので、第１の
ＩＧ−ＦＥＴ７２がオフ方向に動作され、出力電流Ｉｄ
が低減されることになる。これとは逆に、出力電流Ｉｄ
が減少すると、コンパレータ８０がオン方向に動作し、
これに伴い、第２のＩＧ−ＦＥＴ７５がオン方向に動作
されることになるので、第１のＩＧ−ＦＥＴ７２がオン
方向に動作され、出力電流Ｉｄが増大されることにな
る。このようにして、出力電流Ｉｄが一定に保持される
ようになっている。The operation of the above configuration will be described below. A change in the output current Id passing from the drive power supply through the first IG-FET 72 via the load coil 71 is converted into a change in voltage by the resistor 81. When this voltage is compared with the reference value by the comparator 80, the output signal of the comparator 80 is turned on and off, whereby the third signal is output via the gate of the second IG-FET 75.
Of the IG-FET 77 is controlled. Therefore, when the output current Id increases, the comparator 80 turns off, and accordingly, the second IG-FE
Since T75 is operated in the off direction, the first IG-FET 72 is operated in the off direction, and the output current Id
Will be reduced. On the contrary, the output current Id
Decreases, the comparator 80 operates in the ON direction,
Accordingly, the second IG-FET 75 is operated in the ON direction, so that the first IG-FET 72 is operated in the ON direction, and the output current Id is increased. Thus, the output current Id is kept constant.

【０００７】[0007]

【発明が解決しようとする課題】しかしながら、上記従
来例のうち、図３に示す前者の構成においては、制御素
子として使用されているトランジスタ５３、５６、５
９、６４がすべてバイポーラ素子であることから、制御
部分における電流消費が比較的大きくなってしまう。ま
た、負荷コイル５２の駆動電流が電流検出用の抵抗５１
を通過することから、この抵抗５１をあまり大きくする
ことができず、したがって、差動アンプ６２に対する入
力電圧が比較的低くなってしまい、Ｓ／Ｎ比が比較的小
さいことから、定電流制御の精度を上げることが困難で
あるという問題があった。However, of the above-mentioned prior art, in the former configuration shown in FIG. 3, the transistors 53, 56, 5
Since all of the elements 9 and 64 are bipolar elements, the current consumption in the control section becomes relatively large. In addition, the driving current of the load coil 52 is
, The resistance 51 cannot be made too large. Therefore, the input voltage to the differential amplifier 62 becomes relatively low, and the S / N ratio is relatively small. There was a problem that it was difficult to increase the accuracy.

【０００８】一方、図４に示す後者の構成においては、
制御素子として使用されるトランジスタ７２、７５、７
７がすべてＩＧ−ＦＥＴ、すなわち、ＭＯＳ−ＦＥＴで
あることから、消費電力が比較的少ないものの、図５に
示すように、第２のＩＧ−ＦＥＴ７５のゲートに入力さ
れる電圧が、比較的間隔の長いパルス状になってしま
う。このため、負荷コイル７１を流れる出力電流Ｉｄは
比較的大きいリンギングを生じ、その結果、制御が荒く
なってしまい、高精度の定電流制御が行われなくなって
しまうという問題があった。On the other hand, in the latter configuration shown in FIG.
Transistors 72, 75, 7 used as control elements
7 are all IG-FETs, that is, MOS-FETs, the power consumption is relatively small. However, as shown in FIG. 5, the voltage input to the gate of the second IG-FET 75 is relatively small. In the form of a long pulse. For this reason, the output current Id flowing through the load coil 71 causes relatively large ringing, and as a result, the control becomes rough, and there is a problem that high-precision constant current control is not performed.

【０００９】本発明は、上記のような従来の問題を解決
するものであり、消費電力を小さくすることができ、し
かも、高精度の電流制御を行うことができるようにした
定電流制御回路を提供することを目的とするものであ
る。The present invention has been made to solve the above-mentioned conventional problems, and has a constant current control circuit capable of reducing power consumption and performing high-precision current control. It is intended to provide.

【００１０】[0010]

【課題を解決するための手段】本発明は、上記目的を達
成するため、負荷コイルに対して直列に接続された電流
検出用ＭＯＳＦＥＴ付の絶縁ゲートＦＥＴから成る出力
トランジスタと、上記電流検出用ＭＯＳＦＥＴに対して
接続され、上記負荷コイルを流れる電流を電圧として検
出する電流検出用抵抗と、この電流検出用抵抗に発生す
る検出電圧を基準電圧と比較するＣ−ＭＯＳ型のコンパ
レータと、このコンパレータの出力信号に基づいて上記
出力トランジスタを制御する絶縁ゲートトランジスタか
ら成る制御トランジスタとを備え、上記コンパレータに
対してヒステリシス回路が設けられたものである。In order to achieve the above object, the present invention provides an output transistor comprising an insulated gate FET with a current detecting MOSFET connected in series to a load coil; , A current detection resistor that detects a current flowing through the load coil as a voltage, a C-MOS type comparator that compares a detection voltage generated at the current detection resistor with a reference voltage, And a control transistor comprising an insulated gate transistor for controlling the output transistor based on an output signal, wherein a hysteresis circuit is provided for the comparator.

【００１１】また、上記ヒステリシス回路として負論理
型のものを用いたものである。Further, a negative logic type is used as the hysteresis circuit.

【００１２】[0012]

【作用】したがって、本発明によれば、使用される制御
素子がすべてＭＯＳ−ＦＥＴであり、また、電流検出用
抵抗が出力トランジスタに一体に備えられた電流検出用
ＭＯＳＦＥＴに対して接続されているので、電流検出用
抵抗を流れる電流は、出力電流の一部であり、電流検出
用抵抗を大きくしたとしても、負荷コイルを流れる電流
にはあまり影響が及ぼされない。また、電流検出用抵抗
に生ずる電圧が比較的高くなることから、Ｓ／Ｎ比を大
きくとることが可能になる。また、コンパレータに対し
てヒステリシス回路が設けられていることにより、ＭＯ
Ｓの高速応答性を利用して出力電流の変化を高速パルス
信号に変換するようにし、出力トランジスタのゲート電
圧をリニアに制御し、これによってリンギングを排除し
た電流制御を行うことができる。Therefore, according to the present invention, the control elements used are all MOS-FETs, and the current detecting resistor is connected to the current detecting MOSFET integrated with the output transistor. Therefore, the current flowing through the current detecting resistor is a part of the output current, and even if the current detecting resistor is increased, the current flowing through the load coil is not significantly affected. Further, since the voltage generated at the current detecting resistor is relatively high, it is possible to increase the S / N ratio. Further, since a hysteresis circuit is provided for the comparator,
The change in the output current is converted into a high-speed pulse signal by utilizing the high-speed response of S, and the gate voltage of the output transistor is linearly controlled, whereby current control without ringing can be performed.

【００１３】[0013]

【実施例】以下、本発明の一実施例について図面を参照
しながら説明する。An embodiment of the present invention will be described below with reference to the drawings.

【００１４】図１は本発明の一実施例における定電流制
御回路を示す回路図である。図１に示すように、一側が
駆動電源に接続され、他側がアースに接続された負荷コ
イル１に対して直列に接続された電流検出用ＭＯＳ−Ｆ
ＥＴ付の出力パワーＭＯＳ−ＦＥＴである第１のＩＧ−
ＦＥＴ２と、ドレーンが二つの互いに直列に接続された
ゲート電圧設定抵抗３、４を介して駆動電源に接続さ
れ、ゲート電圧設定抵抗３、４の間が第１のＩＧ−ＦＥ
Ｔ２のゲートに接続され、ソースが直接にアースに接続
されているゲート引き込み用ＭＯＳ−ＦＥＴである第２
のＩＧ−ＦＥＴ５と、ドレーンがゲート電圧設定抵抗
３、４の間、すなわち、第１のＩＧ−ＦＥＴ２のゲート
に接続され、ソースが直接にアースに接続され、ゲート
が外部入力端子６に接続されている出力ゲート論理ＭＯ
Ｓ−ＦＥＴである第３のＩＧ−ＦＥＴ７と、反転入力端
子には基準電圧設定抵抗８、９、１０により分圧された
基準電圧が入力されており、出力端子が第２のＩＧ−Ｆ
ＥＴ５のゲートに接続されているコンパレータ１１とが
備えられている。第１のＩＧ−ＦＥＴ２は、そのソース
が直接にアースに接続されると共に、その一体に組み込
まれた電流検出用ＭＯＳ−ＦＥＴのソースが電流検出用
の抵抗１２を介してアースに接続されていると共に、コ
ンパレータ１１の非反転入力端子に接続されている。以
上の構成は、図４に示した従来の定電流制御回路とほぼ
同様の構成であるが、本発明による定電流制御回路にお
いては、コンパレータ１１は、Ｃ−ＭＯＳ型の構成であ
って、その出力端子が二つの互いに直列に接続されたイ
ンバータ１３、１４を介して第２のＩＧ−ＦＥＴ５のゲ
ートに接続され、反転入力端子に印加される分圧電圧を
決定する分圧抵抗うち、アース側の抵抗が二つの抵抗
９、１０に分割されている。また、ドレーンが抵抗９、
１０の間に接続され、ソースがアースに直接に接続され
ていると共に、ゲートが二つのインバータ１３、１４の
間に接続されているヒステリシス用ＭＯＳ−ＦＥＴであ
る第４のＩＧ−ＦＥＴ１５が備えられている。FIG. 1 is a circuit diagram showing a constant current control circuit according to one embodiment of the present invention. As shown in FIG. 1, a current detecting MOS-F connected in series to a load coil 1 having one side connected to a drive power source and the other side connected to ground.
The first IG- which is an output power MOS-FET with ET
FET 2 and a drain are connected to a drive power supply via two gate voltage setting resistors 3 and 4 connected in series, and a first IG-FE is connected between the gate voltage setting resistors 3 and 4.
A second gate pull-in MOS-FET connected to the gate of T2 and having a source directly connected to ground.
And the drain is connected between the gate voltage setting resistors 3 and 4, that is, the gate of the first IG-FET 2, the source is directly connected to the ground, and the gate is connected to the external input terminal 6. Output gate logic MO
A third IG-FET 7, which is an S-FET, and a reference voltage divided by reference voltage setting resistors 8, 9, and 10 are input to an inverting input terminal, and an output terminal is a second IG-F.
And a comparator 11 connected to the gate of ET5. The source of the first IG-FET 2 is directly connected to the ground, and the source of the integrated current detecting MOS-FET is connected to the ground via the current detecting resistor 12. In addition, it is connected to the non-inverting input terminal of the comparator 11. The above configuration is substantially the same as that of the conventional constant current control circuit shown in FIG. 4, but in the constant current control circuit according to the present invention, the comparator 11 has a C-MOS type configuration. The output terminal is connected to the gate of the second IG-FET 5 via the two inverters 13 and 14 connected in series with each other, and a voltage dividing resistor that determines a divided voltage applied to the inverting input terminal is connected to the ground side. Is divided into two resistors 9, 10. Also, the drain is resistor 9,
A fourth IG-FET 15 which is a hysteresis MOS-FET connected between the inverters 10 and 10 and having a source connected directly to the ground and a gate connected between the two inverters 13 and 14 is provided. ing.

【００１５】以上の構成において、以下、その動作につ
いて説明する。駆動電源から負荷コイル１を介して第１
のＩＧ−ＦＥＴ２を通過する出力電流Ｉｄは、その一
部、例えば、数千分の一が電流検出用抵抗１２を流れる
ことになり、この出力電流Ｉｄの変化が、抵抗１７によ
り電圧Ｖｅの変化に変換され、この電圧Ｖｅがコンパレ
ータ１１によって基準値Ｖｏと比較される。コンパレー
タ１１は電圧Ｖｅの値に基づいて、基準電圧Ｖｏを境に
その出力信号をオンオフし、これにより、第２のＩＧ−
ＦＥＴ５のゲートを介して第３のＩＧ−ＦＥＴ７をオン
オフ制御し、第１のＩＧ−ＦＥＴ２のゲート電圧をゲー
ト電圧設定抵抗３、４により分圧された一定電圧に制御
するようになっている。したがって、出力電流Ｉｄが増
加すると、コンパレータ１１がオフとなり、これに伴
い、第２のＩＧ−ＦＥＴ５がオフ方向に動作されること
になるので、第１のＩＧ−ＦＥＴ２がオフ方向に動作さ
れ、出力電流Ｉｃが低減されることとなる。これとは逆
に、出力電流Ｉｄが減少すると、コンパレータ１１がオ
ン方向に動作し、これに伴い、第２のＩＧ−ＦＥＴ５が
オン方向に動作されることになるので、第１のＩＧ−Ｆ
ＥＴ２がオン方向に動作され、出力電流Ｉｃが増大され
ることとなる。このようにして、出力電流Ｉｃが一定に
保持されるようになっている。The operation of the above configuration will be described below. The first from the driving power supply via the load coil 1
Of the output current Id passing through the IG-FET 2 of the first embodiment, a part of the output current Id flows through the current detection resistor 12, for example, several thousandths. The voltage Ve is compared with the reference value Vo by the comparator 11. The comparator 11 turns on and off the output signal based on the value of the voltage Ve at the boundary of the reference voltage Vo, whereby the second IG-
The third IG-FET 7 is turned on and off via the gate of the FET 5 to control the gate voltage of the first IG-FET 2 to a constant voltage divided by the gate voltage setting resistors 3 and 4. Therefore, when the output current Id increases, the comparator 11 is turned off, and accordingly, the second IG-FET 5 is operated in the off direction, so that the first IG-FET 2 is operated in the off direction, The output current Ic is reduced. Conversely, when the output current Id decreases, the comparator 11 operates in the ON direction, and accordingly, the second IG-FET 5 operates in the ON direction.
ET2 is operated in the ON direction, and the output current Ic is increased. Thus, the output current Ic is kept constant.

【００１６】ここで、コンパレータ１１の反転入力側に
は、第４のＩＧ−ＦＥＴ１５が備えられており、この第
４のＩＧ−ＦＥＴ１５は、図２に示すように、出力電流
Ｉｄの変化を打ち消す方向、すなわち、出力電流Ｉｄが
変化した状態を維持しようとする論理とは反対に、出力
電流Ｉｄがコンパレータ１１の基準電圧Ｖｏを越えた瞬
間に導通することにより、基準電圧Ｖｏを大幅に高い第
２の基準電圧（Ｖｏ’）として、ヒステリシス特性を有
することとなる。これによりコンパレータ１１の出力を
オン状態に保持せずに元のオフ状態に戻すことにより、
出力電流Ｉｄが基準電圧Ｖｏを越えている間、コンパレ
ータ１１は第４のＩＧ−ＦＥＴ１５の動作によってオン
オフを繰り返すことになる。したがって、第２のＩＧ−
ＦＥＴ５はコンパレータ１１のオンオフによるスイッチ
ング動作に基づいて、パルス信号を第１のＩＧ−ＦＥＴ
２のゲートに対して入力することにより、第１のＩＧ−
ＦＥＴ２の制御を行うことになる。その際、コンパレー
タ１１はＣ−ＭＯＳコンパレータであることから、上記
スイッチング動作は、非常に高速で行われ得ることとな
り、図２に示すように、リンギングの少ない高精度の定
電流制御が行われることになる。Here, a fourth IG-FET 15 is provided on the inverting input side of the comparator 11, and this fourth IG-FET 15 cancels the change of the output current Id as shown in FIG. In contrast to the direction, that is, the logic that tries to maintain the state in which the output current Id has changed, the output current Id is turned on at the moment when it exceeds the reference voltage Vo of the comparator 11, so that the reference voltage Vo is greatly increased. The second reference voltage (Vo ') has a hysteresis characteristic. As a result, by returning the output of the comparator 11 to the original off state without holding it in the on state,
While the output current Id exceeds the reference voltage Vo, the comparator 11 repeatedly turns on and off by the operation of the fourth IG-FET 15. Therefore, the second IG-
The FET 5 outputs a pulse signal to the first IG-FET based on a switching operation by turning on and off the comparator 11.
2 to the first IG-
Control of FET2 will be performed. At this time, since the comparator 11 is a C-MOS comparator, the switching operation can be performed at a very high speed, and as shown in FIG. 2, high-precision constant current control with less ringing is performed. become.

【００１７】[0017]

【発明の効果】以上説明したように、本発明によれば、
制御素子として使用されるトランジスタがすべてＭＯＳ
−ＦＥＴであることから、消費電力が大幅に低減され
る。また、出力パワートランジスタとして電流検出用Ｍ
ＯＳ−ＦＥＴ付のＭＯＳ−ＦＥＴを使用しており、電流
検出用抵抗が電流検出用ＭＯＳ−ＦＥＴに接続されてい
ることから、電流検出用抵抗を流れる電流は、出力電流
に対して微小であり、出力電流の損失が少なくなるの
で、電流検出用抵抗を大きくすることが可能となり、し
たがって、定電流制御のＳ／Ｎ比が向上されることとな
る。また、電流を基準値と比較するコンパレータがＣ−
ＭＯＳであって、ヒステリシス回路が付属していること
により、高速で、かつリンギングの少ない高精度の定電
流制御が行われることになる。このように自動車用電子
点火装置等の比較的大電流を制御するために適した定電
流制御回路を提供することができる。As described above, according to the present invention,
All transistors used as control elements are MOS
-Power consumption is significantly reduced because of the FET. Also, as an output power transistor, a current detecting M
Since a MOS-FET with an OS-FET is used and the current detection resistor is connected to the current detection MOS-FET, the current flowing through the current detection resistor is very small with respect to the output current. Since the loss of the output current is reduced, the resistance for current detection can be increased, so that the S / N ratio of the constant current control is improved. Also, the comparator that compares the current with the reference value is C-
Since the MOS is provided with the hysteresis circuit, high-speed and high-precision constant current control with little ringing is performed. As described above, it is possible to provide a constant current control circuit suitable for controlling a relatively large current in an electronic ignition device for an automobile or the like.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の一実施例における定電流制御回路を示
す回路図FIG. 1 is a circuit diagram showing a constant current control circuit according to an embodiment of the present invention.

【図２】同定電流制御回路により制御される電流値を示
すグラフFIG. 2 is a graph showing a current value controlled by an identification current control circuit;

【図３】従来の定電流制御回路の一例を示す回路図FIG. 3 is a circuit diagram showing an example of a conventional constant current control circuit.

【図４】従来の定電流制御回路の他の例を示す回路図FIG. 4 is a circuit diagram showing another example of a conventional constant current control circuit.

【図５】図４に示す定電流制御回路により制御される電
流値を示すグラフ5 is a graph showing a current value controlled by the constant current control circuit shown in FIG.

【符号の説明】[Explanation of symbols]

１ 負荷コイル ２ 第１のＩＧ−ＦＥＴ ５ 第２のＩＧ−ＦＥＴ ７ 第３のＩＧ−ＦＥＴ ８ 基準電圧設定抵抗 ９ 基準電圧設定抵抗 １０ 基準電圧設定抵抗 １１ Ｃ−ＭＯＳコンパレータ １２ 電流検出用抵抗 １３ インバータ １４ インバータ １５ 第４のＩＧ−ＦＥＴ REFERENCE SIGNS LIST 1 load coil 2 first IG-FET 5 second IG-FET 7 third IG-FET 8 reference voltage setting resistor 9 reference voltage setting resistor 10 reference voltage setting resistor 11 C-MOS comparator 12 current detection resistor 13 Inverter 14 Inverter 15 Fourth IG-FET

───────────────────────────────────────────────────── フロントページの続き (72)発明者 谷田 宏 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (58)調査した分野(Int.Cl.⁶，ＤＢ名) G05F 1/56 H03K 17/64 H01F 7/18 F02D 41/20 F02D 45/00────────────────────────────────────────────────── ─── Continuation of front page (72) Inventor Hiroshi Yata 1006 Kazuma Kadoma, Kadoma-shi, Osaka Matsushita Electric Industrial Co., Ltd. (58) Field surveyed (Int.Cl. ⁶ , DB name) G05F 1/56 H03K 17/64 H01F 7/18 F02D 41/20 F02D 45/00

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】 負荷コイルに対して直列に接続された電
流検出用ＭＯＳＦＥＴ付の絶縁ゲートＦＥＴから成る出
力トランジスタと、上記電流検出用ＭＯＳＦＥＴに対し
て接続され、上記負荷コイルを流れる電流を電圧として
検出する電流検出用抵抗と、この電流検出用抵抗に発生
する検出電圧を基準電圧と比較するＣ−ＭＯＳ型のコン
パレータと、このコンパレータの出力信号に基づいて上
記出力トランジスタを制御する絶縁ゲートトランジスタ
から成る制御トランジスタとを備え、上記コンパレータ
に対してヒステリシス回路が設けられた定電流制御回
路。1. An output transistor comprising an insulated gate FET with a current detecting MOSFET connected in series to a load coil, and a current flowing through the load coil connected to the current detecting MOSFET as a voltage. A current detection resistor to be detected, a C-MOS type comparator that compares a detection voltage generated in the current detection resistor with a reference voltage, and an insulated gate transistor that controls the output transistor based on an output signal of the comparator. A constant current control circuit comprising: a control transistor comprising: a comparator; and a hysteresis circuit for the comparator. 【請求項２】 ヒステリシス回路が負論理型である請求
項１記載の定電流制御回路。2. The constant current control circuit according to claim 1, wherein the hysteresis circuit is of a negative logic type.