JP2804174B2 - 適応読取り書込みチャネル制御装置 - Google Patents

Description

【発明の詳細な説明】 関連出願 本出願は、全て本出願人の以下の出願に関連する。

1.1988年11月10日付出願番号269,573、発明者Kurt Mi
chael Anderson、発明の名称“磁気バイアスを有するボ
イスコイル賦活式ディスク駆動機構パーキング装置”。

2.1989年７月27日付出願番号07/386,504、発明者Loui
s J. Shrinkle及びJohn P. Squires、発明の名称“多重
組み込み型求積サーボフィールドを使用するディスク駆
動機構システム”。

3.本出願と同時に出願された発明者John P. Squire
s、発明の名称“利得制限された高周波トラックフォロ
ーイング補償装置を使用するディスク駆動機構システ
ム”。

発明の背景 発明の分野 本発明は一般的にはハードディスク駆動機構に関し、
具体的にはディスク駆動機構のヘッドと媒体との電気的
及び電磁的特性を最適に整合させるために、データ読取
り書込みチャネルエレクトロニクスの性能を適応的に制
御する回路、システム及びアルゴリズムに関する。

関連技術の説明 普通のディスク駆動機構の設定には、駆動機構の成分
に不可避の公差変動を必ず考慮しなければならない。即
ち、データ読取り書込み誤り率は、読取り書込みデータ
チャネルエレクトロニクスのアナログデータ処理回路を
構成している複数の精密成分の複合公差を前提にしてい
る。しかし、誤りを最小にするためのチャネルエレクト
ロニクスの有効性は、相当な部分で、媒体の保磁力及び
厚み、読取り書込みヘッドの公称浮動高さ、及びヘッド
自体の電磁特性を含むハードディスク組立体（HDA）の
特定構造、及びヘッドと読取り書込みチャネルエレクト
ロニクスとの間の電気接続の固有抵抗、容量性及び誘導
性特性にも依存する。

理論的な最悪例解析では、誤り率は読取り書込みデー
タチャネル及びHDA内の個々の成分及びサブシステムの
最悪例公差変動の総合計に基づいて計算される。実際的
な問題として、このようにして計算されたデータ誤り率
は極めて低くなる。典型的には、組立てられたディスク
駆動機構は、その駆動機構の設計から考えられる性能に
合致するか否かが先ず試験される。駆動機構生産ライン
が公表された仕様に対して確立されると、駆動機構は公
表された仕様を満たし続けているか否かを決定するため
に試験される。データ誤り率が高くなって駆動機構が正
規の動作を行わなくなると、その駆動機構はその誤り率
に最大に関与した成分を決定するために解析される。駆
動機構は、妥当である場合及び妥当な範囲で、誤りを生
じやすい成分を確定または交換するために再加工する
か、もしくはこれらの修理の費用が高くつく場合には単
純に破棄することになる。

当然、駆動機構の総合製造経費は再加工または破棄し
なければならない駆動機構の数に正比例して高くなる。
初期に正規動作を行わない駆動機構の数が多い場合の典
型的な戦略は、もし十分な数の駆動機構を通過させるよ
うに駆動機構の仕様を低下させないのであれば、商業的
に実行可能な生産を続行するために変更を行うことであ
る。

普通の代替戦略は、最も典型的な障害原因成分の精度
を改善するように技術設計変更を行うことである。この
変更が技術的に可能な場合には、より精密ならしめた成
分の価格、及び設計変更を実現するための費用が再び駆
動機構製造の総合経費に直接影響を与える。実現する場
合には、設計変更は製造される全ての駆動機構に適用す
る。

発明の概要 従って、本発明の一般的な目的は、ディスク駆動機構
から最適性能を得るために、読取り書込みチャネルエレ
クトロニクスをディスク駆動機構に適応させる手段を提
供することである。

これは、本発明では、読取り書込みヘッドへ、及び読
取り書込みヘッドから転送されるデータ信号を処理する
際にプログラム的に適応可能な読取り書込みデータチャ
ネルを有するディスク駆動機構を提供することによって
達成される。適応性は読取り書込みデータチャネル内の
プログラム可能な信号処理要素によって与えられる。こ
れらのプログラム可能な信号処理要素は、媒体から転送
されるデータ信号が第１プログラム可能な値によって決
定されるデータ弁別レベルを超えたか否かを決定する読
取りしきい値要素と、媒体から転送されるデータ信号が
データ信号ウィンドウ（そのタイミングはデータクロッ
ク信号に対して第２のプログラム可能な値によって決定
される）内に発生したか否かを決定するデータウィンド
ウ要素とを含む。付加的なプログラム可能な要素には、
対応するレベルの書込み電流を供給するようにプログラ
ムされる増幅器要素と、データ信号を事前補償する事前
補償ブロックとが含まれる。これらのプログラム可能な
値は、媒体、読取り書込みヘッド、及び読取り書込みデ
ータチャネルに対して独自に、ディスク駆動機構によっ
て決定される。

従って、本発明の長所は、駆動機構を組立てた後に、
機械的な調整を行うことなく、読取り書込みチャネルエ
レクトロニクスをハードディスク組立体（HDA）に最適
に適応させ得ることである。

本発明の別の長所は、最適の相互依存動作を得るよう
に、データ読取り及び書込みの両特性を独立的に調整で
きることである。

本発明の更に別の長所は、最少の付加回路で読取り書
込みデータチャネルの適応性が得られることである。

図面の簡単な説明 本発明のこれらの、及び他の長所及び特色は、添付図
面に基づく以下の本発明の説明から明白になるであろ
う。なお、添付図面では同一部品に対しては同一の番号
を付してある。

図１は、本発明によるディスク駆動機構制御装置の簡
易ブロック線図。

図２は、複数のセクタからなるデータの一部を簡易化
して示す図。

図3a−ｂは、本発明による簡易化した例示セクタ内の
サーボ制御情報及びデータの分布を示す図。

図４は、図3a−ｂに示すセクタのサーボ制御情報を処
理するための本発明のマイクロコントローラのタスク管
理制御システム流れ構造を示す図。

図５は、本発明による図3a−ｂに示す例示セクタのサ
ーボ制御情報の詳細を示す図。

図６は、本発明の好ましい実施例の読取り書込み制御
チャネルエレクトロニクスの相互接続の詳細図。

図７は、本発明のプログラム可能な事前補償回路のブ
ロック線図。

図８は、本発明のプログラム可能な書込み電流制御回
路のブロック線図。

図９は、本発明の好ましい実施例のプログラム可能な
しきい値検出回路のブロック線図。

図10は、本発明の好ましい実施例のプログラム可能な
しきい値検出回路の動作を示す波形図。

図11は、本発明の好ましい実施例によるデータ分離回
路のブロック線図。

図12は、本発明の好ましい実施例のプログラム可能な
生データウィンドウ制御回路のブロック線図。

図13は、本発明の好ましい実施例のプログラム可能な
生データウィンドウ制御回路の動作を説明する波形図。

実施例 図１に本発明の原理によるディスク駆動機構システム
全体を番号10で示す。本発明の好ましい実施例は、ディ
スク駆動機構システムの機械的な面の全ての必須機能を
管理し、指令する組み込み型マイクロコントローラ制御
システムを使用する。駆動機構システムは、スピンドル
電動機14によって平行平面内で回転する１またそれ以上
のディスク12を含む。データはデータトラックの外径
（OD）と内径（ID）とによって限定されるディスク12の
各表面上のデータトラックバンド内に記憶される。デー
タ表面毎のロードビーム18と読取り書込みヘッド20とを
含むアクチュエータ組立体16は、トラックバンド内の同
心データトラック22に対してデータを転送するために使
用される。従って、システム10の主制御面は、スピンド
ル電動機14の回転速度の制御と、データを転送するため
に選択されたデータトラックに対して読取り書込みヘッ
ド20を位置決めするためのアクチュエータ組立体16の制
御とを含む。

マイクロコントローラ24は、最少数の専用制御支援回
路を使用することによって、駆動機構システム10の全て
の主機能を直接実現する。本発明の電子的アーキテクチ
ャは、上述の関連出願に記載されている。しかし完全を
期すために、その要点を以下に説明する。

本発明の好ましい実施例では、マイクロコントローラ
24は3MHzクロック速度のモトローラMC68HC11 HCMOSシン
グルチップマイクロコントローラである（アリゾナ州フ
ェニックスのモトローラ社のモトローラリタレーチャデ
ィストリビューションから入手できるMC68HC11A8 HCMOS
シングルチップマイクロコンピュータテクニカルデータ
ブック（ADI 1207）を参照されたい）。

読出し専用記憶装置（ROM）26が、汎用データ、アド
レス、及び制御バス40によってマイクロコントローラ24
に結合されている。ROM26はディスク駆動機構システム1
0の全機能性を実現するために必要な５つの主タスクを
支援するマイクロコントローラ制御プログラムを記憶す
るために使用される。これらのタスクは、インタフェー
ス、アクチュエータ、回転電動機、読取り書込み、及び
モニタを含む。

インタフェース制御回路28は、マイクロコントローラ
24がインタフェースタスクを実行するのを支援するため
に設けられている。本発明の好ましい非同期SCSI実施例
では、インタフェース制御回路28は、カリフォルニア州
ミルピタスのシラスロジック社が製造、販売し、同社の
CL-SH250テクニカルデータシートに記載されているシラ
スロジックCL-SH250集積SCSIディスク制御装置で実現さ
れている。同等の非同期SCSIインタフェース制御回路と
して、カリフォルニア州ミルピタスのアダプテック社の
AIC-6110も使用可能である。IBMパーソナルコンピュー
タ、モデル“AT"周辺バスへのインタフェースに適する
機能的に同等なインタフェース制御装置もシラスロジッ
ク社から入手できる。

一般的にインタフェース制御回路28は、通信バス42を
介してディスク駆動機構システム10と、典型的にはデー
タ処理システムであるホストコンピュータシステムとの
間をハードウエアインタフェースする。インタフェース
制御回路28は、ローカルデータ及び制御バス44がアクセ
ス可能なランダムアクセス記憶装置（RAM）バッファ30
を使用してホストコンピュータシステムから受信するデ
ータ及び命令を緩衝したり、またはホストコンピュータ
システムへ送給されるそれらを待機させたりする。この
ように、インタフェース制御回路28は、バス40による通
信バス42とシステム10との間の双方向データ流の主たる
管理者である。

電動機及びアクチュエータ制御回路32は、マイクロコ
ントローラ24、回転電動機14、及びアクチュエータ組立
体16間の内部インタフェースとして設けられている。制
御回路32は、線46を通して回転電動機14へ転換電流を選
択的に供給することによって、回転電動機14の転換を直
接支援する。転換状態選択は、マイクロコントローラ24
から制御回路32内の転換制御ラッチへディジタル語を供
給することによって遂行される。この語は、転換が可能
化されると転換電流を受ける回転電動機14の界磁巻線位
相対を選択するために使用される。転換電流は、制御回
路32によって線46の対応する転換電流線対上へ切り替え
られる。第２の制御語も制御回路32によってラッチさ
れ、転換電流の供給を可能化するために使用される。

回転電動機14の選択された界磁巻線位相対を通って流
れる電流に比例する電圧が、電流フィードバック電圧レ
ベルとして線48を介してマイクロコントローラ24のアナ
ログ・ディジタル交換器入力へ供給される。

アクチュエータ組立体16を制御するために、制御回路
32はディジタルアクチュエータ位置制御語のラッチされ
たディジタル・アナログ変換を準備する。制御回路32は
得られたアナログ電圧の電圧・電流緩衝も行う。この出
力電流は線50を通してアクチュエータ組立体のボイスコ
イルモータへ供給される。マイクロコントローラ24から
バス40を通して供給されるディジタル位置制御語は所望
のアクチュエータ位置を表す。ディジタル・アナログ変
換器によって新たに提示されたディジタル位置制御語の
変換を可能にするために、第２のディジタル語を制御回
路32内の制御レジスタに書き込むことができる。

同様に、読取り書込みチャネル制御回路34は、インタ
フェース制御回路28、読取り書込み支援回路36、及びエ
ンコーダ／デコーダ（ENDEC）38と組み合って、マイク
ロコントローラ24とアクチュエータ組立体16の読取り書
込みヘッド20との間の内部制御インタフェースとして動
作する。チャネル制御回路34は、生データ線52を通して
ヘッド20と、線54、ENDEC38及び線56を通してインタフ
ェース制御回路28との間に転送される生データを緩衝す
る。生データは、線54を通して読取り書込み支援回路36
にも供給される。

読取り書込みチャネル制御回路34の動作は、制御線58
を介して読取り書込み支援回路36によって制御される。
これらの制御信号は、４つの各サーボバーストに対応す
る受信した生データを、生ピーク検出器信号線60上へ経
路指定するためのサーボバーストゲーティング信号を含
む。これらの生ピーク信号は電動機及びアクチュエータ
制御回路32を通してサンプルホールド緩衝のために供給
され、また線64を通してマイクロコントローラ24のそれ
ぞれのアナログ・ディジタル変換器入力へ供給される。
制御線62は、読取り書込み支援回路36にサンプルホール
ド回路をリセット可能ならしめる。

インタフェース制御回路28は、ENDEC38と組み合っ
て、データの緩衝された直列化及び非直列化と、データ
クロック符号化／解号とを行う。しかし、読取り書込み
支援回路36は線54を通して受信した生データからセクタ
マークを検出するために、及びデータトラック内に組み
込まれた各サーボセクタフィールドからグレイコードデ
ータを取得するために使用される。セクタマーク検出信
号は線68を通してインタフェース制御回路28へ供給さ
れ、未済セクタデータ処理を開始させる。

インタフェース制御回路28及び読取り書込み支援回路
36によるディスク読取り書込み機能の構成及び開始は、
マイクロコントローラ24の直接制御の下に遂行される。
つまり、これらの両制御回路28、36はマイクロコントロ
ーラ24によってプログラム可能なのである。

本発明の好ましい実施例を実現したディスク駆動機構
の機械的構成は、前記“磁気バイアスを有するボイスコ
イル賦活式ディスク駆動機構パーキング装置”に記載さ
れているので参照されたい。本発明に関連する機械的構
造の面を以下の表１及び表２に示す。

図２に概要を示すように、ディスク12の表面上に設け
られた同心データトラック22の各トラックは、更にセク
タN_0-nに細分されている。本発明によれば、そして図3a
に概要を示すように、各セクタは、サーボ１フィール
ド、データ１フィールド、第１誤り訂正コード（ECC）
フィールド、セクタ中間ギャップフィールド、サーボ２
フィールド、データ２フィールド、第2ECCフィールド、
及び最終ギャップフィールドからなる。図3bに示すよう
に、サーボ１フィールドは更に、セクタマークフィール
ド、グレイコードフィールド、サーボバーストフィール
ド、ID同期フィールド、IDフィールド、及びデータ同期
フィールドからなる。同様に、サーボ２フィールドは、
第２セクタマークフィールド、第２グレイコードフィー
ルド、第２サーボバーストフィールド、及び最後に、第
２データ同期フィールドからなる。これらのフィールド
の順番及びサイズを表３に示す。

セクタマークフィールドは、マイクロコントローラを
サーボ１及び２フィールドと、データ１及び２フィール
ドの残余部分内に存在する制御情報とに同期させるため
に設けられている。グレイコードフィールドは、曖昧で
なく符号化されたトラック番号を与えるものである。グ
レイコード値の符号化が曖昧でないことは、隣接トラッ
ク上の同じようなセクタのグレイコード値が単一ビット
だけ異なっていることと、有効グレイコード値では０ビ
ットが２つ以上連続することが許容されないこととによ
って更に識別される。

本発明の好ましい実施例によるサーボバーストフィー
ルドは、データセクタの中心線から所定のパターンで物
理的にオフセットし、順次に配列された定振幅、定周波
数のバーストフィールドである。

サーボ１フィールドのID同期フィールドも（トラック
中心線上に物理的に中心決めされてはいるが）定周波
数、電圧で書き込まれている。ID同期フィールドによっ
て、読取り書込み制御回路はIDフィールドの第１ビット
を区別することができる。IDフィールドは、シリンダ
数、セクタ数、及びヘッド数を記憶するために使用され
る。

最後にデータ同期フィールドは、データフィールド１
及び２の各々の第１ビットを限定するために設けられた
定周波数、振幅のフィールドである。読取り書込み制御
装置は、データ同期フィールドの周波数に同期する。従
って同期周波数内の第１不連続が第１データを表す遷移
として取り扱われる。

図４を参照する。マイクロコントローラ24が遂行する
タスク実行を読取り書込みヘッド20に対するサーボ１及
び２フィールドの実時間出現に対して写図して示してあ
る。本発明に関連する基本実時間関係を表４に示す。

詳述すれば、セクタタスクは、サーボ１フィールドの
出現の直前のカウントダウンタイマ割り込みに応答して
開始される。この割り込みによって、マイクロコントロ
ーラ24は読取り書込み支援回路36を可能化してセクタマ
ークフィールドを検出し、処理させる。次いで回転電動
機及びアクチュエータ制御回路32に制御値が供給されて
回転電動機14を転換させる。

図５に示すようにセクタマークフィールドは、サーボ
同期充填ギャップフィールドの後端とセクタマークとに
よって限定される。このギャップフィールドは別の定振
幅、定周波数フィールドである。セクタマークは、サー
ボ同期クロックサイクルの３バイトの間に何等のサーボ
同期遷移も存在しなかったことに続く最初の読取りデー
タ遷移として定義される。セクタマークの出現の時間は
マイクロコントローラ24内のハードウエアタイマによっ
て記録され、爾後のタスク、及びサーボ２フィールドを
処理するために必要なカウントダウンタイマ割り込みを
スケジュールするために使用される。

セクタタスク中に、読取り書込みチャネル制御回路34
から線54を介してグレイコード及びセクタバーストが読
取り書込み支援回路36に供給される。制御回路34には自
動利得制御回路（AGC）が設けられていて、生データチ
ャネルの振幅を調整する。グレイコードフィールド及び
サーボバーストフィールドを予想して、マイクロコント
ローラ24は読取り書込み支援回路36を介して読取り書込
みチャネル制御回路34を可能化し、減少した信号振幅を
補償するためにAGCの利得を高めさせる。AGCはその利得
を自動的に調整するものではあるが、グレイコードフィ
ールドの直前または該フィールドの始まり時にその利得
を直接調整することによって、AGCを向上させるのであ
る。

読取り書込み支援回路36もセクタタスクの部分に対応
するサーボ同期中にマイクロコントローラ24によって早
目に可能化されるのであるが、グレイコードを取得する
と、セクタマーク検出によって内部的に発生したセクタ
マーク信号によって内部的にトリガされる。同様に、セ
クタマークの検出に続くグレイコード長に等しい所定の
遅延の後に、４つのサーボバーストフィールドの取得が
トリガされる。各サーボバーストフィールドに対応する
アナログ読取り振幅の実際の取得は、それぞれのサーボ
バーストフィールドの実時間出現に整合するように個々
にゲートされる４つのサンプルホールド回路によって遂
行される。

その間に、マイクロコントローラ24はセクタタスク
と、回転電動機制御タスクへの遷移とを完了させてい
る。回転制御タスクの主機能は、セクタマークのそれ以
前の実際の出現時間と予測出現時間とに基づいて回転電
動機14の回転速度誤差を決定することである。次いで、
次のサーボ１フィールドセクタタスクにおいて使用する
ための回転速度調整値を決定することができる。

次に、マイクロコントローラ24はアクチュエータタス
クを実行する。一般にこのタスクは、サーボバーストフ
ィールドのA/D変換に続いて開始される。アクチュエー
タタスクを実行する際にマイクロコントローラ24が着手
する第１の動作は、アクチュエータシーク（もしくは探
索）操作が未済であるか否か、またはオフトラック誤差
が既に決定済であるか否かを決定することである。何れ
の場合も、爾後の実行のための対応シーク操作の準備を
用いて実行が続行される。しかし、もしトラックフォロ
ーイングを遂行するのであれば、ディジタル値に対応す
る４つのサーボバーストがマイクロコントローラ24によ
って処理され、求積（quadrature）サーボバーストトラ
ックフォローイング誤差値（P₀）が導出される。図５に
示すようにＢ及びＣサーボバーストフィールドが現デー
タセクタの中心線に重なっている（現トラック番号が奇
数であるか、偶数であるかによって分かる）ものとすれ
ば、それらのサーボバーストフィールド値の求積処理は
以下の式１に従って行われる。

P₀＝（Ａ＋Ｂ）−（Ｃ＋Ｄ） 式1 ４つの全てのバーストが存在し使用可能ではあるが、
代替は、式２によって通常のトラックフォローイング中
にはトラック中心線に重なる２つのバーストだけを使用
し、シーク中には４つの全てのバーストを使用すること
である。

P₀＝（Ｂ−Ｃ） 式2 Ａ及びＤセクタバーストが現データセクタ、即ち他の
全てのトラックの中心線に重なっている場合には、求積
処理は以下の式３に従って、または代替として式４に従
って遂行される。

P₀＝（Ｃ＋Ｄ）−（Ａ＋Ｂ） 式3 P₀＝（Ｄ−Ａ） 式4 トラックフォローイング誤差の結果が正であれば、そ
れは読取り書込みヘッドをディスク12の内径に向かって
移動させる必要があることを指示しているものと解釈さ
れる。結果の振幅は、トラック中心線までの距離の指示
を与える。従って、マイクロコントローラ24は求積導出
されたトラックフォローイング誤差の極性及び振幅に基
づいて誤差調整値を容易に計算することができる。誤差
調整値は現アクチュエータ位置制御値と組み合わされ、
電動機及びアクチュエータ制御回路32のディジタル・ア
ナログ変換器へ書き込まれる。このようにして得られた
調整済アナログアクチュエータ位置制御信号は、現デー
タトラックに対するアクチュエータ組立体16及びヘッド
20の位置に修正的な変化をもたらす。

これによりマイクロコントローラ24は、読取り書込み
タスクへ遷移できる。読取り書込みタスクの実行は、現
データセクタに関するデータ転送の準備、継続、または
完了をもたらす。

最後に、読取り書込みタスクの完結の直前にマイクロ
コントローラ24によって未済シーク操作が実行される。
一般に、アクチュエータタスク中に選択されるシーク操
作は、アクチュエータ組立体16にシーク操作を開始、継
続、または完了させるためのアクチュエータ位置値を決
定する。次いで、割り込み命令からの戻りを実行するこ
とによって読取り書込みタスクは完了する。

サーボ２フィールドのセクタタスクは、サーボ１セク
タタスク内にスケジュールされているカウントダウンタ
イマ割り込みに応答して開始される。続いてマイクロコ
ントローラ24は、サーボ１フィールドの対応部分に関し
て実行したものと実質的に同一のセクタ、アクチュエー
タ、読取り書込み、及びシークタスク（次のサーボ１タ
スク開始のためのカウントダウンタイマ割り込みのスケ
ジューリングを含む）を実行する。

それ以外のサーボ１及びサーボ２フィールドを処理す
るために費やされないセクタ周期の残部分は、インタフ
ェースタスクを、またもし活動状態であれば、モニタタ
スクを実行するために使用される。従ってマイクロコン
トローラ24は、ディスク駆動機構システム10の制御及び
管理に関して本質的に多重タスク処理プロセッサとして
動作する。

本発明に特定的に関連するのはモニタタスクである。
通常このタスクは、駆動機構が始めて給電される時に呼
び出される。またモニタタスクは、例えば物理的な欠陥
の数が多すぎるディスクを交換するためにHDAを再加工
した後に、駆動機構を再試験するためにエンタフェース
タスクから呼び出すこともできる。特に重要なのは、少
なくとも本発明を組み入れた全てのディスク駆動機構に
電源を投入する際には、このモニタタスクが遂行される
ことである。従って、試験は総合的であって、単なる統
計的ではないのである。

モニタタスクの機能は、駆動機構の機能性及び性能を
評価する一連の試験を遂行することである。この目的の
ために、線66を介してマイクロコントローラ24への直接
直列インタフェースが設けられている。試験の進行、及
び相対的な成功または失敗を観測するために普通の無対
話端末を使用することができる。

モニタタスクによって遂行される性能試験の１つの特
定面は、読取り書込みデータチャネルの性能に重大な影
響を与えることができるプログラム可能な設定の数を決
定することである。これらの設定は、マイクロコントロ
ーラ24が読取り書込み支援回路36内の普通のラッチ付き
レジスタへ制御語を書き込むことによってプログラムで
きる。図６に示すように、ラッチ付きのレジスタの９つ
のプログラム可能なビットは以下の信号を直接的に提供
する。即ち、線90上の事前補償、線70、72上の書込み電
流（WC_0-1）、線74、76、78上の読取りデータしきい値
（TH_0-2）、及び線80、82、84上のデータウィンドウ遅
延（W_0-2）である。事前補償信号を除いて、これらの信
号は読取り書き取り支援回路へ内部的に緩衝され、オー
プンコレクタトランジスタ型出力が供給される。

事前補償信号は読取り書込みチャネル回路86へ供給さ
れ、直列データ流が読取り書込みチャネル回路86を通っ
て処理される際の直列データ流の事前補償が選択され
る。書込みデータ流はインタフェース制御回路28から発
し、線56を通してENDEC38へ転送され、ランレングス制
限ビット直列流に符号化されて出力線110を通して読取
り書込みチャネル回路86へ供給される。読取り書込みチ
ャネル回路86によって処理されたこのデータ流は、書込
みデータ線96を通して読取り書込み支援回路36へ供給さ
れ、該回路で緩衝されてハードディスク書込みデータ線
98上に現れる。この線は、読取り書込み支援回路36のプ
ログラム可能な出力（HD_0-N）から線100を通してヘッド
選択信号によって選択された読取り書込みヘッドへ供給
される前に、ハードディスク組立体と最終信号処理回路
88へデータ流を供給する。本発明の好ましい実施例で
は、回路88は普通のハードディスク前置増幅器及びヘッ
ドデータマルチプレクサ回路（例えば、14351 Myford R
oad,Tustin,California 92680-7022に所在のシリコンシ
ステムズ社製SSI 117、または2092 Concourse Drive,Sa
n Jose,California 95131に所在のマイクロリニア社製M
L501R）である。

２進値重み付け用抵抗R_1-2及びベース電流レベル設定
用抵抗R_3-4を通して結合されている書込み電流出力は、
信号処理回路88が供給するデータ書込み電流レベルを設
定する正味の抵抗を発生する。上記SSI 117を使用して
いる本発明の好ましい実施例では、書込み電流レベルは
式５によって決定される。

I_wc＝７ボルト／R_net＊G_wc 式5 但し、 I_wcはミリアンペアで表された書込み電流であり、 R_netはR_1-4の複合抵抗であり、R₁＝200オーム、R₂＝3
90オーム、R₃＝200オーム、R₄＝０オームであってそれ
ぞれの精度は±１％であり、WC_0-1の論理レベルが印加
される。

G_wcは利得係数＝20である。

データ書込み電流を制御することは、ディスクの表面
へのデータビットの電磁書込みを直接制御することにな
る。理想的には、データビットは磁気飽和に達するよう
な十分な電流で書き込む。より大きい電流を用いて書き
込むと、書き込まれた磁区のサイズが増す。それ自体
は、隣接する磁区のデータビットを正確に読み取るのを
妨害し、それによってそれを実効的に低下させることに
なる。必要な飽和電流レベルは、製造されたディスクの
磁気表面層の特性に直接的に依存する。これらの特性
は、ディスクロットによって大幅に変化するものであ
る。

読取りデータはヘッドから信号処理回路88へ供給さ
れ、前置増幅される。読取りデータ差動信号は、HDAのR
DX及びRDY出力から線118、120、及び減結合用コンデン
サC₁及びC₂（680 pF,±２％）を通して読取り書込みチ
ャネル回路86へ印加される。差動信号は読取り書込みチ
ャネル回路86において普通の自動利得制御（AGC）を用
いて増幅され、読取りデータしきい値検出器によって処
理されて生データ信号となり、データ分離回路を通るこ
とによって生データ信号から生データクロックとデータ
とに分離される。生データ信号は緩衝され、出力線94を
通して読取り書込み支援回路へ供給されてセクタマーク
検出、グレイコード取得、及びサーボバーストのゲーテ
ィングが遂行される。分離された生データ及びデータク
ロックは、それぞれデータ出力線108及びクロック線92
を介してENDEC38へ供給される。

論理信号TH_0-2は差動電圧レベルを選択するために使
用され、該電圧レベルはディスクから読み取られた差動
生データ信号内の雑音からデータ遷移を弁別するために
使用される。読取りデータしきい値レベルは、読取り書
込みチャネル回路86のT_HR入力に確立されている電圧レ
ベルに比例して設定される抵抗R₁₁（750オーム、±１
％）がT_HR入力と、読取り書込みチャネル回路86によっ
て生成された参照電圧V_REFとを接続している。V_REF電位
は抵抗R₁₀（4.3 Kオーム、±１％）とコンデンサC₄（0.
0022 μＦ）とによって約2.5ボルトに維持されている。
これによりAGC段による公称ピーク・トゥ・ピーク電圧
出力の±40％の好ましいベースしきい値レベルがもたら
される。

T_HR入力の電圧は、２進符号化された論理信号TH_0-2を
選択的に供給することによって直接的に変更することが
できる。これらのオープンコレクタ信号は、抵抗R
_7-9（それぞれの値は62 K、120 K、240 Kであり、精度
は±１％である）を通して線106に結合されている。信
号TH_0-2の２進組み合わせは、T_HR入力電圧を相応に低下
させ、差動しきい値電圧を増加させる。本発明の好まし
い実施例では、しきい値電圧レベルの８つの±２％増分
増加の何れか１つをプログラム制御で選択できるように
なっている。理想的には、読取りデータしきい値は、雑
音をデータ遷移として検出するのを避けるために十分に
高くするが、低いピーク振幅のデータビット信号を認識
するために十分に低く設定する。データビットの読取り
時のドロップアウトの結果として低ピーク信号が無作為
に出現するのは無理からぬことである。予測されるよう
に、一般的にAGC段はこれらの個々の低ピーク振幅の補
正には無効である。従って、読取りデータしきい値を選
択する際に、HDAと読取り書込みデータチャネルエレク
トロニクスとの特定の組み合わせを試験して最良のトレ
ードオフを求めることができる。

オープンコレクタインバータ112の出力は、抵抗R
₁₂（150 Kオーム）を通して線106に結合されている。イ
ンバータ112の入力は、インタフェース制御回路28から
線114を通して供給されるディスクからデータを読み取
る期間を限定するための読取りゲート（RG）信号であ
る。インバータ112を挿入したことにより、セクタデー
タを読み取っている時にはしきい値電圧レベルを更に低
下させ、しかもグレイコードを含むセクタヘッダをディ
スクから読み取っている時にはより高いしきい値電圧レ
ベルを可能にするという効果が得られる。セクタヘッダ
は低データ率で効果的に書き込まれ、従ってAGC段によ
っては適切に補償することができないデータビットのド
ロップアウトの影響を受けにくくしてある。

論理信号W_0-2は、識別用データクロックウィンドウ内
のデータ遷移の相対タイミングを選択するために使用さ
れる。ウィンドウタイミング制御線104と接地との間に
結合されている並列接続された抵抗R₆とコンデンサC₃と
によって形成されたRC回路は、分離されたデータクロッ
ク遷移の出現から25ナノ秒遅れで生データ遷移の近似基
底線を確立する。抵抗R_7-9は、信号W_0-2の論理状態に依
存して抵抗R₁₄の実効抵抗を変更し、それによって生デ
ータの遅延を減少させることを可能にする。本発明の好
ましい実施例では、R₆，R_13-15はそれぞれ2.0 K、6.2
K、12 K及び24 Kオームであり、精度は±１％である。
コンデンサC₃は68 pFであることが好ましい。抵抗及び
コンデンサの値をこのように選択すると、１ナノ秒ずつ
異なる８つの離散した減分遅延の１つを選択する能力が
実現される。

本発明の好ましい実施例に使用されているプログラム
可能な信号処理要素の詳細を図7-13を参照して説明す
る。本発明のプログラム可能な事前補償回路を図７に示
す。線110からの書込みデータは、アナログ信号マルイ
プレクサ120へ供給される。またこの書込みデータは、
普通の設計の事前補償回路網122へも供給される。得ら
れた事前補償済書込みデータは、マルチプレクサ120の
第２の入力へ供給される。線90上のディジタル事前補償
信号は、プログラム制御の下に、マルチプレクサ120に
書込みデータまたは事前補償済書込みデータの何れかを
選択させて出力線96上に出力させる。従って、事前補償
済データの使用を切り替えるためのしきい値として使用
される（典型的にはデータトラックバンドの外径に対し
て）固定されたデータトラックは存在しない。

図８は、プログラム可能な書込み電流選択を達成する
ために使用される信号処理回路88の必須内部ブロックを
示す。信号処理回路88は、電流バッファ124を含み、こ
のバッファの出力書込み電流レベルは、本発明から認識
されるように、そのWC信号入力から導入される電流のレ
ベルに依存する。電流バッファ124の論理状態は、書込
みデータ入力線102′上のデータによって決定される。
電流バッファ124の出力は、差動アナログ信号マルチプ
レクサへ供給され、対応する読取り書込みヘッドに接続
されている４対または８対のヘッドデータ線128、130の
１つに印加される。

今度はデータの読取りについて説明する。図９に示す
ように生差動読取りデータ信号RDX、RDYは、読取り書込
みチャネル回路のAGC段144において先ず処理される。AG
C出力信号は、AGC出力線136、138を介して差動ヒステリ
シスコンパレータ134へ供給される。AGC出力信号の例を
図10に示す。コンパレータ134は、差動信号と、正及び
負の鏡映電圧しきい値＋T_H及び−T_Hとの交差を検出する
ように機能する。正及び負の両電圧しきい値は、共通参
照電流によって設定される。可変電流シンク130は線132
へ供給される参照電流を流す。この参照電流のレベル
は、V_REF入力116とT_HR入力106との間の電圧差に依存し
て、電流シンク130によって設定される。電圧差が増す
と、電流シンク130はより多くの参照電流を引き出す。
これによって、コンパレータ134がデータ検出のために
使用する電圧しきい値の大きさが増大する。

データ遷移が検出されると、しきい値遷移に対応する
差動出力信号が発生する。図10に、ヒステリシスコンパ
レータ出力信号としてこれを示してある。遷移はt_b、
t_d、t_g及びt_hに検出されている。使用される特定の読取
りデータしきい値に依存して、雑音による偽遷移が出現
するかも知れないし、また逆に適正データ遷移の検出に
失敗するかも知れないから、しきい値の特定の値は重要
である。例えば、もし読取りデータしきい値の大きさが
若干小さければ、t_rにおける雑音ピークがデータ遷移と
して検出されるであろう。その結果データ縁が早目に現
れ、爾後の読取りに誤りをもたらすことになろう。しか
し、しきい値の設定が高過ぎると、t_hにおける浅いピー
ク振幅信号が完全に失われてしまう。この場合も読取り
に誤りがもたらされよう。しきい値をプログラム可能に
すると適正データ遷移を認識するために、雑音と、全読
取り書込みチャネルエレクトロニクス及び付加HDAの特
定成分値とに対して独特に最適平衡化された最大雑音余
裕を非任意的、能動的に選択できる。差動出力信号は、
差動ヒステリシスコンパレータ134からバッファ140及び
単安定ラッチ142へ供給される。ラッチ142はその出力線
92′上に、次いでRDA出力線92上に論理生データ信号を
発生する。

本発明のプログラム可能なウィンドウ選択制御を組み
入れたデータ分離回路を図11に示す。線94′から供給さ
れる生データ信号は、フェーズロックドループ（PLL）
回路150への入力として使用される。PLL出力線92上の再
生されたクロック信号は、参照発振器信号としてPLLへ
フィードバックされる。再生されたクロック、生データ
信号、及びウィンドウ遅延信号W_NDが、データ分離回路1
52への入力として供給される。

図13に示すように、クロックが生データ信号自体から
再生される結果として生データ信号及びクロックの縁遷
移はほぼ整列している。しかし生データ信号内のジッタ
のために、及び本発明によれば、生データ信号をその有
意クロック縁遷移に対して遅延させ、有意クロック縁遷
移によって限定されるデータウィンドウ内のデータ遷移
を整列させることが好ましい。理想的には、この遅延は
クロック周期の半分である。しかしながら、固定された
量として設計される遅延は、読取り書込みチャネルエレ
クトロニクス内に使用されている特定成分の値に依存し
て変化するであろう。更に、遅延精度の臨界度は、直列
生データ率が増加するにつれて増大する。従って小さい
遅延周期の選択をプログラム可能ならしめて短縮できる
ようにした基本遅延を確立した本発明は、有意データ遷
移に対してデータウィンドウを個々に調整することを可
能にしている。

図12に示すように、線94′上の生データ信号はRC遅延
線154によって効果的に遅延される。遅延線154の出力は
Ｄ型フリップフロップ156のＤ入力へ供給される。最後
に、フリップフロップ156はそのQ₀上に回復されたデー
タ信号を出力線108（D_0UT）へ供給する。

Ｄ入力はレベル感知である。再生されたクロックは、
線92を通してフリップフロップ156のD_CLK入力へ供給さ
れる。D_CLK入力は立ち上がり縁に感応する。従って、図
６に示した抵抗R₆とコンデンサC₁とからなるRC回路は、
生データ信号に基本遅延を与えるRC遅延回路154として
動作させるのに適切である。付加的な抵抗R_13-15を接地
に結合すると、再生されたクロック信号の立ち上がり縁
からの生データ信号の遅延を短縮させる。

以下の表５−８は事前補償トラック、書込み電流レベ
ル、読取りしきい値、及び遅延ウィンドウ遅延タイミン
グのためのプログラム可能な最適設定を試験し、解析
し、そしてプログラムするためにモニタタスクが実行す
るアルゴリズムを示す。一般的には、これらの試験は駆
動機構の初期試験中にだけ実行されるのであるが、これ
らの試験は、関連のない障害を修理した時に駆動機構の
再検定のために走らせたり、または環境変化、及び読取
り書込みチャネルエレクトロニクスの精密成分の値及び
ヘッドと媒体の電磁特性の経年効果に順応させるために
潜在的に周期的に実行させたりすることができる。

以上に読取り書込みチャネルエレクトロニクスを独特
なハードディスク組立体の特定電磁特性に整合させるた
めの装置及び方法を開示した。

以上の説明から、好ましい実施例に鑑みて本発明の多
くの変更及び変形が可能であることは容易に理解されよ
う。従って請求の範囲内において、本発明を説明したも
の以外で実現できることを理解されたい。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭57−45718（ＪＰ，Ａ) 特開 平１−125704（ＪＰ，Ａ) 特開 昭61−156574（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) G11B 5/09

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】ディスク駆動装置は、 ａ）データ信号に応答してトラックにデータを記憶する
   媒体と、 ｂ）この媒体へ、そして媒体からデータ信号を転送する
   転送手段と、 ｃ）この転送手段に結合されており、前記の媒体へ、そ
   して媒体から転送されるデータ信号を処理するプログラ
   ム可能な手段と、 ｄ）このプログラム可能な手段に結合された制御手段と ｅ）前記のプログラム可能な手段に結合されたマイクロ
   プロセッサとを備え、 前記のプログラム可能な手段は第１のプログラム可能な
   値と第２のプログラム可能な値とに応答し、そして前記
   の第１のプログラム可能な値に応答して決定したデータ
   弁別レベルを前記の媒体から転送されたデータ信号が越
   えているか否かを決定する手段と、前記の第２のプログ
   ラム可能な値に応答して決定した、データクロック信号
   に対してのデータ信号ウィンドウのタイミング内に前記
   の媒体から転送されたデータ信号が出現したか否かを決
   定する手段とを含み、 前記の制御手段は、ディスク駆動装置へ電力が初めに加
   えられたとき、もしくは前記のディスク駆動装置への初
   めの電力印加後インターフェース・タスクにより求めら
   れるとき、前記の第１と第２のプログラム可能な値を含
   んでいる一組のプログラム可能な値を決定し、そして前
   記のトラックの各々に記憶させることにより前記のディ
   スク駆動装置を特徴づけ、そして 前記のマイクロプロセッサは一つのトラックの前記の一
   組のプログラム可能な値を前記のプログラム可能な手段
   へそれが使用するため転送することを特徴とするディス
   ク駆動装置。
2. 【請求項２】前記の制御手段は前記の媒体と前記の転送
   手段とに対して前記の第１と第２のプログラム可能な値
   を独特に決める手段を含んでいる請求項１に記載のディ
   スク駆動装置。
3. 【請求項３】前記の一組のプログラム可能な値が第３の
   プログラム可能な値を含んでおり、そして前記のプログ
   ラム可能な手段はデータ信号を前記の転送手段へ転送す
   るのに使用するための書き込み電流レベルを選択する手
   段を含み、前記の書き込み電流レベルは前記の第３のプ
   ログラム可能な値に応答して決定される請求項１もしく
   は２に記載のディスク駆動装置。
4. 【請求項４】前記の一組のプログラム可能な値が第４の
   プログラム可能な値を含んでおり、そして前記のプログ
   ラム可能な手段は前記の転送手段により前記の媒体へ転
   送されたデータ信号を事前補償するか否かを選択する手
   段を含み、事前補償するか否かは第４のプログラム可能
   な値に応答して決定する請求項３に記載のディスク駆動
   装置。
5. 【請求項５】ディスク駆動装置は、ディスク組立体と、
   エレクトロニクス組立体と、制御手段とを備えており、 （ａ）前記のディスク組立体は複数のデータトラックに
   データを記憶する媒体と、この媒体を回転する手段と、
   前記の媒体の所定のデータトラックに対してデータを書
   き込み、そして読み取るため前記の媒体に配置できる読
   み取り書き込みヘッドと、この読み取り書き込みヘッド
   を位置決めする手段とを含んでおり、 （ｂ）前記のエレクトロニクス組立体は前記のヘッドに
   結合されており、そして前記の媒体へデータを書き込む
   とき使用する書き込み電流のレベルを選択する第１のプ
   ログラム可能な手段と、前記の媒体から読み取られたデ
   ータを適正と認めるしきい値を選定する第２のプログラ
   ム可能な手段と、データ遷移を適正と認めるデータウィ
   ンドウを選定する第３のプログラム可能な手段と、デー
   タトラックへ書き込もうとするデータを事前補償する第
   ４のプログラム可能な手段とを含んでおり、 前記のディスク駆動装置へ始めに電力が加えられると
   き、もしくは前記のディスク駆動装置への始めの電力印
   加後インターフエース・タスクにより求められるとき、
   前記の制御手段はデータトラック毎に第１、第２、第３
   そして第４のプログラム値を決めて、記憶させ、そして
   前記の第１のプログラム可能な手段、前記の第２のプロ
   グラム可能な手段、前記の第３のプログラム可能な手段
   そして前記の第４のプログラム可能な手段へ与える一組
   の第１、第２、第３そして第４のプログラム値を選択す
   る ことを特徴とするディスク駆動装置。
6. 【請求項６】ディスク駆動装置は、 （ａ）データ信号に応答してトラックにデータを記憶さ
   せる媒体と、 （ｂ）この媒体へ、そして媒体からデータ信号を転送す
   る転送手段と、 （ｃ）この転送手段へ結合され、前記の媒体へ、そして
   媒体から転送されたデータ信号を処理する処理手段と、 （ｄ）この処理手段へ結合された制御手段と を備えており、 この処理手段は前記の媒体から転送されたデータ信号に
   関してデータクロック信号を与える手段を含み、そして
   前記の処理手段は複数の信号レベルから選択された所望
   の信号レベルを指示している第１と第２の制御信号に応
   答し、そして 前記の処理手段は、 前記の媒体から転送されたデータ信号がデータ弁別レベ
   ルを越えるか、否かを決める手段であって、前記の第１
   の制御信号に応答して複数のデータ弁別レベルから前記
   のデータ弁別レベルを選択する手段と、 選択された前記のデータ弁別レベルとは関係なく、デー
   タ信号ウィンドウのための相対的なタイミング・オフセ
   ットを選択する選択手段とを含み、このタイミング・オ
   フセットは前記のデータクロック信号における信号レベ
   ルの遷移の発生に対する時間的なずれであり、前記のデ
   ータ信号ウィンドウは前記の媒体から転送されたデータ
   信号をそのウィンドウ内に受け入れるタイミング・ウィ
   ンドウであり、前記の選択手段は前記の第２の制御信号
   に応答して前記のデータ信号ウィンドウのため複数の相
   対的タイミング・オフセットから前記のデータ信号ウィ
   ンドウのための相対的なタイミング・オフセットを選択
   し、そして 前記のディスク駆動装置へ始めに電力が加えられると
   き、もしくは前記のディスク駆動装置への始めの電力印
   加後インターフエース・タスクにより求められるとき、
   前記の制御手段は前記のトラック毎に前記の第１と第２
   の制御信号を決定して、記憶し、そして前記の第１と第
   ２の制御信号を選択し、そして前記の処理手段へ転送す
   る ことを特徴とするディスク駆動装置。