JP2802650B2 - 電子装置 - Google Patents
電子装置Info
- Publication number
- JP2802650B2 JP2802650B2 JP1221213A JP22121389A JP2802650B2 JP 2802650 B2 JP2802650 B2 JP 2802650B2 JP 1221213 A JP1221213 A JP 1221213A JP 22121389 A JP22121389 A JP 22121389A JP 2802650 B2 JP2802650 B2 JP 2802650B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- pad
- electronic component
- chip
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/81909—Post-treatment of the bump connector or bonding area
- H01L2224/81951—Forming additional members, e.g. for reinforcing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】 「産業上の利用分野」 この発明は、半導体装置等の電子部品をより小型化
し、より高信頼性化する手段を提供する電子装置に関す
る。
し、より高信頼性化する手段を提供する電子装置に関す
る。
「従来の技術」 従来、電子部品チップの保護膜形成用のファイナル・
コーティングは、ウエハ・レベルにて行っていた。この
ため、その後工程にくるワイヤ・ボンディング用のパッ
ド部のボンディングされていない他部のアルミニューム
（一般には100μｍ×100μｍ）はエポキシ・モールド部
に露呈してしまっていた。
コーティングは、ウエハ・レベルにて行っていた。この
ため、その後工程にくるワイヤ・ボンディング用のパッ
ド部のボンディングされていない他部のアルミニューム
（一般には100μｍ×100μｍ）はエポキシ・モールド部
に露呈してしまっていた。
アルミニューム・パッドはコロージョンを起こしやす
く、半導体装置の特性劣化、信頼性低下を誘発してしま
っていた。
く、半導体装置の特性劣化、信頼性低下を誘発してしま
っていた。
本発明はかかる従来の有機樹脂封止を施す電子部品に
おきる信頼性の低下を防ぐための電子装置に関するもの
である。
おきる信頼性の低下を防ぐための電子装置に関するもの
である。
従来、本発明人による特許願（半導体装置作製方法
昭和58年特許願第106452号 昭和58年６月14日出願）が
知られている。
昭和58年特許願第106452号 昭和58年６月14日出願）が
知られている。
本発明人の提案は、パッドがコロージョンをおこすこ
とを防ぐのには有効であるが、長期間湿度のある雰囲気
に保持し、これに半田付を行う時、半田付の260℃の急
激な温度変化で有機樹脂中の水分が急激に気化し、パッ
ケージにクラックを誘発してしまった。特に電子部品チ
ップの裏側にあるダイの部分での有機樹脂との剥離が多
かった。これはこのダイが金属であり、有機樹脂との熱
膨張係数の差による歪エネルギの発生によると推定され
る。かかる信頼性の低下を補う電子部品の構造およびそ
の対策が求められていた。
とを防ぐのには有効であるが、長期間湿度のある雰囲気
に保持し、これに半田付を行う時、半田付の260℃の急
激な温度変化で有機樹脂中の水分が急激に気化し、パッ
ケージにクラックを誘発してしまった。特に電子部品チ
ップの裏側にあるダイの部分での有機樹脂との剥離が多
かった。これはこのダイが金属であり、有機樹脂との熱
膨張係数の差による歪エネルギの発生によると推定され
る。かかる信頼性の低下を補う電子部品の構造およびそ
の対策が求められていた。
「目的」 この発明は、プラスチック・モールド（有機樹脂）封
止に関し、ファイナルコーティング用保護膜形成を半導
体チップ（トランジスタまたはそれが複数個集積化され
た半導体装置等の電子部品を以下電子部品チップまたは
単にチップという）の表面のみならず、リードフレーム
（全面の最終的に電子部品のリードを構成するための集
合体をいう）およびその連結部（電子部品チップのパッ
ドとリードフレームのステム部のパッドとを連結するた
めの領域のすべて）を覆って保護膜を設けることによ
り、高信頼性の電子装置を形成することを目的としてい
る。
止に関し、ファイナルコーティング用保護膜形成を半導
体チップ（トランジスタまたはそれが複数個集積化され
た半導体装置等の電子部品を以下電子部品チップまたは
単にチップという）の表面のみならず、リードフレーム
（全面の最終的に電子部品のリードを構成するための集
合体をいう）およびその連結部（電子部品チップのパッ
ドとリードフレームのステム部のパッドとを連結するた
めの領域のすべて）を覆って保護膜を設けることによ
り、高信頼性の電子装置を形成することを目的としてい
る。
この発明は、プラスチック・モールド・パッケージに
おいて、信頼性を低下させる水等の湿度が単にプラスチ
ック・パッケージのバルクのみならず、リードフレーム
の表面を伝わって侵入する水に対しても、ブロッキング
効果を有した、高信頼性の半導体装置を設けたことを特
徴としている。
おいて、信頼性を低下させる水等の湿度が単にプラスチ
ック・パッケージのバルクのみならず、リードフレーム
の表面を伝わって侵入する水に対しても、ブロッキング
効果を有した、高信頼性の半導体装置を設けたことを特
徴としている。
「発明の構成」 第１図（Ａ），（Ｂ）は本発明構造の有機樹脂封止を
施した電子部品の縦断面図の部分を示す。
施した電子部品の縦断面図の部分を示す。
第１図（Ａ）は電子部品チップ（28）と、このチップ
の金属、例えばアルミニュームと金の２層パッド（38）
とリードフレームの電子部品チップとの連結のためのス
テム（35）のパッド（38′）との間に導体（39）例えば
半田付による連結を行い、更にこのチップ（28）表面、
パッド（38）表面、連結部（38），（38′），（39）、
電子部品チップ（28）の裏面および側面に対し、劣化防
止用保護膜、特に窒化珪素膜、酸窒化珪素膜、炭化珪素
膜またはこれらとダイヤモンド状炭素（DLCという）と
の多層膜（27）のコーティングを行う。
の金属、例えばアルミニュームと金の２層パッド（38）
とリードフレームの電子部品チップとの連結のためのス
テム（35）のパッド（38′）との間に導体（39）例えば
半田付による連結を行い、更にこのチップ（28）表面、
パッド（38）表面、連結部（38），（38′），（39）、
電子部品チップ（28）の裏面および側面に対し、劣化防
止用保護膜、特に窒化珪素膜、酸窒化珪素膜、炭化珪素
膜またはこれらとダイヤモンド状炭素（DLCという）と
の多層膜（27）のコーティングを行う。
この窒化珪素膜の如き保護膜は室温またはその近傍の
温度において、珪化物気体と窒化物気体とを反応炉に導
入し、そこに電気エネルギを提供するいわゆるプラズマ
気相法により形成せしめた。
温度において、珪化物気体と窒化物気体とを反応炉に導
入し、そこに電気エネルギを提供するいわゆるプラズマ
気相法により形成せしめた。
このようにして劣化防止用保護膜を300〜5000Å、一
般には約1000Åの厚さに形成した後、公知のインジェク
ション・モールド法によりエポキシ樹脂（33）を注入・
封入させた。更にタイバー（リードフレームのリード間
がばらつかないように一時的に連結しているもの）を切
断するとともにフレームをリード（37）部にて曲げ、さ
らにリード部の酸洗いを行った後、リード（37）にハン
ダメッキを行った。
般には約1000Åの厚さに形成した後、公知のインジェク
ション・モールド法によりエポキシ樹脂（33）を注入・
封入させた。更にタイバー（リードフレームのリード間
がばらつかないように一時的に連結しているもの）を切
断するとともにフレームをリード（37）部にて曲げ、さ
らにリード部の酸洗いを行った後、リード（37）にハン
ダメッキを行った。
一般に半導体装置の構造においては、信頼性を低下さ
せる水がモールド材（33）を含浸し、チップ（28）、パ
ッド（38）、ステム（35）のパッド（38′）の表面に集
合する。本発明はこの水に対しこれらの水が電子部品チ
ップ等に直接接触しないように高信頼性化を図ってい
る。
せる水がモールド材（33）を含浸し、チップ（28）、パ
ッド（38）、ステム（35）のパッド（38′）の表面に集
合する。本発明はこの水に対しこれらの水が電子部品チ
ップ等に直接接触しないように高信頼性化を図ってい
る。
かくして第１図（Ａ）はチップをワイヤボンドしない
ため電子部品チップの下にダイがなく、かつボンディン
グワイヤも省略され小型化されている。
ため電子部品チップの下にダイがなく、かつボンディン
グワイヤも省略され小型化されている。
第１図（Ｂ）においては、PCB（プリント回路基板）
への電子部品（29）の密接はダイのない側で行ってい
る。このため、半田付の時の260℃、10秒の急激な熱上
昇に対し、万が一の有機樹脂中に含侵している水の膨張
によるパッケージのクラックの発生をさらに防ぐ。
への電子部品（29）の密接はダイのない側で行ってい
る。このため、半田付の時の260℃、10秒の急激な熱上
昇に対し、万が一の有機樹脂中に含侵している水の膨張
によるパッケージのクラックの発生をさらに防ぐ。
第２図は、本発明の電子部品チップがリードフレーム
にボンディングまたはマウントされた構造で、１つがホ
ルダに装着された基板、または複数個ホルダに装着して
集合させた基体（２）を複数配設させ、プラズマCVD法
により窒化珪素膜等の保護膜のコーティングを行うため
のプラズマCVD装置の概要を示す。
にボンディングまたはマウントされた構造で、１つがホ
ルダに装着された基板、または複数個ホルダに装着して
集合させた基体（２）を複数配設させ、プラズマCVD法
により窒化珪素膜等の保護膜のコーティングを行うため
のプラズマCVD装置の概要を示す。
図面において、反応系（６），ドーピング系（５）を
有している。
有している。
反応系（６）は、反応空間を有する反応室（１）と予
備室（７）とを有し、ゲート弁（８），（９）とを有し
ている。反応室（１）は内側に供給側フード（13）を有
し、フード（13）は入口側ノズル（３）より反応性気体
を下方向に吹き出し、プラズマ反応をさせ、基板または
基体上に保護膜形成を行った。反応後は排出側フード
（13′）より排気口（４）を経てバルブ（21），真空ポ
ンプ（20）に至る。高周波電源（10）よりの電気エネル
ギはマッチングトランス（26）をへて、50KHz〜50MHz例
えば13.56MHzの周波数を上下間の一対の同じ大きさの網
状電極（11），（11′）に加える。さらにマッチングト
ランスの中点（25′）は接地レベル（25）とし、このレ
ベルと基体（２）との間にはバイアス供給源（24）によ
り、DCまたはACバイアス（１〜500KHz例えば50KHz）を
加えた。また周辺の反応性気体を反応室の内壁にまで広
がらないようにした。枠構造のホルダ（40）は導体の場
合は浮いたレベルとし、また絶縁体であってもよい。反
応性気体は一対の電極（11），（11′）により供給され
た高周波エネルギにより励起され、また低周波バイアス
エネルギにより被形成面を有する電子部品がバイアス印
加され、この電子部品チップ、このチップにボンディン
グされたステムまたはリードフレーム上にコーティング
されるようにした。プラズマCVD法において、被膜の被
形成体（２）（以下基体（２）という）はサポータ（4
0′）上に配設された枠構造のホルダ（40）内に一対の
電極間の電界の方向に平行とし、いずれの電極（11），
（11′）からも離間させている。複数の基板は互いに一
定の間隔（３〜13cm例えば8cm）または概略一定の間隔
を有して配設されている。この多数の基体（２）は、グ
ロー放電により作られるプラズマ中の陽光柱内に配設さ
れる。
備室（７）とを有し、ゲート弁（８），（９）とを有し
ている。反応室（１）は内側に供給側フード（13）を有
し、フード（13）は入口側ノズル（３）より反応性気体
を下方向に吹き出し、プラズマ反応をさせ、基板または
基体上に保護膜形成を行った。反応後は排出側フード
（13′）より排気口（４）を経てバルブ（21），真空ポ
ンプ（20）に至る。高周波電源（10）よりの電気エネル
ギはマッチングトランス（26）をへて、50KHz〜50MHz例
えば13.56MHzの周波数を上下間の一対の同じ大きさの網
状電極（11），（11′）に加える。さらにマッチングト
ランスの中点（25′）は接地レベル（25）とし、このレ
ベルと基体（２）との間にはバイアス供給源（24）によ
り、DCまたはACバイアス（１〜500KHz例えば50KHz）を
加えた。また周辺の反応性気体を反応室の内壁にまで広
がらないようにした。枠構造のホルダ（40）は導体の場
合は浮いたレベルとし、また絶縁体であってもよい。反
応性気体は一対の電極（11），（11′）により供給され
た高周波エネルギにより励起され、また低周波バイアス
エネルギにより被形成面を有する電子部品がバイアス印
加され、この電子部品チップ、このチップにボンディン
グされたステムまたはリードフレーム上にコーティング
されるようにした。プラズマCVD法において、被膜の被
形成体（２）（以下基体（２）という）はサポータ（4
0′）上に配設された枠構造のホルダ（40）内に一対の
電極間の電界の方向に平行とし、いずれの電極（11），
（11′）からも離間させている。複数の基板は互いに一
定の間隔（３〜13cm例えば8cm）または概略一定の間隔
を有して配設されている。この多数の基体（２）は、グ
ロー放電により作られるプラズマ中の陽光柱内に配設さ
れる。
第３図（Ａ）は基体（２）の部品を拡大したものであ
る。即ち第２図の基体（２）は電子部品チップをリード
フレームに５〜10ケマウントした基板（２′）を示す。
電子部品チップ（28）を第３図（Ａ）で□型で略記して
いる。リードフレームのリード（図示せず）を一時的に
固定している上下の補助バー（41），（41′）を第３図
（Ａ）で直線で示している。第３図（Ａ）のＡ−Ａ′の
縦断面図を（Ｂ）に示している。第３図（Ｂ）ではそれ
ぞれの電子部品（29−１），（29−２）・・・（29−
ｎ）即ち（29）に対応して、補助バー（41），（4
1′），リード（37），パッド（38），（38′），電子
部品チップ（28）を示している。
る。即ち第２図の基体（２）は電子部品チップをリード
フレームに５〜10ケマウントした基板（２′）を示す。
電子部品チップ（28）を第３図（Ａ）で□型で略記して
いる。リードフレームのリード（図示せず）を一時的に
固定している上下の補助バー（41），（41′）を第３図
（Ａ）で直線で示している。第３図（Ａ）のＡ−Ａ′の
縦断面図を（Ｂ）に示している。第３図（Ｂ）ではそれ
ぞれの電子部品（29−１），（29−２）・・・（29−
ｎ）即ち（29）に対応して、補助バー（41），（4
1′），リード（37），パッド（38），（38′），電子
部品チップ（28）を示している。
第１図、第２図、第３図に示した電子装置の保護膜形
成の実施例を示す。
成の実施例を示す。
「実施例１」 第１図において、電子部品チップ（28）のパッド（3
8）をアルミニウムと金の２層膜とした。リードフレー
ムのリード（37）より延在したステム（35）にはニッケ
ルメッキをしたパッド（38′）と、ここに半田が局部的
に連結部を構成するためにつけられている。このリード
フレームをそれぞれのパッド（38），（38′）を位置合
わせをし、260℃の熱外線を照射し、半田を溶かしかつ
連結させた。
8）をアルミニウムと金の２層膜とした。リードフレー
ムのリード（37）より延在したステム（35）にはニッケ
ルメッキをしたパッド（38′）と、ここに半田が局部的
に連結部を構成するためにつけられている。このリード
フレームをそれぞれのパッド（38），（38′）を位置合
わせをし、260℃の熱外線を照射し、半田を溶かしかつ
連結させた。
かくして第３図（Ｂ）の構造を作る。これを第３図
（Ａ）のホルダ（２）に１ケまたは複数個装着して基体
とし、保護膜を第２図の装置で作製した。
（Ａ）のホルダ（２）に１ケまたは複数個装着して基体
とし、保護膜を第２図の装置で作製した。
第２図のプラズマCVD装置において、ドーピング系は
珪化物気体であるジシラン（Si2H6）を（17）より、ま
た窒化物気体である窒素を（14）より、反応室等のエッ
チング気体、例えば弗化窒素を（16）より、またエチレ
ン（C2H4）を（15）より供給している。それらは流量計
（18），バルブ（19）により制御されている。
珪化物気体であるジシラン（Si2H6）を（17）より、ま
た窒化物気体である窒素を（14）より、反応室等のエッ
チング気体、例えば弗化窒素を（16）より、またエチレ
ン（C2H4）を（15）より供給している。それらは流量計
（18），バルブ（19）により制御されている。
例えば、窒化珪素を作らんとする場合、基板温度は外
部加熱を特に積極的に行わない室温（プラズマによる自
己加熱を含む）またはその近傍の温度とし、反応性気体
は反応室にSi2H6/N2＝1/3として反応室の圧力0.01〜0.1
torr例えば0.05torrに保持しつつ供給した。更に13.56M
Hzの周波数の高周波エネルギを1KWの出力で一対の電極
（11），（11′）に供給した。またACバイアス用の50KH
zの周波数のバイアス（24）を基体（２）に100〜500Wの
出力で加える。かくして平均1000Å（1000ű200Å）
に約10分（平均速度２Å／秒）の被膜形成を行った。
部加熱を特に積極的に行わない室温（プラズマによる自
己加熱を含む）またはその近傍の温度とし、反応性気体
は反応室にSi2H6/N2＝1/3として反応室の圧力0.01〜0.1
torr例えば0.05torrに保持しつつ供給した。更に13.56M
Hzの周波数の高周波エネルギを1KWの出力で一対の電極
（11），（11′）に供給した。またACバイアス用の50KH
zの周波数のバイアス（24）を基体（２）に100〜500Wの
出力で加える。かくして平均1000Å（1000ű200Å）
に約10分（平均速度２Å／秒）の被膜形成を行った。
窒化珪素膜は絶縁耐圧３×106V/cm以上を有し、比抵
抗は２×1015Ωcmであった。赤外線吸収スペクトルでは
864cm-1のSi−Ｎ結合の吸収ピークを有し、屈折率は1.7
〜1.8であった。
抗は２×1015Ωcmであった。赤外線吸収スペクトルでは
864cm-1のSi−Ｎ結合の吸収ピークを有し、屈折率は1.7
〜1.8であった。
DLCを形成する場合、同様の室温でジシランおよび窒
素のかわりに（15）よりエチレンを100％の濃度で反応
室（１）に反応空間の圧力0.01〜0.5torr例えば0.05tor
rを保持しつつ供給した。高周波エネルギバイアスは同
様とした。すると２Å／秒の成長速度でDLC膜を300〜30
00Å例えば1000Åの厚さに形成することができた。
素のかわりに（15）よりエチレンを100％の濃度で反応
室（１）に反応空間の圧力0.01〜0.5torr例えば0.05tor
rを保持しつつ供給した。高周波エネルギバイアスは同
様とした。すると２Å／秒の成長速度でDLC膜を300〜30
00Å例えば1000Åの厚さに形成することができた。
DLCは金属および酸化物には密着しにくいため、この
成膜はまず窒化珪素膜を200〜2000Å形成して、さらに
その上にDLCを300〜3000Åの厚さに形成した。DLCはす
べての酸に対して耐久性を有し、超高温で電子部品を作
るのに優れていた。
成膜はまず窒化珪素膜を200〜2000Å形成して、さらに
その上にDLCを300〜3000Åの厚さに形成した。DLCはす
べての酸に対して耐久性を有し、超高温で電子部品を作
るのに優れていた。
ホルダ（40）は枠の内側の大きさ60cm×60cmを有し、
電極間距離は30cm（有効20cm）としている。また第２図
の基体（２）の部分を拡大した図面を第３図に示す。
電極間距離は30cm（有効20cm）としている。また第２図
の基体（２）の部分を拡大した図面を第３図に示す。
第３図において、基体に電子部品チップをマウントし
たリードフレーム（29−１），（29−２）・・・・（29
−ｎ）即ち（29）を配設したものである。このジグのＡ
−Ａ′の断面図を（Ｂ）に示す。チップ（28）をパッド
（38），（38′）を含む連結部でステム（35）に連結し
てあり、これらが複数ケフレーム上に配設されている。
たリードフレーム（29−１），（29−２）・・・・（29
−ｎ）即ち（29）を配設したものである。このジグのＡ
−Ａ′の断面図を（Ｂ）に示す。チップ（28）をパッド
（38），（38′）を含む連結部でステム（35）に連結し
てあり、これらが複数ケフレーム上に配設されている。
リードフレーム部はこの実施例では80ピンの例を示し
ている。42アロイまたは銅フレームのステム（35）と電
子部品チップ（28）とのボンディングパッドとの間に直
接的にボンディングをしている。しかしこの形状以外の
任意のピン数、形状をも同様に有せしめることが可能で
あることはいうまでもない。
ている。42アロイまたは銅フレームのステム（35）と電
子部品チップ（28）とのボンディングパッドとの間に直
接的にボンディングをしている。しかしこの形状以外の
任意のピン数、形状をも同様に有せしめることが可能で
あることはいうまでもない。
即ち本発明は、単に保護膜として例えば窒化珪素膜、
窒化珪素膜とDLCの多層膜を電子部品チップとリードフ
レームとを連結部で連結した後にコーティングするとい
う特長を有するのみならず、パッド、チップの露呈した
表面に対しても均一な膜厚で保護膜をコーティングす
る。そしてこのためにリードフレームの導体を通じて基
体（２）に印加されたACバイアスを成膜中にすべてのフ
レームに同じく加えることができるため、きわめて緻密
な膜厚を作ることができる。また反応性気体の活性化は
高周波を用いるため活性化率を高くすることができた。
窒化珪素膜とDLCの多層膜を電子部品チップとリードフ
レームとを連結部で連結した後にコーティングするとい
う特長を有するのみならず、パッド、チップの露呈した
表面に対しても均一な膜厚で保護膜をコーティングす
る。そしてこのためにリードフレームの導体を通じて基
体（２）に印加されたACバイアスを成膜中にすべてのフ
レームに同じく加えることができるため、きわめて緻密
な膜厚を作ることができる。また反応性気体の活性化は
高周波を用いるため活性化率を高くすることができた。
さらに本発明においては、第１図（Ａ），（Ｂ）に示
した如く、トランスファモールド法によりエポキシ樹脂
をモールド（33）した。そしてリードと電子部品チップ
とを一体物とした。
した如く、トランスファモールド法によりエポキシ樹脂
をモールド（33）した。そしてリードと電子部品チップ
とを一体物とした。
さらにタイパーおよび補助パーを除去した。そしてモ
ールドより外のリード部を第１図（Ａ）のリード（37）
の如く所定の形状を曲げてリードの表面を酸洗いをし、
半田メッキを完成させた。
ールドより外のリード部を第１図（Ａ）のリード（37）
の如く所定の形状を曲げてリードの表面を酸洗いをし、
半田メッキを完成させた。
なお本発明においては、PCVD法において、電気エネル
ギのみならず、10〜15μの波長の遠赤外線または300nm
以下の紫外光を同時に加えた光エネルギを用いるフォト
CVD（またはフォトFPCVD）法を併用することは有効であ
る。
ギのみならず、10〜15μの波長の遠赤外線または300nm
以下の紫外光を同時に加えた光エネルギを用いるフォト
CVD（またはフォトFPCVD）法を併用することは有効であ
る。
「効果」 金属のリード、電子部品チップ、連結部と異なる材料
は一般に有機樹脂と密着性が悪い。しかし本発明では、
これらを密着性のよい保護膜を形成し、かつ保護膜と密
着性のよい面に有機樹脂膜で封止することにより高信頼
性化を図ることができた。特にリードと電子部品チップ
とを機械的に有機樹脂で保護し、かつこの樹脂の欠点を
保護膜で覆った。さらに従来用いられていたダイとワイ
ヤとを除去することにより超小型化を図ることができ
た。
は一般に有機樹脂と密着性が悪い。しかし本発明では、
これらを密着性のよい保護膜を形成し、かつ保護膜と密
着性のよい面に有機樹脂膜で封止することにより高信頼
性化を図ることができた。特にリードと電子部品チップ
とを機械的に有機樹脂で保護し、かつこの樹脂の欠点を
保護膜で覆った。さらに従来用いられていたダイとワイ
ヤとを除去することにより超小型化を図ることができ
た。
加えて窒化珪素等の保護膜は水、塩素に対するブロッ
キング効果（マスク効果）が大きい。このため本発明構
造の半導体においては、PCT（プレッシャー・クッカー
・テスト）10atom,100時間、150℃の条件下において
も、まったく不良が観察されず、従来のICチップは50〜
100フィットの不良率を有していたが、５〜10フィット
にまでその不良率を下げることが可能になった。
キング効果（マスク効果）が大きい。このため本発明構
造の半導体においては、PCT（プレッシャー・クッカー
・テスト）10atom,100時間、150℃の条件下において
も、まったく不良が観察されず、従来のICチップは50〜
100フィットの不良率を有していたが、５〜10フィット
にまでその不良率を下げることが可能になった。
本発明における保護膜は窒化珪素膜とした。しかしDL
C（ダイヤモンド・ライク・カーボン）膜、酸化珪素
膜、その他の絶縁膜の単層または多層膜であってもよ
い。
C（ダイヤモンド・ライク・カーボン）膜、酸化珪素
膜、その他の絶縁膜の単層または多層膜であってもよ
い。
さらに本発明において、電子部品チップは半導体集積
回路として示したが、その他、抵抗、コンデンサであっ
てもよく、ボンディングもワイヤボンディングのみなら
ずフリップチップボンディング、ハンダバンプボンディ
ングでもよい。
回路として示したが、その他、抵抗、コンデンサであっ
てもよく、ボンディングもワイヤボンディングのみなら
ずフリップチップボンディング、ハンダバンプボンディ
ングでもよい。
上述した説明においては、リードフレーム上に半導体
チップを載置した場合について述べているが、本発明は
特にリードフレームに限るものではなく、リードフレー
ムと同様の機能を持つものであっても、同様の効果が期
待できるものである。
チップを載置した場合について述べているが、本発明は
特にリードフレームに限るものではなく、リードフレー
ムと同様の機能を持つものであっても、同様の効果が期
待できるものである。
第１図は本発明の電子装置の縦断面図を示す。 第２図は本発明方法を実施するためのプラズマ気相反応
装置の概要を示す。 第３図は第２図の装置のうちの基体部の拡大図を示す。
装置の概要を示す。 第３図は第２図の装置のうちの基体部の拡大図を示す。
Claims (2)
- 【請求項１】第１のパッドを有する電子部品のチップ
と、 第２のパッドを有するリードフレームのステム部と、 前記電子部品のチップ、前記リードフレームのステム
部、前記第１のパッド、および前記第２のパッドを覆う
保護膜と、 前記保護膜を覆う有機樹脂と、 を有する電子装置であって、 前記第２のパッドと前記第１のパッドは重なり、導体に
よってボンディングされていることを特徴とする電子装
置。 - 【請求項２】請求項１において、前記保護膜は、窒化珪
素膜、酸化珪素膜、もしくは炭化珪素膜の単層膜、また
は、当該単層膜とDLC膜との多層膜であることを特徴と
する電子装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1221213A JP2802650B2 (ja) | 1989-08-28 | 1989-08-28 | 電子装置 |
| US08/028,606 US5438222A (en) | 1989-08-28 | 1993-03-08 | Electronic device with plural pad connection of semiconductor chip to leads |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1221213A JP2802650B2 (ja) | 1989-08-28 | 1989-08-28 | 電子装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0383365A JPH0383365A (ja) | 1991-04-09 |
| JP2802650B2 true JP2802650B2 (ja) | 1998-09-24 |
Family
ID=16763239
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1221213A Expired - Fee Related JP2802650B2 (ja) | 1989-08-28 | 1989-08-28 | 電子装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2802650B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003068965A (ja) * | 2001-08-30 | 2003-03-07 | Hitachi Ltd | 半導体装置 |
| JP5644341B2 (ja) | 2010-10-04 | 2014-12-24 | ソニー株式会社 | 固体撮像素子、および、その製造方法、電子機器 |
| WO2014122892A1 (ja) * | 2013-02-06 | 2014-08-14 | 三菱電機株式会社 | 半導体モジュール |
| US20150353856A1 (en) * | 2014-06-04 | 2015-12-10 | Ardy S. Kleyman | Fluid tight low friction coating systems for dynamically engaging load bearing surfaces |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58206129A (ja) * | 1982-05-27 | 1983-12-01 | Seiko Epson Corp | 半導体装置 |
| JPH0276249A (ja) * | 1988-09-10 | 1990-03-15 | Semiconductor Energy Lab Co Ltd | 電子装置およびその作製方法 |
-
1989
- 1989-08-28 JP JP1221213A patent/JP2802650B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0383365A (ja) | 1991-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5147822A (en) | Plasma processing method for improving a package of a semiconductor device | |
| US5208467A (en) | Semiconductor device having a film-covered packaged component | |
| KR940000259B1 (ko) | 전자장치 제조방법 | |
| US5096851A (en) | Method of packaging an electronic device using a common holder to carry the device in both a cvd and molding step | |
| KR20020002446A (ko) | 중합체 재료에 대한 점착성이 강화된 반도체 장치의보호용 오버코트 및 그 제조 방법 | |
| US6191492B1 (en) | Electronic device including a densified region | |
| US5438222A (en) | Electronic device with plural pad connection of semiconductor chip to leads | |
| JP2802650B2 (ja) | 電子装置 | |
| US5192995A (en) | Electric device utilizing antioxidation film between base pad for semiconductor chip and organic encapsulating material | |
| US5121187A (en) | Electric device having a leadframe covered with an antioxidation film | |
| JP2684387B2 (ja) | 電子装置およびその作製方法 | |
| US6756670B1 (en) | Electronic device and its manufacturing method | |
| JPS59231840A (ja) | 半導体装置作成方法 | |
| JPH0383353A (ja) | 電子装置の作製方法 | |
| JPH0383351A (ja) | 電子装置作製方法 | |
| JPH01292849A (ja) | 電子装置作製方法 | |
| JPH0260154A (ja) | リードフレームおよびそれを用いた電子装置の作製方法 | |
| EP1134800B1 (en) | Semiconductor device baking method | |
| JPH02106954A (ja) | 電子装置 | |
| JP2683694B2 (ja) | 電子装置の作製方法 | |
| JPH01292846A (ja) | 電子装置作製方法 | |
| JPH01292833A (ja) | 電子装置作製方法 | |
| JPH0276249A (ja) | 電子装置およびその作製方法 | |
| JPH05152378A (ja) | テープキヤリアパツケージ | |
| JP2727605B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080717 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090717 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |