JP2798693B2 - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JP2798693B2 JP2798693B2 JP1065512A JP6551289A JP2798693B2 JP 2798693 B2 JP2798693 B2 JP 2798693B2 JP 1065512 A JP1065512 A JP 1065512A JP 6551289 A JP6551289 A JP 6551289A JP 2798693 B2 JP2798693 B2 JP 2798693B2
- Authority
- JP
- Japan
- Prior art keywords
- level
- circuit
- video signal
- signal
- video information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Picture Signal Circuits (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、受光した映像からデジタル化された映像信
号を得るデジタルカメラの如き固体撮像装置に関する。
号を得るデジタルカメラの如き固体撮像装置に関する。
（ロ）従来の技術 固体撮像装置に搭載されるCCD固体撮像素子に於いて
は、CCDの水平レジスタから一画素毎に転送出力される
映像情報がコンデンサに蓄積されて電圧値に変換され、
映像情報レベルとプリチャージレベルとを交互に繰り返
す映像信号が得られる。即ち、映像情報として電子を蓄
積する場合、水平レジスタの出力部に設けたコンデンサ
を水平レジスタの駆動クロックに同期して予め所定のレ
ベルにまでプリチャージし、このコンデンサを映像情報
に応じて放電させることによりコンデンサの両端に映像
情報に応じた電圧が得られるように構成されている。
は、CCDの水平レジスタから一画素毎に転送出力される
映像情報がコンデンサに蓄積されて電圧値に変換され、
映像情報レベルとプリチャージレベルとを交互に繰り返
す映像信号が得られる。即ち、映像情報として電子を蓄
積する場合、水平レジスタの出力部に設けたコンデンサ
を水平レジスタの駆動クロックに同期して予め所定のレ
ベルにまでプリチャージし、このコンデンサを映像情報
に応じて放電させることによりコンデンサの両端に映像
情報に応じた電圧が得られるように構成されている。
ところが、上述の如きプリチャージ動作の際、プリチ
ャージパルスに混入する雑音や、電源自体の雑音等に依
って基準プリチャージレベルが変動し、映像情報レベル
が変動する場合があるため、それらの雑音を除去する必
要が生ずる。
ャージパルスに混入する雑音や、電源自体の雑音等に依
って基準プリチャージレベルが変動し、映像情報レベル
が変動する場合があるため、それらの雑音を除去する必
要が生ずる。
このプリチャージ動作時の雑音の除去方法は、例えば
特公昭62−55349号公報に開示されている。
特公昭62−55349号公報に開示されている。
第６図は、プリチャージ動作時の雑音を除去する手段
を備えた固体撮像装置の構成を示すブロック図であり、
第７図はその動作を示すタイミング図である。CCD
（１）は、光電変換によって発生する光電荷を映像情報
として受光部に一定期間蓄積し、この映像情報を垂直方
向に転送して水平レジスタに導入して一水平ライン毎に
出力するもので、水平レジスタの出力端には、映像情報
である電荷の量を電圧値に変換するコンデンサ及びこの
コンデンサをプリチャージするためのスイッチングトラ
ンジスタからなる出力部が設けられている。この出力部
ではプリチャージ期間TPでコンデンサが基準レベルE0ま
でプリチャージされ、放電期間TDで映像情報がコンデン
サに取り込まれることでコンデンサが放電されることに
なり、コンデンサの電位が映像情報レベルＥとなる。従
って、CCD（１）は第７図の如き映像信号Ｘ（ｔ）を出
力する。
を備えた固体撮像装置の構成を示すブロック図であり、
第７図はその動作を示すタイミング図である。CCD
（１）は、光電変換によって発生する光電荷を映像情報
として受光部に一定期間蓄積し、この映像情報を垂直方
向に転送して水平レジスタに導入して一水平ライン毎に
出力するもので、水平レジスタの出力端には、映像情報
である電荷の量を電圧値に変換するコンデンサ及びこの
コンデンサをプリチャージするためのスイッチングトラ
ンジスタからなる出力部が設けられている。この出力部
ではプリチャージ期間TPでコンデンサが基準レベルE0ま
でプリチャージされ、放電期間TDで映像情報がコンデン
サに取り込まれることでコンデンサが放電されることに
なり、コンデンサの電位が映像情報レベルＥとなる。従
って、CCD（１）は第７図の如き映像信号Ｘ（ｔ）を出
力する。
映像信号Ｘ（ｔ）は、サンプルホールド回路（２）に
入力され、映像信号Ｘ（ｔ）と同一周期でパルス幅が周
期TPのサンプリングパルスSP1で映像信号レベルＥがサ
ンプルホールドされる。そして、そのホールド出力Y
0（ｔ）が差動アンプ（３）の反転入力に供給される。
入力され、映像信号Ｘ（ｔ）と同一周期でパルス幅が周
期TPのサンプリングパルスSP1で映像信号レベルＥがサ
ンプルホールドされる。そして、そのホールド出力Y
0（ｔ）が差動アンプ（３）の反転入力に供給される。
また、映像信号Ｘ（ｔ）は、サンプルホールド回路
（４）に入力され、サンプリングパルスSP1と同一で位
相が期間TDだけずれたサンプリングパルスSP2で基準レ
ベルE0がサンプルホールドされる。そして、そのホール
ド出力Y1（ｔ）は、さらにサンプルホールド回路（５）
に供給されてサンプリングパルスSP1でサンプルホール
ドされ、そのホールド出力Y2（ｔ）が差動アンプ（３）
の非反転入力に供給される。
（４）に入力され、サンプリングパルスSP1と同一で位
相が期間TDだけずれたサンプリングパルスSP2で基準レ
ベルE0がサンプルホールドされる。そして、そのホール
ド出力Y1（ｔ）は、さらにサンプルホールド回路（５）
に供給されてサンプリングパルスSP1でサンプルホール
ドされ、そのホールド出力Y2（ｔ）が差動アンプ（３）
の非反転入力に供給される。
ここで、各ホールド出力Y0（ｔ）,Y1（ｔ）及びY
2（ｔ）に現われるパルスイ，ロ及びハは、サンプリン
グ信号SP1,SP2に起因して各サンプルホールド回路
（２）（４）及び（５）でホールド値に重畳する誤差電
圧分であり、各パルスイ，ロ及びハは夫々同一のパルス
幅及び波高値を有している。
2（ｔ）に現われるパルスイ，ロ及びハは、サンプリン
グ信号SP1,SP2に起因して各サンプルホールド回路
（２）（４）及び（５）でホールド値に重畳する誤差電
圧分であり、各パルスイ，ロ及びハは夫々同一のパルス
幅及び波高値を有している。
サンプルホールド回路（２）のホールド出力Y0（ｔ）
は、放電期間TDのサンプル値であるため、本来の映像信
号成分と雑音成分との和となっている一方、サンプルホ
ールド回路（４）のホールド出力Y1（ｔ）はプリチャー
ジ期間TPのサンプル値であるため雑音成分のみとなって
いることから、両者の差をとれば雑音成分を除去するこ
とができる。そこで、両ホールド出力Y0（ｔ）及びY
1（ｔ）の位相を同期させてパルスイ及びロのタイミン
グを一致させるために、ホールド出力Y1（ｔ）をサンプ
ルホールド回路（５）でサンプリングパルスSP1に依っ
てサンプルホールドしている。従って、差動アンプ
（３）の出力Ｚ（ｔ）は、サンプリングパルスSP1,SP2
に依る誤差成分及び雑音成分が除去されたものが得られ
る。
は、放電期間TDのサンプル値であるため、本来の映像信
号成分と雑音成分との和となっている一方、サンプルホ
ールド回路（４）のホールド出力Y1（ｔ）はプリチャー
ジ期間TPのサンプル値であるため雑音成分のみとなって
いることから、両者の差をとれば雑音成分を除去するこ
とができる。そこで、両ホールド出力Y0（ｔ）及びY
1（ｔ）の位相を同期させてパルスイ及びロのタイミン
グを一致させるために、ホールド出力Y1（ｔ）をサンプ
ルホールド回路（５）でサンプリングパルスSP1に依っ
てサンプルホールドしている。従って、差動アンプ
（３）の出力Ｚ（ｔ）は、サンプリングパルスSP1,SP2
に依る誤差成分及び雑音成分が除去されたものが得られ
る。
そして、この出力Ｚ（ｔ）は信号処理回路（６）でガ
ンマ補正、ゲイン調整等の処理が施された後に、A/D変
換回路（７）でデジタル信号Ｄに変換されて外部機器に
出力される。
ンマ補正、ゲイン調整等の処理が施された後に、A/D変
換回路（７）でデジタル信号Ｄに変換されて外部機器に
出力される。
（ハ）発明が解決しようとする課題 上述の如き固体撮像装置に於いては、プリチャージレ
ベルと映像情報レベルとを交互に繰り返す映像信号から
映像情報レベルのみを取り出してビデオ信号を作成し、
このビデオ信号をデジタルデータに変換するように構成
されており、画像信号に対して複雑な信号処理が施され
ている。このため、信号処理部分の回路構成が複雑とな
り、これらをアナログスイッチやコンデンサ等を用いて
プリント基盤上に構成することは、小型化に不利である
と共に、装置のコスト高を招くことになる。
ベルと映像情報レベルとを交互に繰り返す映像信号から
映像情報レベルのみを取り出してビデオ信号を作成し、
このビデオ信号をデジタルデータに変換するように構成
されており、画像信号に対して複雑な信号処理が施され
ている。このため、信号処理部分の回路構成が複雑とな
り、これらをアナログスイッチやコンデンサ等を用いて
プリント基盤上に構成することは、小型化に不利である
と共に、装置のコスト高を招くことになる。
そこで本発明は、信号処理部分の性能を損なうことな
く回路構成を簡略化し、安価で高性能の固体撮像装置を
提供することを目的とするものである。
く回路構成を簡略化し、安価で高性能の固体撮像装置を
提供することを目的とするものである。
（ニ）課題を解決するための手段 本発明は上述の課題を解決するためのもので、光電変
換により光受部に発生する光電荷が映像情報として垂直
方向に転送されて水平レジスタに導入されると共に水平
ライン毎に水平方向に転送され、映像情報レベルと基準
レベルとを交互に繰り返す映像信号を得る固体撮像素
子、上記水平レジスタの駆動クロックに同期して上記映
像信号の基準レベルを第１のレベルに固定せしめる第１
のクランプ回路、上記映像信号の黒レベルを示す特定の
期間映像情報レベルを第２のレベルに固定せしめる第２
のクランプ回路、基準レベルと特定期間の映像情報レベ
ルとが夫々所定レベルに固定された上記映像信号を上記
水平レジスタの駆動クロックに同期してデジタル信号に
変換するアナログ・デジタル変換回路、を備え、上記固
体撮像素子で受光した映像からデジタル化された映像信
号を得ることを特徴とするものである。
換により光受部に発生する光電荷が映像情報として垂直
方向に転送されて水平レジスタに導入されると共に水平
ライン毎に水平方向に転送され、映像情報レベルと基準
レベルとを交互に繰り返す映像信号を得る固体撮像素
子、上記水平レジスタの駆動クロックに同期して上記映
像信号の基準レベルを第１のレベルに固定せしめる第１
のクランプ回路、上記映像信号の黒レベルを示す特定の
期間映像情報レベルを第２のレベルに固定せしめる第２
のクランプ回路、基準レベルと特定期間の映像情報レベ
ルとが夫々所定レベルに固定された上記映像信号を上記
水平レジスタの駆動クロックに同期してデジタル信号に
変換するアナログ・デジタル変換回路、を備え、上記固
体撮像素子で受光した映像からデジタル化された映像信
号を得ることを特徴とするものである。
（ホ）作 用 本発明に依れば、固体撮像素子から得られる基準レベ
ルと映像信号レベルとを交互に繰り返す映像信号に対し
て、第１のクランプ回路で基準レベルを固定し、第２の
クランプ回路で黒レベルを表わす映像信号レベルを固定
した後に、この映像信号をデジタル信号に変換するよう
に構成したことで、映像信号の処理が簡単になり構成が
簡略化される。
ルと映像信号レベルとを交互に繰り返す映像信号に対し
て、第１のクランプ回路で基準レベルを固定し、第２の
クランプ回路で黒レベルを表わす映像信号レベルを固定
した後に、この映像信号をデジタル信号に変換するよう
に構成したことで、映像信号の処理が簡単になり構成が
簡略化される。
また、アナログ・デジタル変換回路の参照電圧を映像
信号の黒レベルと最大レベルとの間に設定することで、
アナログ・デジタル変換回路での映像信号の変換範囲を
有効に利用できると共に、映像信号のゲイン調整を自動
的に行うことができる。
信号の黒レベルと最大レベルとの間に設定することで、
アナログ・デジタル変換回路での映像信号の変換範囲を
有効に利用できると共に、映像信号のゲイン調整を自動
的に行うことができる。
（ヘ）実施例 本発明の実施例を図面に従って説明する。
第１図は本発明固体撮像装置の構成を示すブロック図
であり、第２図はその動作を示すタイミング図である。
CCD（11）は、第６図と同様にプリチャージ期間TPで基
準レベルE0、放電期間TDで映像情報レベルＥとなる映像
信号Ｘ（ｔ）を出力し、この映像信号Ｘ（ｔ）が第１ク
ランプ回路（12）に供給される。第１クランプ回路（1
2）には、映像信号Ｘ（ｔ）に同期し、プリチャージ期
間TPのパルス幅を有するクロックCKがクランプパルスと
して入力され、プリチャージ期間TPの基準レベルE0が一
定のレベルE1に固定される。この第１クランプ回路（1
2）に於けるクランプでは映像信号Ｘ（ｔ）が基準レベ
ルE0と映像情報レベルＥとの差で映像情報を表わすこと
から基準レベルE0がレベルEAにクランプされると映像情
報レベルＥもE0−EA分だけ変動せしめられ、基準レベル
E0と映像情報レベルＥとの差がクランプの前後で等しく
なるように構成されている。従って、第１クランプ回路
（12）のクランプ出力Ｙ（ｔ）は、CCD（11）の出力部
に於ける基準レベルE0の変動が補正され、且つ基準レベ
ルE0と映像情報レベルＥとの差がクランプ前の値に保持
されたものとなる。そして、クランプ出力Ｙ（ｔ）が反
転アンプ（13）に供給され、反転出力Ｙ′（ｔ）が第２
クランプ回路（14）に供給される。第２クランプ回路
（14）には、OPB期間に「１」となる信号OBと反転クロ
ックCKとが供給され、これらからクランプパルスCLが作
成され、OPB期間の映像情報レベルが一定レベルVBに固
定される。このOPB期間とは、映像情報の黒レベルを設
定するもので、一般にはCCD（11）の受光部端部に設け
られた遮光領域から転送出力される映像情報に依って得
られる。従って映像信号Ｘ（ｔ）は、水平ライン単位で
映像情報が連続し、各水平ライン間、即ち平素捜査線の
帰線期間の両端にOPB期間を有している。そして、第２
クランプ回路（14）のクランプ出力Ｚ（ｔ）は、A/D変
換回路（15）に供給され、デジタル信号D1に変換され
る。このA/D変換回路（15）には、反転クロックCKが供
給され、クロックCKの立上りタイミングで出力Ｚ（ｔ）
がA/D変換回路（15）に取り込まれる。また、A/D変換回
路（15）の低電圧側のリファレンス電圧VLには第２クラ
ンプ回路（14）のクランプレベルEBが与えられ、高電圧
側のリファレンス電圧VHには、一画面分の信号Ｚ（ｔ）
の映像情報レベルの最大レベルが与えられる。この最大
レベルは、ピークホールド回路（16）に依って信号Ｚ
（ｔ）の最大レベルをホールドすることで得ている。従
って、A/D変換回路（15）のリファレンス電圧が信号Ｚ
（ｔ）の黒レベルから最高レベルまでの間に設定され、
A/D変換回路（15）でのアナログ信号の変換範囲を十分
に利用できることになり、A/D変換回路（15）の分解能
が高くなる。
であり、第２図はその動作を示すタイミング図である。
CCD（11）は、第６図と同様にプリチャージ期間TPで基
準レベルE0、放電期間TDで映像情報レベルＥとなる映像
信号Ｘ（ｔ）を出力し、この映像信号Ｘ（ｔ）が第１ク
ランプ回路（12）に供給される。第１クランプ回路（1
2）には、映像信号Ｘ（ｔ）に同期し、プリチャージ期
間TPのパルス幅を有するクロックCKがクランプパルスと
して入力され、プリチャージ期間TPの基準レベルE0が一
定のレベルE1に固定される。この第１クランプ回路（1
2）に於けるクランプでは映像信号Ｘ（ｔ）が基準レベ
ルE0と映像情報レベルＥとの差で映像情報を表わすこと
から基準レベルE0がレベルEAにクランプされると映像情
報レベルＥもE0−EA分だけ変動せしめられ、基準レベル
E0と映像情報レベルＥとの差がクランプの前後で等しく
なるように構成されている。従って、第１クランプ回路
（12）のクランプ出力Ｙ（ｔ）は、CCD（11）の出力部
に於ける基準レベルE0の変動が補正され、且つ基準レベ
ルE0と映像情報レベルＥとの差がクランプ前の値に保持
されたものとなる。そして、クランプ出力Ｙ（ｔ）が反
転アンプ（13）に供給され、反転出力Ｙ′（ｔ）が第２
クランプ回路（14）に供給される。第２クランプ回路
（14）には、OPB期間に「１」となる信号OBと反転クロ
ックCKとが供給され、これらからクランプパルスCLが作
成され、OPB期間の映像情報レベルが一定レベルVBに固
定される。このOPB期間とは、映像情報の黒レベルを設
定するもので、一般にはCCD（11）の受光部端部に設け
られた遮光領域から転送出力される映像情報に依って得
られる。従って映像信号Ｘ（ｔ）は、水平ライン単位で
映像情報が連続し、各水平ライン間、即ち平素捜査線の
帰線期間の両端にOPB期間を有している。そして、第２
クランプ回路（14）のクランプ出力Ｚ（ｔ）は、A/D変
換回路（15）に供給され、デジタル信号D1に変換され
る。このA/D変換回路（15）には、反転クロックCKが供
給され、クロックCKの立上りタイミングで出力Ｚ（ｔ）
がA/D変換回路（15）に取り込まれる。また、A/D変換回
路（15）の低電圧側のリファレンス電圧VLには第２クラ
ンプ回路（14）のクランプレベルEBが与えられ、高電圧
側のリファレンス電圧VHには、一画面分の信号Ｚ（ｔ）
の映像情報レベルの最大レベルが与えられる。この最大
レベルは、ピークホールド回路（16）に依って信号Ｚ
（ｔ）の最大レベルをホールドすることで得ている。従
って、A/D変換回路（15）のリファレンス電圧が信号Ｚ
（ｔ）の黒レベルから最高レベルまでの間に設定され、
A/D変換回路（15）でのアナログ信号の変換範囲を十分
に利用できることになり、A/D変換回路（15）の分解能
が高くなる。
そして、A/D変換回路（15）の出力するデジタル信号D
1は信号処理回路（17）でガンマ補正等の処理が施さ
れ、その出力デジタル信号D2が外部機器に出力される。
この信号処理回路（17）に於けるデジタル信号D1のガン
マ補正については、本願出願人が特願昭62−263009号に
提案の「デジタル補正回路」を採用できる。
1は信号処理回路（17）でガンマ補正等の処理が施さ
れ、その出力デジタル信号D2が外部機器に出力される。
この信号処理回路（17）に於けるデジタル信号D1のガン
マ補正については、本願出願人が特願昭62−263009号に
提案の「デジタル補正回路」を採用できる。
次に各部の構成について説明する。
第３図は各ブロックの回路図であり、（ａ）は第１ク
ランプ回路（12）、（ｂ）は第２クランプ回路（14）、
（ｃ）はピークホールド回路（16）を夫々示している。
ランプ回路（12）、（ｂ）は第２クランプ回路（14）、
（ｃ）はピークホールド回路（16）を夫々示している。
第１クランプ回路（12）は、２つのコンデンサ（21）
（22）及びスイッチ（23）からなり、入力される信号Ｘ
（ｔ）がコンデンサ（21）を介して信号Ｙ（ｔ）として
出力される。このコンデンサ（21）の出力側は、スイッ
チ（23）及びコンデンサ（22）を介して接地され、スイ
ッチ（23）がクロックCKに従ってオンしたときに、コン
デンサ（21）の出力側がコンデンサ（22）の電位に固定
されるように構成されている。スイッチ（23）とコンデ
ンサ（22）との間には抵抗（24）に依って電源電圧が分
割された電位が供給され、この電位に依ってクランプ電
位EAが設定される。従って、クロックCKが「１」となる
とスイッチ（23）がオンしてコンデンサ（21）の出力側
が電位EAに設定され、クロックCKが「０」となってスイ
ッチ（23）がオフすると信号Ｘ（ｔ）の変動分がコンデ
ンサ（21）の出力側の電位変動に現われる。
（22）及びスイッチ（23）からなり、入力される信号Ｘ
（ｔ）がコンデンサ（21）を介して信号Ｙ（ｔ）として
出力される。このコンデンサ（21）の出力側は、スイッ
チ（23）及びコンデンサ（22）を介して接地され、スイ
ッチ（23）がクロックCKに従ってオンしたときに、コン
デンサ（21）の出力側がコンデンサ（22）の電位に固定
されるように構成されている。スイッチ（23）とコンデ
ンサ（22）との間には抵抗（24）に依って電源電圧が分
割された電位が供給され、この電位に依ってクランプ電
位EAが設定される。従って、クロックCKが「１」となる
とスイッチ（23）がオンしてコンデンサ（21）の出力側
が電位EAに設定され、クロックCKが「０」となってスイ
ッチ（23）がオフすると信号Ｘ（ｔ）の変動分がコンデ
ンサ（21）の出力側の電位変動に現われる。
また、第２のクランプ回路（14）は、第１のクランプ
回路（12）と同一構成であり、２つのコンデンサ（25）
（26）及びスイッチ（27）で構成されている。スイッチ
（27）のオン・オフを制御するクランプパルスCLは、OP
B期間に「１」となる信号OBと反転クロックCKとの論理
和（28）に依って与えられ、信号Ｙ′（ｔ）のOPB期間
で黒レベルがクランプ電位EBに固定される。このクラン
プ電位EBは、第１クランプ回路（12）と同様に抵抗（2
9）に依って電源電圧が分割されて与えられるもので、
このクランプ電位EBがA/D変換回路（15）のリファレン
ス電圧VLとして出力される。従って、スイッチ（27）が
オンしている期間コンデンサ（25）の出力側がクランプ
電位EAに固定される。
回路（12）と同一構成であり、２つのコンデンサ（25）
（26）及びスイッチ（27）で構成されている。スイッチ
（27）のオン・オフを制御するクランプパルスCLは、OP
B期間に「１」となる信号OBと反転クロックCKとの論理
和（28）に依って与えられ、信号Ｙ′（ｔ）のOPB期間
で黒レベルがクランプ電位EBに固定される。このクラン
プ電位EBは、第１クランプ回路（12）と同様に抵抗（2
9）に依って電源電圧が分割されて与えられるもので、
このクランプ電位EBがA/D変換回路（15）のリファレン
ス電圧VLとして出力される。従って、スイッチ（27）が
オンしている期間コンデンサ（25）の出力側がクランプ
電位EAに固定される。
ピークホールド回路（16）は、２つのトランジスタ
（30）（31）、ダイオード（32）、抵抗（33）及びコン
デンサ（34）からなり、エミッタフォロワ型に接続され
たトランジスタ（30）に第２クランプ回路（14）のクラ
ンプ出力Ｚ（ｔ）を受け、順方向のダイオード（32）と
抵抗（33）とを並列に介してトランジスタ（30）のエミ
ッタがコンデンサ（34）に接続される。そして、コデン
サ（34）の電位をエミッタフォロワ型に接続されたトラ
ンジスタ（31）に依ってインピーダンス変換し、A/D変
換回路（15）のリファレンス電圧VHとして出力する。即
ち、コンデンサ（34）が信号Ｚ（ｔ）のレベルに応じて
チャージされ、抵抗（33）を高抵抗とすればコンデンサ
（34）が放電され難くなることから、コンデンサ（34）
の電位が信号Ｚ（ｔ）の最大レベルに一致する。従っ
て、信号Ｚ（ｔ）の最大レベルがホールドされることに
なり、このホールド値がA/D変換回路（15）のリファレ
ンス電圧VHに与えられる。
（30）（31）、ダイオード（32）、抵抗（33）及びコン
デンサ（34）からなり、エミッタフォロワ型に接続され
たトランジスタ（30）に第２クランプ回路（14）のクラ
ンプ出力Ｚ（ｔ）を受け、順方向のダイオード（32）と
抵抗（33）とを並列に介してトランジスタ（30）のエミ
ッタがコンデンサ（34）に接続される。そして、コデン
サ（34）の電位をエミッタフォロワ型に接続されたトラ
ンジスタ（31）に依ってインピーダンス変換し、A/D変
換回路（15）のリファレンス電圧VHとして出力する。即
ち、コンデンサ（34）が信号Ｚ（ｔ）のレベルに応じて
チャージされ、抵抗（33）を高抵抗とすればコンデンサ
（34）が放電され難くなることから、コンデンサ（34）
の電位が信号Ｚ（ｔ）の最大レベルに一致する。従っ
て、信号Ｚ（ｔ）の最大レベルがホールドされることに
なり、このホールド値がA/D変換回路（15）のリファレ
ンス電圧VHに与えられる。
第４図は、A/D変換回路（15）の構成を示す回路図で
あり、第５図はその動作を示すタイミング図である。A/
D変換回路（15）は、複数比較回路（C1）（C2）…
（Cn）を備えており、各比較回路（C1）（C2）…（Cn）
の出力がデコーダ（40）でデコードされてデジタル信号
Ｄを得ている。各比較回路（C1）（C2）…（Cn）には、
信号Ｚ（ｔ）、比較電圧VR1〜VRn及びクロックCKが入力
されており、クロックCKの立下りタイミングで比較電圧
VR1〜VRnが比較回路（C1）（C2）…（Cn）に取り込ま
れ、クロックCKの立上りタイミングで信号Ｚ（ｔ）の電
位が取り込まれる。比較電圧VR1〜VRnは、リファレンス
電圧VLからVHまでの間を抵抗（Ｒ）で均等分割して得る
もので、比較電圧VR1〜VRnまで一定のステップ変化す
る。各比較回路（C1）（C2）…（Cn）は、夫々同一構成
であり、３つのスイッチ（51）（52）（53）、コデンサ
（54）、インバータ（55）及びフリップフロップ（56）
からなる。先ずクロックCKの立上りでスイッチ（52）及
び（53）がオンして比較電圧VR1〜VRnが取り込まれてコ
ンデンサ（54）がチャージされると共に、インバータ
（55）とスイッチ（53）とで比較電圧VR1〜VRnが記憶さ
れ、次に反転クロックCKの立上り、即ちクロックCKの立
下りでスイッチ（51）がオンすると共にスイッチ（52）
がオフして信号Ｚ（ｔ）が取り込まれてコンデンサ（5
4）がチャージされると同時にスイッチ（53）がオフさ
れる。このとき、インバータ（55）とスイッチ（53）と
に記憶された電圧よりコンデンサ（54）にチャージされ
た電位が高ければインバータ（55）の出力が「０」とな
り、逆に低ければ「１」となる。そして、クロックCKが
再び立上るタイミングでインバータ（55）の出力をフリ
ップフロップ（56）に取り込んでデコーダ（40）に出力
させる。ここで、インバータ（55）の出力は、インバー
タ（55）自体やコンデンサ（54）の遅延量に依り、クロ
ックCKに遅れた形となるため、フリップフロップ（56）
が出力する比較結果は信号Ｚ（ｔ）に立下りより少し早
いタイミング、即ち信号Ｚ（ｔ）の放電期間TDに終端部
で得られることになる。この信号Ｚ（ｔ）には、第５図
に破線で示す如くクランプ回路（12）（14）でのクラン
プノイズが重畳する場合があるが、クランプ回路（12）
（14）がコンデンサで構成されることから、クランプ回
路（12）（14）のスイッチの切換タイミングに発生する
クランプノイズは時間経過に従って減衰することになる
ため、放電期間TDの終端部ではクランプノイズの影響が
少なくなる。従って、クランプ回路（12）（14）で信号
Ｙ（ｔ）,Z（ｔ）に重畳したクランプノイズは、A/D変
換回路（15）で除去されることになる。
あり、第５図はその動作を示すタイミング図である。A/
D変換回路（15）は、複数比較回路（C1）（C2）…
（Cn）を備えており、各比較回路（C1）（C2）…（Cn）
の出力がデコーダ（40）でデコードされてデジタル信号
Ｄを得ている。各比較回路（C1）（C2）…（Cn）には、
信号Ｚ（ｔ）、比較電圧VR1〜VRn及びクロックCKが入力
されており、クロックCKの立下りタイミングで比較電圧
VR1〜VRnが比較回路（C1）（C2）…（Cn）に取り込ま
れ、クロックCKの立上りタイミングで信号Ｚ（ｔ）の電
位が取り込まれる。比較電圧VR1〜VRnは、リファレンス
電圧VLからVHまでの間を抵抗（Ｒ）で均等分割して得る
もので、比較電圧VR1〜VRnまで一定のステップ変化す
る。各比較回路（C1）（C2）…（Cn）は、夫々同一構成
であり、３つのスイッチ（51）（52）（53）、コデンサ
（54）、インバータ（55）及びフリップフロップ（56）
からなる。先ずクロックCKの立上りでスイッチ（52）及
び（53）がオンして比較電圧VR1〜VRnが取り込まれてコ
ンデンサ（54）がチャージされると共に、インバータ
（55）とスイッチ（53）とで比較電圧VR1〜VRnが記憶さ
れ、次に反転クロックCKの立上り、即ちクロックCKの立
下りでスイッチ（51）がオンすると共にスイッチ（52）
がオフして信号Ｚ（ｔ）が取り込まれてコンデンサ（5
4）がチャージされると同時にスイッチ（53）がオフさ
れる。このとき、インバータ（55）とスイッチ（53）と
に記憶された電圧よりコンデンサ（54）にチャージされ
た電位が高ければインバータ（55）の出力が「０」とな
り、逆に低ければ「１」となる。そして、クロックCKが
再び立上るタイミングでインバータ（55）の出力をフリ
ップフロップ（56）に取り込んでデコーダ（40）に出力
させる。ここで、インバータ（55）の出力は、インバー
タ（55）自体やコンデンサ（54）の遅延量に依り、クロ
ックCKに遅れた形となるため、フリップフロップ（56）
が出力する比較結果は信号Ｚ（ｔ）に立下りより少し早
いタイミング、即ち信号Ｚ（ｔ）の放電期間TDに終端部
で得られることになる。この信号Ｚ（ｔ）には、第５図
に破線で示す如くクランプ回路（12）（14）でのクラン
プノイズが重畳する場合があるが、クランプ回路（12）
（14）がコンデンサで構成されることから、クランプ回
路（12）（14）のスイッチの切換タイミングに発生する
クランプノイズは時間経過に従って減衰することになる
ため、放電期間TDの終端部ではクランプノイズの影響が
少なくなる。従って、クランプ回路（12）（14）で信号
Ｙ（ｔ）,Z（ｔ）に重畳したクランプノイズは、A/D変
換回路（15）で除去されることになる。
A/D変換回路（15）に於ける、アナログ信号の変換範
囲はリファレンス電圧VLからVHまでの間に設定されるこ
とから、信号Ｚ（ｔ）の黒レベルをリファレンス電圧VL
とし、信号Ｚ（ｔ）の最大レベルをリファレンス電圧VH
とすれば、A/D変換回路（15）を有効に動作させること
ができる。
囲はリファレンス電圧VLからVHまでの間に設定されるこ
とから、信号Ｚ（ｔ）の黒レベルをリファレンス電圧VL
とし、信号Ｚ（ｔ）の最大レベルをリファレンス電圧VH
とすれば、A/D変換回路（15）を有効に動作させること
ができる。
また、上述の如きピークホールド回路（16）で信号Ｚ
（ｔ）の最大レベルをホールドしてリファレンス電圧VH
に与えることで、A/D変換回路（15）に於いて信号Ｚ
（ｔ）のゲイン調整を自動的に行う（AGC処理）ことが
できる。即ち、信号Ｚ（ｔ）のレベルが小さくなるとリ
ファレンス電圧VHが小さくなり、リファレンス電圧VLと
VHとの差が小さくなるために各比較回路（C1）（C2）…
（Cn）に与えられる比較電圧VR1〜VRnの変化のステップ
が小さくなって、信号Ｚ（ｔ）の小さな変化でデコーダ
（40）への入力が変化することになる。逆に信号Ｚ
（ｔ）のレベルが大きくなるとリファレンス電圧VLとVH
との差が大きくなり、比較電圧VR1〜VRnの変化のステッ
プが大きくなって、信号Ｚ（ｔ）の小さな変化ではデコ
ーダ（40）への入力が変化しなくなる。
（ｔ）の最大レベルをホールドしてリファレンス電圧VH
に与えることで、A/D変換回路（15）に於いて信号Ｚ
（ｔ）のゲイン調整を自動的に行う（AGC処理）ことが
できる。即ち、信号Ｚ（ｔ）のレベルが小さくなるとリ
ファレンス電圧VHが小さくなり、リファレンス電圧VLと
VHとの差が小さくなるために各比較回路（C1）（C2）…
（Cn）に与えられる比較電圧VR1〜VRnの変化のステップ
が小さくなって、信号Ｚ（ｔ）の小さな変化でデコーダ
（40）への入力が変化することになる。逆に信号Ｚ
（ｔ）のレベルが大きくなるとリファレンス電圧VLとVH
との差が大きくなり、比較電圧VR1〜VRnの変化のステッ
プが大きくなって、信号Ｚ（ｔ）の小さな変化ではデコ
ーダ（40）への入力が変化しなくなる。
さらに、A/D変換回路（15）のリファレンス電圧VHを
特定のレベルに固定することに依って信号Ｚ（ｔ）に対
して白レベル調整（ホワイトクリップ）を施すこともで
きる。
特定のレベルに固定することに依って信号Ｚ（ｔ）に対
して白レベル調整（ホワイトクリップ）を施すこともで
きる。
以上の構成に依れば、CCD（11）から得られる映像信
号Ｘ（ｔ）に対して基準レベルや黒レベルの固定、さら
にはゲインの調整等をA/D変換回路（15）の特性に合わ
せて行うように構成されているため、信号処理回路を極
めて簡単な構成にすることが可能である。
号Ｘ（ｔ）に対して基準レベルや黒レベルの固定、さら
にはゲインの調整等をA/D変換回路（15）の特性に合わ
せて行うように構成されているため、信号処理回路を極
めて簡単な構成にすることが可能である。
（ト）発明の効果 本発明に依れば、コンデンサとスイッチとで構成でき
る極めて簡単なクランプ回路を用いて映像信号処理を行
うことから、信号処理部分の回路構成を性能を損なうこ
となく簡略化でき、安価で且つ高性能な撮像装置を提供
できる。
る極めて簡単なクランプ回路を用いて映像信号処理を行
うことから、信号処理部分の回路構成を性能を損なうこ
となく簡略化でき、安価で且つ高性能な撮像装置を提供
できる。
第１図乃至第５図は本発明に係り、第１図はブロック
図、第２図はタイミング図、第３図は各部の回路図、第
４図はA/D変換回路の回路図、第５図はA/D変換回路の動
作タイミング図である。第６図は従来の固体撮像装置の
ブロック図、第７図はタイミング図である。 （１）（11）……CCD、（２）（４）（５）……サンプ
ルホールド回路、（３）……差動アンプ、（６）（17）
……信号処理回路、（７）（15）……A/D変換回路、（1
2）（14）……クランプ回路、（16）ピークホールド回
路。
図、第２図はタイミング図、第３図は各部の回路図、第
４図はA/D変換回路の回路図、第５図はA/D変換回路の動
作タイミング図である。第６図は従来の固体撮像装置の
ブロック図、第７図はタイミング図である。 （１）（11）……CCD、（２）（４）（５）……サンプ
ルホールド回路、（３）……差動アンプ、（６）（17）
……信号処理回路、（７）（15）……A/D変換回路、（1
2）（14）……クランプ回路、（16）ピークホールド回
路。
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H04N 5/30 - 5/335
Claims (1)
- 【請求項１】光電変換により受光部に発生する光電荷が
映像情報として垂直方向に転送されて水平レジスタに導
入さると共に、水平ライン毎に水平方向に転送され、映
像情報レベルと基準レベルとを交互に繰り返す映像信号
を得る固体撮像素子、上記水平レジスタの転送動作に同
期して上記映像信号の基準レベルを第１のレベルに固定
せしめる第１のクランプ回路、 上記映像信号が黒レベルを示す特定の期間に、上記映像
信号の映像情報レベルを第２のレベルに固定せしめる第
２のクランプ回路、 少なくとも一画面毎に上記映像信号の映像情報レベルの
最大値をホールドするピークホールド回路、 参照電圧の低電位側が上記第２のクランプ回路で固定さ
れる上記映像信号の特定期間の映像情報レベルに対応し
て設定されると共に、参照電圧の高電位側が上記ピーク
ホールド回路のホールドレベルに対応して設定され、基
準レベルと特定期間の映像情報レベルとが夫々所定レベ
ルに固定された上記映像信号を上記第１のクランプ回路
によるクランプノイズの重畳する期間を除くタイミング
で取り込み、順次デジタル信号に変換するアナログ・デ
ジタル変換回路、 を備え、上記固体撮像素子で受光した映像からデジタル
化された映像信号を得ることを特徴とする固体撮像装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1065512A JP2798693B2 (ja) | 1989-03-16 | 1989-03-16 | 固体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1065512A JP2798693B2 (ja) | 1989-03-16 | 1989-03-16 | 固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02244882A JPH02244882A (ja) | 1990-09-28 |
| JP2798693B2 true JP2798693B2 (ja) | 1998-09-17 |
Family
ID=13289176
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1065512A Expired - Fee Related JP2798693B2 (ja) | 1989-03-16 | 1989-03-16 | 固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2798693B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63305678A (ja) * | 1987-06-08 | 1988-12-13 | Fuji Photo Film Co Ltd | 固体撮像素子の出力信号処理回路 |
| JP2702125B2 (ja) * | 1987-07-09 | 1998-01-21 | オリンパス光学工業株式会社 | 固体撮像装置 |
-
1989
- 1989-03-16 JP JP1065512A patent/JP2798693B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02244882A (ja) | 1990-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9602751B2 (en) | Imaging apparatus, imaging system, and method for reducing a difference in resolutions | |
| EP0108308A2 (en) | Photoelectric conversion apparatus | |
| US4772958A (en) | Image reading device | |
| JP4082056B2 (ja) | 固体撮像装置 | |
| US5515103A (en) | Image signal processing apparatus integrated on single semiconductor substrate | |
| JP3075203B2 (ja) | 固体撮像素子 | |
| US4866528A (en) | Image pickup apparatus providing lessened flicker in electronic still cameras and the like | |
| JP2798693B2 (ja) | 固体撮像装置 | |
| US4857996A (en) | Image pickup device with reduced fixed pattern noise | |
| JP3182303B2 (ja) | 固体撮像素子及びこれを用いた撮像装置 | |
| JPH0884252A (ja) | ライン・イメージ・センサの出力映像信号処理装置および方法 | |
| JP2764808B2 (ja) | ｃｃｄデータをデジタル化する方法及び装置 | |
| JP3467610B2 (ja) | Ｃｃｄ駆動方式及び方法 | |
| JP2003174594A (ja) | 固体撮像装置 | |
| JPS6022879A (ja) | 固体撮像装置感度制御方式 | |
| JP2874370B2 (ja) | 撮像装置 | |
| JPH05183913A (ja) | カラ−撮像装置の色分離回路 | |
| JP3018710B2 (ja) | Ｃｃｄ遅延線装置 | |
| JP2510501B2 (ja) | 固体撮像装置 | |
| JP2784782B2 (ja) | Ｃｃｄ出力回路 | |
| JP2670075B2 (ja) | 画像フルスケール決定装置 | |
| JP2557727B2 (ja) | 固体撮像素子のノイズ除去回路 | |
| JPH0748830B2 (ja) | 固体撮像装置 | |
| JPS6332315B2 (ja) | ||
| JP2002112117A (ja) | 固体撮像装置およびシステム、相関二重サンプリング回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |