JP2796043B2 - 電子部品 - Google Patents

電子部品

Info

Publication number
JP2796043B2
JP2796043B2 JP5189712A JP18971293A JP2796043B2 JP 2796043 B2 JP2796043 B2 JP 2796043B2 JP 5189712 A JP5189712 A JP 5189712A JP 18971293 A JP18971293 A JP 18971293A JP 2796043 B2 JP2796043 B2 JP 2796043B2
Authority
JP
Japan
Prior art keywords
sealing member
sealing layer
ceramic substrate
fused silica
sealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5189712A
Other languages
English (en)
Other versions
JPH0745753A (ja
Inventor
淳一 中村
勉 小田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP5189712A priority Critical patent/JP2796043B2/ja
Publication of JPH0745753A publication Critical patent/JPH0745753A/ja
Application granted granted Critical
Publication of JP2796043B2 publication Critical patent/JP2796043B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は電子素子を含む所定回路
を形成したセラミック基板を封止部材により被覆した電
子部品に関するものである。
【0002】
【従来の技術】従来、セラミック基板上に所定回路パタ
ーンを形成し、該回路パターン上に半導体素子やコンデ
ンサ等の電子素子を実装し、セラミック基板を樹脂など
の封止部材で被覆した電子部品が多用されている。これ
は、一般に混成集積回路と呼ばれている。
【0003】このような封止部材は、熱硬化性樹脂、充
填材、顔料などの添加剤を溶剤によって溶解した封止樹
脂を浸漬法などによってセラミック基板の周囲に塗膜し
て、溶剤を乾燥除去して硬化することによって形成して
いた。
【0004】そして、このような封止部材を構成する熱
硬化性樹脂や充填材の材料やその構成比率を制御して、
緻密で耐水性に優れ、クラックや剥離が発生せず、さら
にはセラミック基板との熱膨張係数差を小さくなるよう
にしていた。
【0005】一般に、セラミック基板との熱膨張係数差
を小さくするために封止部材の中の充填材の割合を多く
すると、充填材間に介在されて接着剤として作用する熱
硬化性樹脂の割合が相対的に少なくなり、封止部材の目
が粗くなり、耐水性が充分な特性が得られない。
【0006】また、逆に充填材の割合を少なくし封止材
の目を緻密にすると、セラミック基板との熱膨張係数差
が大きくなり、熱衝撃が加わった際に封止部材にクラッ
クや剥離が生じるといった問題が発生する。
【0007】そこで、上述の相反する両特性を満足させ
るためには、従来は、封止部材を多層構造にして、充填
部材が多い封止層にワックスを含浸させて、耐水性・耐
湿性を向上させたり(特開昭64−44052号)、両
特性を満足するように、異種の樹脂で下地封止層と外装
封止層を構成していた(特開平2−134892号)。
【0008】
【発明が解決しようとする課題】しかしながら、ワック
スを含浸させた封止部材は、この電子部品をプリント配
線基板に半田接合したり、その他の熱処理を施したり、
さらには高温で使用した場合、ワックスが溶融してしま
い、耐水性が著しく劣化するという問題点があった。
【0009】さらに、異種の樹脂を組み合わせた多層構
造の封止部材は、夫々の封止層において異種の樹脂を用
いているため、樹脂物性の違いにより、各々の封止層の
界面の剥離や膨れを生じ易く、耐熱衝撃性が劣化した
り、根本的に樹脂硬化条件が異なるために樹脂の硬化工
程が複雑となるという問題点があった。
【0010】本発明は上述の問題点に鑑みて案出された
ものであり、その目的は多層構造の封止部材の各層の夫
々に熱硬化性樹脂としてエポキシ系樹脂を用いて、硬化
工程を容易し、しかも耐水性及び耐熱衝撃性が良好な封
止部材を有する電子部品を提供することにある。
【0011】
【問題を解決するための手段】本発明は、電子素子が実
装されたセラミック基板を多層構造の封止部材で被覆し
て成る電子部品において、前記封止部材が熱硬化性樹脂
であるエポキシ系樹脂と充填材である溶融シリカガラス
を含み、前記セラミック基板に接する側(以下、下地封
止層という)には80重量%以上の溶融シリカガラス
を、外装側(以下、外装封止層という)には77.5重
量%以下の溶融シリカガラスを含有している電子部品で
あり、好ましくは、前記封止部材が2層構造から成り、
その膜厚が0.5〜2.5mmであり、且つ外装側の封
止層の厚みが全体の66%以上である。
【0012】
【作用】本発明によれば、多層構造の封止部材を形成す
るにあたり、各層に同種の熱硬化性樹脂であるエポキシ
系樹脂を用いて形成されるので、硬化工程を各層同一に
行うことが可能となり、製造工程が簡略化でき、各層の
界面に膨れや剥離を生じない封止部材が得られる。
【0013】また、セラミック基板と接する側の下地封
止層は、充填材である溶融シリカガラスが80%以上添
加されているため、この下地封止層とセラミック基板と
の熱膨張係数差が小さくなり、これによって耐熱衝撃性
が向上する。
【0014】また、外装封止層は、充填材である溶融シ
リカガラスが77.5%以下であるため、相対的に充填
材添加量が少なく樹脂量が多くなり、封止部材の目が緻
密となり、耐水性が良好となる。
【0015】これにより、製造工程が容易で、耐水性や
耐衝撃性に優れた封止部材を有する電子部品が達成され
る。
【0016】尚、封止部材を2層構造とした時、その厚
みは全体として0.5〜2.5mmが望ましい。0.5
mmを下回ると、セラミック基板のエッヂ部分で封止部
材が極めて薄くなり、セラミック基板が露出してしまう
可能性があり、また、2.5mmを越えると、電子部品
全体の厚みが厚くなり、プリント配線基板上での高密度
実装が困難となる。
【0017】また、上述の封止部材の厚みにおいて、外
装封止層の厚みを全体の66.6%以上にする。66.
6%を下回ると耐水性が大きく劣化してしまう。
【0018】
【実施例】以下、本発明の電子部品を図面を用いて詳説
する。図1は、本発明の電子部品の一部で封止部材を省
略した概略図である。
【0019】図において、1はセラミック基板、2は回
路を形成するための導体パターン、3は電子素子の一例
である半導体素子、4は電子素子の一例であるチップ抵
抗、チップコンデンサなどのチップ部品、5・・はリー
ド端子、6は封止部材である。尚、図では、封止部材6
は2層構造であり、セラミック基板1と接する側の封止
層、即ち下地封止層61と、外装側の封止層、即ち外装
封止層62とから構成されている。
【0020】セラミック基板1の表面に、所定回路を形
成する導体パターン2が厚膜技術、例えば、導電性ペー
ストの印刷・焼きつけによって形成されている。この導
体パターン2には、電子素子である半導体素子3や各種
チップ部品4が実装されている。尚、半導体素子3と導
体パターン2との接合はワイヤボンディングや半田バン
プによるフェースボンディングなどによって行われ、チ
ップ部品4と導体パターン2との接合は半田接合などに
よって行われる。また、セラミック基板1の端部には、
導体パターン2と接続するように複数のリード端子5・
・・が接合されている。
【0021】このようなセラミック基板1の周囲には、
封止部材6が被覆される。
【0022】封止部材6は、下地封止層61および最外
の封止層62から成り、熱硬化性樹脂であるエポキシ系
樹脂、充填材である溶融シリカガラスを主成分となって
いる。
【0023】下地封止層61は、充填材である溶融シリ
カガラスを80重量%以上含み、残部は実質的に熱硬化
性樹脂であるエポキシ系樹脂である。
【0024】これに対して、外装封止層62は、充填材
である溶融シリカガラスを77.5重量%以下となるよ
うに設定され、残部は実質的に熱硬化性樹脂であるエポ
キシ系樹脂である。
【0025】このような2層構造の封止部材6は、次の
ような製造方法によって作成される。
【0026】まず、下地封止層61、外装封止層62と
なる溶剤によって溶解した樹脂を用意する。例えば、下
地封止層61となる溶解樹脂は、硬化後、即ち溶剤が除
去された後に、溶融シリカガラスが80重量%以上とな
るように、エポキシ系樹脂、溶融シリカガラス、顔料な
どの添加剤を溶剤に解かして作成する。尚、外装封止層
62となる溶解樹脂をも同様にして作成する。
【0027】次に、半導体素子3やチップ部品4が導体
パターン2上に実装され、且つリード端子5・・が接合
したセラミック基板1を、下地封止層61となる溶解樹
脂の浴中に浸漬して、引上げ後、風乾を行う。尚、下地
封止層61の厚みを所定値にするために、この浸漬、引
き上げ、風乾を複数回繰り返しても構わない。
【0028】次いで、この下地封止層61となる樹脂が
塗布されたセラミック基板1を、外装封止層62となる
溶解樹脂の浴中に浸漬して、引上げ後、風乾を行う。
尚、外装封止層62の厚みを所定値にするために、この
浸漬、引き上げ、風乾を複数回繰り返しても構わない。
これにより、封止部材6の厚みを0.5〜2.5mmと
し、且つ外装封止層62の全体に対する厚み比率を6
6.6%以上にする。
【0029】その後、150℃、30〜3時間の加熱処
理により、熱硬化性樹脂であるエポキシ系樹脂を完全に
硬化する。
【0030】これにより、下地封止層61及び外装封止
層62とから成る封止部材6が、セラミック基板1の周
囲に被着形成されることになる。
【0031】上述の封止部材6において、下地封止層6
1は充填材である溶融シリカガラスが多く含まれてい
る。従って、セラミック基板1の熱膨張係数に比較的近
い値の溶融シリカガラスが多いため、セラミック基板1
との熱膨張係数の差を小さくすることができ、耐熱衝撃
性が向上し、熱衝撃によるセラミック基板1と封止部材
6との間で剥離、半導体素子3のワイヤ細線の破損など
を有効に防止することができる。
【0032】また、外装封止層62は下地封止層61に
比較して、溶融シリカガラスは少なく、熱硬化性樹脂で
あるエポキシ系樹脂が相対的に多く含まれているため、
溶融シリカガラスの周囲に接着材として作用する充分な
量のエポキシ系樹脂が介在されるため、緻密な封止層と
なる。これにより1g中の吸水量が4mmg以下とな
り、封止部材6の全体として耐水性が優れたものとな
る。
【0033】さらに、両封止層61、62は、互いに同
種の熱硬化性樹脂であるエポキシ系樹脂が用いられてい
ること、上述の硬化工程で説明したように、一括的に硬
化を行うことができ、しかも、構造的に、両封止層6
1、62の界面が強固な状態で接合され、その間での剥
離などが発生しない。
【0034】尚、上述の耐水性及び耐熱衝撃性を向上さ
れるためには、封止部材6の膜厚を0.5〜2.5mm
に設定し、且つ外装封止層62の厚み比率を66.6%
以上にすることが重要となる。
【0035】封止部材6の膜厚が0.5mmを下回る
と、セラミック基板1のエッヂ部分で封止部材が極めて
薄くなり、セラミック基板1が露出してしまい、耐湿性
が劣化してしまう。また、2.5mmを越えると、電子
部品全体の厚みが厚くなり、高密度実装のプリント配線
基板への使用が困難となり、また、硬化工程に要する時
間が非常長くなる。さらに、外装封止層62の厚み比率
が66.6%を下回ると耐水性が大きく劣化してしま
う。
【0036】本発明者らは、表1に示すように、下地封
止層61、外装封止層62の硬化後の溶融シリカガラス
の重量比率、外装封止層62の厚み比率を夫々設定した
電子部品を作成して、封止部材6の耐水性及び耐熱衝撃
性を調べた。
【0037】ここで、耐熱衝撃性は、電子部品を0℃と
100℃の水中にそれぞれ6分間ずつ浸漬し、これを繰
り返して封止部材6のクラックや剥離がどれくらいのサ
イクル数で起こるかを評価した。良品は1000サイク
ルを耐ええるものである。
【0038】また、耐水性は、前記電子部品を65℃の
水中と0℃の飽和食塩水中にそれぞれ1時間浸漬し、こ
れを6回繰り返した後の吸水量を評価した。良品は1g
中の吸水量が4mmg以下のものである。
【0039】尚、表1中における試料番号7〜11にお
いては封止部材6を1層構造であるものの、厚み2.5
mmを達成するために、同一の溶融樹脂の浴に浸漬・風
乾を複数回繰り返したものであり、同一組成の封止層が
多層に積層されていることと同じと言える。また封止部
材6の厚みは合計で2.5mmとした。
【0040】
【表1】
【0041】表1から明らかなように、試料番号7〜1
1のうよに一層構造の封止部材では、厚みが2.5mm
であっても、耐水性及び耐熱衝撃性を同時に満足するも
のは得られない。
【0042】2層構造の封止部材では、下地封止層61
の溶融シリカガラスが80重量%以上であれば(試料番
号1〜4、6)、耐熱衝撃性が良好となり、また、外装
封止層62の溶融シリカガラスが77.5重量%以下で
あれば(試料番号1〜5)であれば、封止部材6の1g
あたり吸水量は1〜4mgであり、耐水性が良好とな
る。
【0043】従って、下地封止層61の充填材である溶
融シリカガラスの含有量が80重量%以上で、且つ外装
封止層62の充填材が溶融シリカガラスの含有量が7
7.5重量%以下であれば、耐水性と、耐熱衝撃性を満
足することが判る。ただし、封止部材6の溶融シリカガ
ラスの含有量が同一である試料番号3、6において、試
料番号6は、組成比率的には満足していても、外装封止
層62の厚み比率が33.3%と薄くなると、耐水性が
劣化してしまう。従って、外装封止層62の厚み比率は
66.6%以上となることが重要となる。
【0044】尚、上述の実施例では封止部材6が下地封
止層61と外装封止層62との2層構造で説明したが、
この間に中間封止層を形成して、多層化を行っても構わ
ない。この場合、熱硬化性樹脂としてはエポキシ系樹脂
を用いることが重要である。
【0045】
【発明の効果】以上、本発明によれば、熱硬化性樹脂と
充填材を含む封止部材で、セラミック基板を被覆するよ
うに形成した電子部品であって、前記熱硬化性樹脂がエ
ポキシ系樹脂であり、前記充填材が溶融シリカガラスで
あり、前記基板に接する側の下地封止層の溶融シリカガ
ラスを80重量%以上含み、外装封止層では77.5重
量%以下含むため、これにより層間の膨れ等を防止し、
硬化工程が簡単で、且つ耐水性、耐熱衝撃性共に良好な
封止部材を得ることができ、安定してセラミック基板上
の回路パターンを保護することができる。
【図面の簡単な説明】
【図1】本発明に係る電子部品の概略図である。
【符号の説明】
1・・・セラミック基板 2・・・導体パターン 3・・・半導体素子 4・・・チップ部品 5・・・リード端子 6・・・封止部材 61・・・下地層 62・・・最外層の封止層

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】電子素子が実装されたセラミック基板を多
    層構造の封止部材で被覆して成る電子部品において、 前記封止部材が熱硬化性樹脂であるエポキシ系樹脂と充
    填材である溶融シリカガラスを含んで構成され、前記セ
    ラミック基板に接する側には80重量%以上の溶融シリ
    カガラスを、外装側には77.5重量%以下の溶融シリ
    カガラスを含有しているとともに、外装側の封止層の厚
    みが、封止部材の厚みに対して66%以上であることを
    特徴とする電子部品。
JP5189712A 1993-07-30 1993-07-30 電子部品 Expired - Fee Related JP2796043B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5189712A JP2796043B2 (ja) 1993-07-30 1993-07-30 電子部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5189712A JP2796043B2 (ja) 1993-07-30 1993-07-30 電子部品

Publications (2)

Publication Number Publication Date
JPH0745753A JPH0745753A (ja) 1995-02-14
JP2796043B2 true JP2796043B2 (ja) 1998-09-10

Family

ID=16245937

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5189712A Expired - Fee Related JP2796043B2 (ja) 1993-07-30 1993-07-30 電子部品

Country Status (1)

Country Link
JP (1) JP2796043B2 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5981040U (ja) * 1982-11-22 1984-05-31 太陽誘電株式会社 混成集積回路

Also Published As

Publication number Publication date
JPH0745753A (ja) 1995-02-14

Similar Documents

Publication Publication Date Title
US5510594A (en) Method of manufacturing thick-film circuit component
US5576518A (en) Via-structure of a multilayer interconnection ceramic substrate
EP0142783B1 (en) Method for producing hybrid integrated circuit
JPH05102645A (ja) 混成集積回路
JP3444291B2 (ja) セラミック電子部品およびその製造方法
US20040168314A1 (en) Process for manufacture of printed circuit boards with thick copper power circuitry and thin copper signal circuitry on the same layer
JP2796043B2 (ja) 電子部品
JP2006287063A (ja) 電子部品
JP3444290B2 (ja) セラミック電子部品およびその製造方法
JPH0210571B2 (ja)
JP4570190B2 (ja) 配線基板
US4898805A (en) Method for fabricating hybrid integrated circuit
JPH04105310A (ja) 積層セラミックコンデンサ
JPH0682908B2 (ja) 抵抗体付セラミック回路板の製造方法
JPS6025290A (ja) 混成集積回路基板の製造方法
JPH0212949A (ja) 半導体チップを含む回路装置
JPH05259633A (ja) 電子回路装置
JP2710492B2 (ja) 多層印刷配線基板の製造方法
JPH04346489A (ja) 混成集積回路
JPS6234159B2 (ja)
JPH01260711A (ja) ペースト組成物および導体
JPH0767013B2 (ja) 電子回路部品
JPS6025291A (ja) 混成集積回路基板の製造方法
JPS62213194A (ja) 厚膜回路基板とその製造方法
JPS61112398A (ja) セラミツク回路基板の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees