JP2792750B2 - クロスコネクトスイッチ及びクロスコネクトスイッチ回路網 - Google Patents
クロスコネクトスイッチ及びクロスコネクトスイッチ回路網Info
- Publication number
- JP2792750B2 JP2792750B2 JP4158691A JP4158691A JP2792750B2 JP 2792750 B2 JP2792750 B2 JP 2792750B2 JP 4158691 A JP4158691 A JP 4158691A JP 4158691 A JP4158691 A JP 4158691A JP 2792750 B2 JP2792750 B2 JP 2792750B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- cross
- time
- data
- conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
用いられるクロスコネクトスイッチ、及び、このクロス
コネクトスイッチを少なくとも1段以上の段で利用する
クロスコネクトスイッチ回路網に関する。
ルスイッチ)としては、いわゆる時間スイッチと空間ス
イッチとがあり、これらのクロスコネクトスイッチを多
段に配置することで大規模の交換を可能としている。
である。時間スイッチ10はデータメモリ(DM)11
を備え、このデータメモリ11への書込み及び読出しを
制御することで入力データの時間方向の変換(タイムス
ロット変換)を行なっている。図2に示すものは、変換
後のデータ列を考慮して読出しアドレス側を制御する時
間スイッチである。すなわち、データメモリ11の読出
しアドレスを、データを読出したい順番でアドレスコン
トロールメモリ(ACM)12に設定しておく。このよ
うな状態で、入力共通線上15の各チャネル1、2、
3、4に多重されている入力データA、B、C、Dは、
アドレスカウンタ(AC)13から出力されたシーケン
シャルな書込みアドレスとして受けるデータメモリ11
にこの順序で格納される。アドレスカウンタ13からの
出力(カウント値)はまた、アドレスコントロールメモ
リ12に読出しアドレスとして与えられ、上述したデー
タを読出したい順番がこのメモリ12から読み出され
る。この順番データが、データメモリ11に読出しアド
レスとして与えられる。かくして、図2に示すように、
例えば入力共通線上15の各チャネル1、2、3、4に
多重されている入力データA、B、C、Dが、出力共通
線16上の各チャネル1、2、3、4にはデータD、
A、B、Cの順に多重される。
化のために複数の共通線に振り分けてチャネルを収容す
ることに基づいて形成されたものであり、複数の共通線
にまたがった交換を可能としたものである。
ものである。図3において、空間スイッチ20は、各出
力共通線26x、26y、…に対応したセレクタ(SE
L)21x、21y、…と、空間スイッチアドレスコン
トロールメモリ(SACM)22と、アドレスカウンタ
(AC)23とからなり、空間スイッチアドレスコント
ロールメモリ22は各セレクタ21x、21y、…に対
応した部分22x、22y、…からなる。各セレクタ2
1x、21y、…は、全ての入力共通線25a、25
b、…に接続されている。上述したメモリ22の各部分
22x、22y、…には、対応するセレクタ21x、2
1y、…が所定周期で選択する入力共通線の順序が格納
されている。すなわち、アドレスカウンタ23のカウン
ト動作によって、メモリ22の各部分22x、22y、
…がそのときの入力共通線の番号を出力すると、対応す
るセレクタ21x、21y、…がその入力共通線のデー
タ(タイムスロット)を選択して対応する出力共通線2
6x、26y、…に出力する。このようにして共通線間
での交換が行なわれる。
び又は空間スイッチ(Sスイッチ)で構成されるクロス
コネクトスイッチ回路網としては、(1) 時間スイッチの
みで構成されたもの(T1段構成スイッチ)、(2) 時間
スイッチ及び空間スイッチを直列に接続したもの(T−
S構成スイッチ)、(3) 時間スイッチ、空間スイッチ及
び時間スイッチをこの順に直列に接続したもの(T−S
−T構成スイッチ)、(4) 空間スイッチ、時間スイッチ
及び空間スイッチをこの順に直列に接続したもの(S−
T−S構成スイッチ)等がある。
スイッチ回路網との間には、規模が小さいときT1段構
成スイッチ、それより大きいときT−S構成スイッチ、
さらに大きいときT−S−T構成スイッチという関係が
ある。なお、S−T−S構成スイッチは実際上ほとんど
採用されていない。図4は、回線交換の規模が大きいと
きに採用されることが多いT−S−T構成スイッチ30
の構成を示しており、第1段に複数の時間スイッチ31
a、31b、…31nを配置し、第2段に空間スイッチ
32を配置し、第3段に複数の時間スイッチ33a、3
3b、…33mを配置したものである。
度の交換規模のスイッチ回路網を実現する場合には、T
−S構成スイッチであろうとT−S−T構成スイッチで
あろうと、時間スイッチと空間スイッチとを用いてい
る。同じスイッチ回路網に適用するとしても、時間スイ
ッチと空間スイッチとは異なるアーキテクチャを有する
スイッチであるので当然に設計や開発は別個のものとな
る。また、時間スイッチと空間スイッチとの接続仕様等
も取り立てて設計しなければならない。従って、スイッ
チ回路網に適用される単位スイッチとして、スイッチ回
路網の構成の自由度を奪うことなく同一のアーキテクチ
ャに従うものの出現が待たれている。
とT−S−T構成スイッチに適用されようと、各段のス
イッチは固定的な時間スイッチ又は固定的な空間スイッ
チであり、時間スイッチであった部分を空間スイッチに
変更したり、空間スイッチであった部分を時間スイッチ
に変更したりすることは基本的にはできない。このよう
にしようとすると、空間スイッチデバイスと時間スイッ
チデバイスを交換するほかないが、このような交換も実
際上配線その他の制約から容易ではない。すなわち、従
来は、一旦スイッチ回路網の構成を定めた場合には他の
構成のスイッチ回路網に変更することが難しいという汎
用性の問題があった。このことを逆に言えば、スイッチ
回路網の構成の途中切換えは実際上できないことを意味
する。
網に対する構成の適応性の要求は少ないが、スイッチ回
路網の最適利用を考えた場合に、使用状況に応じてスイ
ッチ回路網の構成を切り替えることが求められるように
なる可能性もあり、汎用的な構成でないことはこのよう
な要求に一切応じられないことを意味する。
サイズを途中で大きくしようとしても、時間スイッチ、
空間スイッチを意識して配置作業しなければならず、拡
張作業などが繁雑になるという問題がある。
のであり、時間スイッチ、空間スイッチ、時間−空間ス
イッチのいずれとしても使用可能なクロスコネクトスイ
ッチを提供しようとするものである。
成の拡張や変更に容易に応じられるクロスコネクトスイ
ッチ回路網を提供しようとするものである。
め、第1の本発明においては、外部から指示された使用
モードに応じて、時間方向だけの変換、空間方向だけの
変換、又は、時間及び空間方向双方の変換のいずれかを
選択的に行なうことができるように、クロスコネクトス
イッチを以下の手段によって構成した。
じてデータの時間方向の変換が実行可能な複数のデータ
メモリを有する時間方向スイッチング可能手段と、デー
タの選択動作を通じてデータの空間方向の変換が実行可
能な複数のセレクタを有する、時間方向スイッチング可
能手段の前段又は次段に設けられた空間方向スイッチン
グ可能手段と、外部から指示された使用モードに応じ
て、時間方向スイッチング可能手段による時間方向の変
換を実行又は禁止させると共に空間方向スイッチング可
能手段による空間方向の変換を実行又は禁止させる制御
手段とを備えた。
ッチを多段に配置し、前後する段の単位スイッチをリン
ク結合してなるクロスコネクトスイッチ回路網の少なく
とも1段以上の段の単位スイッチとして、上述した第1
の本発明によるクロスコネクトスイッチを適用した。
て、時間方向だけの変換を行なうか、空間方向だけの変
換を行なうか、又は、時間及び空間方向双方の変換を行
なうかが、制御手段に外部から指示される。
ように指示されると、時間方向スイッチング可能手段に
よる時間方向の変換を実行させると共に、空間方向スイ
ッチング可能手段による空間方向の変換を禁止させる。
また、制御手段は、空間方向だけの変換を行なうように
指示されると、時間方向スイッチング可能手段による時
間方向の変換を禁止させると共に、空間方向スイッチン
グ可能手段による空間方向の変換を実行させる。さら
に、制御手段は、時間及び空間方向双方の変換を行なう
ように指示されると、時間方向スイッチング可能手段に
よる時間方向の変換を実行させると共に、空間方向スイ
ッチング可能手段による空間方向の変換を実行させる。
スイッチ回路網は、少なくとも1段以上の段の単位スイ
ッチとして、上述した第1の本発明によるクロスコネク
トスイッチを適用しているので、回路網としての構成を
途中で変えたり拡張したりするようなことができる。
を図面を参照しながら詳述する。この実施例のクロスコ
ネクトスイッチは、時間スイッチとして用いること(以
下、Tモードと呼ぶ)もでき、また空間スイッチとして
用いること(以下、Sモードと呼ぶ)もでき、さらに時
間−空間スイッチとして用いること(以下、TSモード
と呼ぶ)もできる。そこで、全体構成、時間スイッチと
して用いる場合、空間スイッチとして用いる場合、時間
−空間スイッチとして用いる場合に分けて説明する。
体構成を示すものである。例えば、この図1に示す構成
部分のうち破線で囲繞している部分は、1個の集積回路
(LSI)に搭載される。なお、図1は、説明の簡単化
のために、実際とは異なって、入力共通線(入力ハイウ
ェイ)及び出力共通線(出力ハイウェイ)がそれぞれ4
個の場合を示している。
力共通線50a、50b、50c、50dに対応してい
るデータメモリ(DM)41a、41b、41c、41
dと、各出力共通線51a、51b、51c、51dに
対応している4入力1出力構成のセレクタ(4−1SE
L)42a、42b、42c、42dとを備えている。
また、データメモリ41a、41b、41c、41dへ
の書込み動作及び読出し動作と、セレクタ42a、42
b、42c、42dの選択動作とを制御するために、書
込みカウンタ43と、読出しカウンタ44と、アドレス
コントロールメモリ(ACM)45とが設けられてい
る。
41dは、時間方向のスイッチングを意図して設けられ
たものである。各データメモリ41a、41b、41
c、41dに対する書込みアドレスWADはそれぞれ書
込みカウンタ43から与えられ、読出しアドレスRAD
はアドレスコントロールメモリ45から与えられる。
ード及びTSモード共にシーケンシャルに変化するもの
である。書込みカウンタ43には、入力データとビット
同期した書込みクロックCLKWと入力データの同一チ
ャネルのデータ周期と同期した書込みリセットパルスF
PWとが与えられており、書込みカウンタ43は、書込
みリセットパルスFPWが与えられたときに初期値にリ
セットすると共に、以降、書込みクロックCLKWが与
えられる毎にそのカウント値をシーケンシャルに変化さ
せ、これを書込みアドレスWADとして出力する。
スコネクトスイッチ40をSモードで使用するときには
シーケンシャルに変化するものであり、Tモード及びT
Sモードで使用するときには時間方向のスイッチングに
応じて変化するものである。読出しカウンタ44は、読
出しリセットパルスFPRが与えられたときに初期値に
リセットすると共に、以降、読出しクロックCLKRが
与えられる毎にそのカウント値をシーケンシャルに変化
させるものである。アドレスコントロールメモリ45
は、読出しカウンタ44からのこのシーケンシャルなデ
ータCNTを当該メモリ45の読出しアドレスとして受
けて格納されているデータメモリ41a、41b、41
c、41dの読出しアドレスRADを出力するものであ
る。データメモリ41a、41b、41c、41dの読
出しアドレスRADの設定は、当該クロスコネクトスイ
ッチ40を有するクロスコネクト装置の全体を制御する
制御部52によってなされる。
dは、特に空間方向のスイッチングを意図して設けられ
たものである。各セレクタ42a、42b、42c、4
2dにはそれぞれ、全てのデータメモリ41a〜41d
の出力データが与えられるようになされている。各セレ
クタ42a、42b、42c、42dは、データメモリ
41a〜41dからのデータのいずれかを選択して上述
したように対応する出力共通線51a、51b、51
c、51dに出力するものであり、このための選択指令
SCOMもアドレスコントロールメモリ45から与えら
れる。
Tモードで使用するときにはデータメモリとセレクタと
を固定不変的に対応付けるものであり、Sモード及びT
Sモードで使用するときには空間方向のスイッチングに
応じて変化するものである。アドレスコントロールメモ
リ45は、読出しカウンタ44からのシーケンシャルな
データCNTを上述したように当該メモリ45の読出し
アドレスとして受けて、各セレクタ42a、42b、4
2c、42dに対する選択指令SCOMを出力する。選
択指令SCOMの設定も、当該クロスコネクトスイッチ
40を有するクロスコネクト装置の全体を制御する制御
部52によってなされる。
ドを表すデータも与えられるようになされており、制御
部52は、この使用モードと回線の割当要求や使用状況
とに基づいて、アドレスコントロールメモリ45の設定
内容を決定する。
する場合)について、図5及び図6をも用いて説明す
る。ここで、図5はアドレスコントロールメモリ45の
格納内容(RAD、SCOM)の説明図、図6はデータ
(タイムスロット)の変換の様子を示す説明図である。
なお、1周期内のタイムスロット数が4個の場合を示し
ている。
が選択されている期間中セレクタ42a、42b、42
c及び42dを固定的に選択することで空間方向のスイ
ッチングを禁止すると共に、データメモリ41a、41
b、41c及び41dのデータの書込み、読出しを制御
することで時間方向のスイッチングを実行するようにし
ている。
ータメモリ41a、41b、41c、41dの読出しア
ドレスRADとしてデータを読出したい順番を、アドレ
スコントロールメモリ45のそれ用のエリアに設定して
おく。また、図5(B)に示すように、選択指令SCO
Mを全ての期間共に同じにしておく。
タ、書込みクロックCLKW、書込みリセットパルスF
PWが、当該クロスコネクトスイッチ40に入力される
と、書込みカウンタ43がシーケンシャルな書込みアド
レスWADを出力し、これにより各入力共通線50a、
50b、50c、50dから与えられた順番通りに入力
データが各データメモリ41a、41b、41c、41
dに格納される。また、出力共通線51a、51b、5
1c、51dについてビット同期した読出しクロックC
LKR、このクロックCLKRに同期したしかも書込み
リセットパルスFPWと同一周期の読出しリセットパル
スFPRとが入力され、読出しカウンタ44はシーケン
シャルなデータCNTを出力し、アドレスコントロール
メモリ45は、設定された読出したい順番の読出しアド
レスRADをデータメモリ41a、41b、41c、4
1dに出力する。
タのタイムスロットはアドレスコントロールメモリ45
のデータメモリ対応エリアに格納されている内容RAD
に基づいて時間方向に変換され、その後、全てのセレク
タ42a、42b、42c、42dに入力される。
dには、常に同じ選択入力を指示する選択指令(図5
(B)参照)SCOMが与えられており、データメモリ
41a、41b、41c、41dから出力されたタイム
スロットの順で同一のセレクタを通過する。すなわち、
この場合には、タイムスロット単位の空間方向のスイッ
チングは実行されない。
線50aからデータメモリ41aに入力されたデータ
(タイムスロット)ABCDは、データメモリ41aか
らはDABCの順に読み出され、この順のデータDAB
Cがセレクタ42aをそのまま通過して出力共通線51
aに与えられる。また、例えば、入力共通線50bから
データメモリ41bに入力されたデータ(タイムスロッ
ト)EFGHは、データメモリ41bからはGFEHの
順に読み出され、この順のデータGFEHがセレクタ4
2cをそのまま通過して出力共通線51cに与えられ
る。
用いているのでタイムスロット単位の空間方向の変換は
できないが、データメモリとセレクタとの対応付けは自
由に設定することができる。
する場合)について、アドレスコントロールメモリ45
の格納内容を示す図7、及び、タイムスロットの変換の
様子を示す図8をも用いて説明する。
リ41a、41b、41c及び41dへのデータの書込
み及び読出しを同じシーケンスで行なうことで時間方向
のスイッチングを禁止すると共に、セレクタ42a、4
2b、42c及び42dの選択入力をタイムスロット単
位に切り替えることで空間方向のスイッチングを実行す
る。
ータメモリ41a、41b、41c、41dの読出しア
ドレスRADとして書込みアドレスWADと同じ順番
を、アドレスコントロールメモリ45のそれ用のエリア
に設定しておく。また、図7(B)に示すように、空間
方向のスイッチングに応じて変化している選択指令SC
OMを、アドレスコントロールメモリ45のそれ用のエ
リアに設定しておく。
タ、書込みクロックCLKW、書込みリセットパルスF
PWが、当該クロスコネクトスイッチ40に入力される
と、書込みカウンタ43がシーケンシャルな書込みアド
レスWADを出力し、これにより各入力共通線50a、
50b、50c、50dから与えられた順番通りに入力
データが各データメモリ41a、41b、41c、41
dに格納される。また、読出しクロックCLKRと読出
しリセットパルスFPRとが入力されると、読出しカウ
ンタ44はシーケンシャルなデータCNTを出力し、ア
ドレスコントロールメモリ45もシーケンシャルな読出
しアドレスRADをデータメモリ41a、41b、41
c、41dに出力する。
のタイムスロットの順番を維持したデータが各データメ
モリ41a、41b、41c、41dから出力される。
すなわち、入力データを時間方向にも空間方向にも変換
していないデータ(入力データと同じ)が各データメモ
リ41a、41b、41c、41dから全てのセレクタ
42a、42b、42c、42dに出力される。なお、
処理遅延は当然に生じている。
dには、アドレスコントロールメモリ45から、現時点
のタイミングで選択するデータ(タイムスロット)を出
力したデータメモリ(データ線)を指示する選択指令S
COM(図7(B))が与えられ、これにより選択動作
してタイムスロット単位の空間方向のスイッチングを実
行する。
線50aからデータメモリ41aに入力されたデータ
(タイムスロット)ABCDは、データメモリ41aか
ら同じABCDの順に読み出される。他のデータメモリ
41b、41c、41dからも入力データ順のデータE
FGH、IJLK、MNOPが読み出される。セレクタ
42aは、選択指令SCOMに基づいて、データメモリ
41a、41b、41a、41dからのタイムスロット
をタイムスロット周期で選択し、出力共通線51aには
データAFCPが与えられる。セレクタ42bは、選択
指令SCOMに基づいて、データメモリ41c、41
c、41b、41cからのタイムスロットをタイムスロ
ット周期で選択し、出力共通線51bにはデータIJG
Lが与えられる。他のセレクタも同様に動作する。
ドで使用する場合)について説明する。
スイッチとして用いる場合のデータメモリ部分と同様に
動作させ、セレクタ部分を、空間スイッチとして用いる
場合のメモリ部分と同様に動作させることで実現するこ
とができる。従って、詳細な動作の説明は省略する。な
お、参考のために、図5及び図7に対応した図9と、図
6及び図8に対応した図10とを示しておく。
成のクロスコネクトスイッチ回路網に適用することがで
きる。以下では、上述したスイッチ40を単位スイッチ
として、同じ段数で各段について同じ数ずつ配置して
も、スイッチ回路網として異なる構成のものを実現でき
ることを説明する。
に4個ずつの単位スイッチ410〜413、420〜4
23、430〜433が配置され、初段の各単位スイッ
チ(1次スイッチ)が中間段の全ての単位スイッチ(2
次スイッチ)にリンク結合され、中間段の各単位スイッ
チ(2次スイッチ)が最終段の全ての単位スイッチ(3
次スイッチ)にリンク結合されたクロスコネクトスイッ
チ回路網400A、400Bを示している。
00B間には、上述した単位スイッチ410〜413、
420〜423、430〜433の使用モードが一部異
なるという相違がある。
網400Aにおいては、制御部500Aは、1次スイッ
チ410〜413を上述したTSモードで用い、2次ス
イッチ420〜423を上述したSモードで用い、3次
スイッチ430〜433を上述したTSモードで用いて
いる。各1次スイッチ410〜413及び各3次スイッ
チ430〜433はそれぞれ、TSモードで使用される
ので、入力データの1周期内に入力される16個のタイ
ムスロットを時間、空間に変換する16×16のスイッ
チとなっている。また、各2次スイッチ420〜423
はそれぞれ、Sモードで使用されるので、同時に入力さ
れる4個のタイムスロットの変換を行なう4×4のスイ
ッチとなっている。このようなスイッチ回路網の構成
(TS−S−TS構成)によって、当該スイッチ回路網
に与えられた64個のタイムスロット間の変換(64×
64変換)を行なうことができる。
網400Bにおいては、制御部500Bは、1次スイッ
チ410〜413も上述したTSモードで用い、2次ス
イッチ420〜423も上述したTSモードで用い、3
次スイッチ430〜433も上述したTSモードで用い
ている。全ての単位スイッチ410〜413、420〜
423、430〜433はそれぞれ、TSモードで使用
されるので、入力データの1周期内に入力される16個
のタイムスロットを時間、空間に変換する16×16の
スイッチとなっている。このようなスイッチ回路網の構
成(TS−TS−TS構成)によっても、当該スイッチ
回路網に与えられた64個のタイムスロット間の変換
(64×64変換)を行なうことができる。
0Bを比較すると、スイッチ回路網400Aは2次スイ
ッチ420〜423をSモードで用いている分、制御部
500Aが行なう割付け時の制御処理が簡単になるとい
う長所を有し、スイッチ回路網400Bは2次スイッチ
420〜423をもTSモードで用いている分、接続要
求に対して制御部500Bが割付けられる確率が高くな
る(閉塞性の向上)という長所を有する。
イッチ、空間スイッチ、時間−空間スイッチいずれとし
ても用いることができる。従って、あるクロスコネクト
装置を設計したり開発したりする場合に、時間スイッ
チ、空間スイッチ等のように異なるアーキテクチャ毎に
設計や開発を行なう必要がなく、単位スイッチとして図
1に示した1種類のスイッチの設計や開発だけで済む。
また、そのため、単位スイッチ間の接続条件等の設計や
開発も簡単になる。
分を空間スイッチに変更したり、空間スイッチであった
部分を時間スイッチに変更したりすることは実際上でき
なかったが、図1に示すクロスコネクトスイッチを用い
ていた場合、ハードウェア的な変更を要することなくこ
のような変更を簡単に行なうことができる。
を用いてスイッチ回路網を構成した場合、スイッチ回路
網の構成種類を定めることなく製造を行なうことができ
る。例えば、TS−S−TS構成で用いられるかTS−
TS−TS構成で用いられるかを製造の後に定めること
ができる。また、使用途中にスイッチ回路網の構成種類
を変更することができる。すなわち、汎用性が高いスイ
ッチ回路網を実現することができる。単位スイッチ自体
の汎用性が高いため、スイッチ回路網の拡張にも容易に
応じられる。
チを用いてスイッチ回路網を構成した場合、このスイッ
チ回路網を適応的なスイッチ回路網とすることもでき
る。例えば、回線使用が少ない時間帯や状況では図10
に示す構成で用い、回線使用が多い時間帯や状況では図
11に示す構成を用いるように適応的に切り替えるよう
なことも可能となる。
ャルに変化させ、読出しアドレスを変換内容を考慮して
変化させることで、時間方向のタイムスロット変換を実
行するものを示したが、逆に、読出しアドレスをシーケ
ンシャルに変化させ、書込みアドレスを変換内容を考慮
して変化させることで、時間方向のタイムスロット変換
を実行するようにしても良い。
モードとしてデータ通過モードを設けるようにしても良
い。すなわち、時間方向の変換も空間方向の変換をも禁
止するモードを設けても良い。
時間方向の変換や空間方向の変換を禁止する際に行なう
アドレスコントロールメモリへの設定を制御部が行なう
ものを示したが、アドレスコントロールメモリにモード
種別信号を与えることで、このアドレスコントロールメ
モリが自動的にこれらの処理を実行するようにしても良
い。
時間方向の変換可能構成(データメモリ等)を空間方向
の変換可能構成(セレクタ等)の前段に設けたものを示
したが、空間方向の変換可能構成を前段に設けるように
しても良い。
イッチ、空間スイッチ、時間−空間スイッチのいずれと
しても使用可能な汎用性が高いクロスコネクトスイッチ
を実現することができる。また、このようなクロスコネ
クトスイッチを用いたことにより、構成の汎用性や拡張
の容易性や変更可能性が高いクロスコネクトスイッチ回
路網を実現することができる。
ク図である。
S−T構成)を示すブロック図である。
いる際のアドレスコントロールメモリの格納内容を示す
説明図である。
いた際の動作説明図である。
いる際のアドレスコントロールメモリの格納内容を示す
説明図である。
いた際の動作説明図である。
して用いる際のアドレスコントロールメモリの格納内容
を示す説明図である。
として用いた際の動作説明図である。
クトスイッチ回路網の第1例を示すブロック図である。
クトスイッチ回路網の第2例を示すブロック図である。
タメモリ、42a〜42d…セレクタ、43…書込みカ
ウンタ、44…読出しカウンタ、45…アドレスコント
ロールメモリ、50a〜50d…入力共通線、51a〜
51d…出力共通線、52…制御部、400A、400
B…クロスコネクトスイッチ回路網。
Claims (4)
- 【請求項1】 データの書込み及び読出しを通じてデー
タの時間方向の変換が実行可能な複数のデータメモリを
有する時間方向スイッチング可能手段と、 データの選択動作を通じてデータの空間方向の変換が実
行可能な複数のセレクタを有する、上記時間方向スイッ
チング可能手段の前段又は次段に設けられた空間方向ス
イッチング可能手段と、 外部から指示された使用モードに応じて、上記時間方向
スイッチング可能手段による時間方向の変換を実行又は
禁止させると共に、上記空間方向スイッチング可能手段
による空間方向の変換を実行又は禁止させる制御手段と
を備え、 外部から指示された上記使用モードに応じて、時間方向
だけの変換、空間方向だけの変換、又は、時間及び空間
方向双方の変換のいずれかを選択的に行なうことができ
ることを特徴とするクロスコネクトスイッチ。 - 【請求項2】 単位スイッチを多段に配置し、前後する
段の単位スイッチをリンク結合してなるクロスコネクト
スイッチ回路網において、 請求項1に記載のクロスコネクトスイッチを少なくとも
1段以上の段の単位スイッチとして適用したことを特徴
とするクロスコネクトスイッチ回路網。 - 【請求項3】 単位スイッチの3段構成でなり、全段の
単位スイッチとして請求項1に記載のクロスコネクトス
イッチを適用すると共に、第1段及び第3段の単位スイ
ッチを時間及び空間の双方向の変換を実行するように用
い、第2段の単位スイッチを空間方向だけの変換を実行
するように用いたことを特徴とする請求項2に記載のク
ロスコネクトスイッチ回路網。 - 【請求項4】 単位スイッチの3段構成でなり、全段の
単位スイッチとして請求項1に記載のクロスコネクトス
イッチを適用すると共に、全ての単位スイッチを時間及
び空間の双方向の変換を実行するように用いたことを特
徴とする請求項2に記載のクロスコネクトスイッチ回路
網。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4158691A JP2792750B2 (ja) | 1991-03-07 | 1991-03-07 | クロスコネクトスイッチ及びクロスコネクトスイッチ回路網 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4158691A JP2792750B2 (ja) | 1991-03-07 | 1991-03-07 | クロスコネクトスイッチ及びクロスコネクトスイッチ回路網 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0564243A JPH0564243A (ja) | 1993-03-12 |
JP2792750B2 true JP2792750B2 (ja) | 1998-09-03 |
Family
ID=12612538
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4158691A Expired - Lifetime JP2792750B2 (ja) | 1991-03-07 | 1991-03-07 | クロスコネクトスイッチ及びクロスコネクトスイッチ回路網 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2792750B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101060939B1 (ko) | 2003-12-18 | 2011-08-30 | 히다찌 겐끼 가부시키가이샤 | 건설 기계의 스위블 조인트 |
-
1991
- 1991-03-07 JP JP4158691A patent/JP2792750B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0564243A (ja) | 1993-03-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5737628A (en) | Multiprocessor computer system with interleaved processing element nodes | |
JPS61139866A (ja) | マイクロプロセツサ | |
JPH0453358B2 (ja) | ||
JPH06197125A (ja) | 適応交換装置 | |
US5708850A (en) | Parallel processing system for time division multiplex data transfer including read/write dual port memory accessible to bus and digital signal processor during opposite phases of clock | |
JP2792750B2 (ja) | クロスコネクトスイッチ及びクロスコネクトスイッチ回路網 | |
JP2731742B2 (ja) | クラスタ構成の並列計算機 | |
US5343467A (en) | Space/time switching element having input/output circuits each separately switchable between two or more bit rates | |
US5351238A (en) | Method of controlling a frame phase of a time-division switch and frame phase variable time-division switch | |
US6426951B1 (en) | Device and a method for switching data frames | |
US5426766A (en) | Microprocessor which holds selected data for continuous operation | |
KR100226540B1 (ko) | Atm 스위치의 어드레스 생성 회로 | |
JP2953438B2 (ja) | ハイウェイスイッチ制御方式および方法 | |
CN100524276C (zh) | 用于为衍生时钟控制维持数据密度的方法和装置 | |
US7197540B2 (en) | Control logic implementation for a non-blocking switch network | |
JPH07295880A (ja) | インタリーブ方式を適用する記憶装置 | |
JP2672407B2 (ja) | パケット情報カウンタ | |
JP3761962B2 (ja) | タイムスイッチメモリのデータ制御装置 | |
JP2623519B2 (ja) | 時間スイツチ回路 | |
JPH0731635B2 (ja) | 情報処理装置 | |
JP2540486B2 (ja) | 複数ル−プを用いたデ−タ送受信方法 | |
JP2560863B2 (ja) | 放送選択スイッチ | |
JPH0556465A (ja) | 階層化クロスコネクトスイツチ回路網 | |
JP3106731B2 (ja) | 速度パルス生成回路 | |
JP2008124706A (ja) | Tdmデータ比較試験回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090619 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20090619 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20100619 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100619 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20110619 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20110619 |