JP2792054B2 - クロック抽出回路 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデジタル信号を記録再生する磁気記録再生装
置に係り、特に復調されたデジタル信号のクロツク抽出
回路に関するものである。

〔従来の技術〕

従来のクロツク抽出回路の一例を第４図に示し説明す
る。

図において、21は図示しないイコライザーにより復調
されたデジタル信号が入力される入力端子、22はデータ
出力が得られる出力端子、23はクロツク出力が得られる
出力端子である。24,25はバツフア、26はコイルとコン
デンサ（可変容量ダイオード）からなる共振器、27はこ
の共振器26の出力を入力とするコンパレータ、28はこの
コンパレータ27の出力を入力とするPLL（Phase Lock Lo
op）回路、29はラツチ回路、30,31はバツフアである。

つぎに動作について説明する。イコライザーにより復
調されたデジタル信号をバツフア24を介してラツチ回路
29に入力すると共にバツフア25を介して共振器24に入力
する。そして、共振器26の共振周波数はクロツクに合わ
せてあり、デジタル信号からクロツク成分を抽出し増幅
した後、これをPLL回路28のリフアレンス入力としてPLL
回路28からバツフア31を介してクロツクを取り出す。

〔発明が解決しようとする課題〕

上述した従来のクロツク抽出回路では、クロツク成分
の抽出に共振器を利用しているために、クロツク周波数
が変わる毎に共振器の共振周波数を調整しなければなら
ないという課題があつた。また、共振回路の定数が温度
によつて変動し、これによりクロツクの位相が変わりラ
ツチタイミングが変動するという課題があった。

〔課題を解決するための手段〕

本発明のクロツク抽出回路は、再生時のデジタル信号
を受けるゲートと、このゲートの出力を受けるコイルと
可変容量ダイオードからなる共振器と、この共振器の出
力を受けるコンパレータと、このコンパレータの出力を
リフアレンスとするPLL回路と、再生時のデジタル信号
を入力データとし前記PLL回路の出力をクロツクとする
ラツチ回路と、再生時のデジタル信号の立上がりを検出
する第１のエツジ検出回路と、上記ラツチ回路の出力の
立下がりを検出する第２のエツジ検出回路と、上記第１
および第２のエツジ検出回路の各出力を入力とするエツ
ジトリガ位相検出器と、このエツジトリガ位相検出器の
出力を受けるローパスフイルタと、このローパスフイル
タの出力を入力とし出力を制御電圧として上記共振器に
供給する増幅器からなるものである。

〔作用〕

本発明においては、復調された信号とクロツクでラツ
チされた信号の位相差を比較する。

〔実施例〕

以下、図面に基づき本発明の実施例を詳細に説明す
る。

第１図は本発明のよるクロツク抽出回路の一実施例を
示すブロツク図である。

図において、１は再生時に図示しないイコライザーに
より復調されたデジタル信号（データ入力）が入力され
る入力端子、２はデータ出力が得られる出力端子、３は
クロツク出力が得られる出力端子である。

４は再生時のデジタル信号を受けるバツフアゲート、
５はこのバツフアゲート４の出力を受けるコイルと可変
容量ダイオードからなる共振器、６はこの共振器５の出
力を受けるコンパレータ、７はこのコンパレータ６の出
力をリフアレンスとするPLL回路、８は再生時のデジタ
ル信号を入力データとしPLL回路７の出力をクロツクと
するラツチ回路、９は再生時のデジタル信号の立上がり
を検出する立上がりエツジ検出回路、10はラツチ回路８
の出力の立下がりを検出する立下がりエツジ検出回路、
11は立上がりおよび立下がりエツジ検出回路9,10の各出
力を入力とするRSフリツプフロツプによりエツジトリガ
位相検出器、12はこのエツジトリガ位相検出器11の出力
を受けるローパスフイルタ、13はこのローパスフイルタ
12の出力を入力とし出力を制御電圧として共振器５に供
給する増幅器、14はPLL回路７の出力を反転するインバ
ータである。

第２図は第１図の動作説明に供するタイムチヤート
で、（ａ）は入力されるデジタル信号、すなわち、デー
タ入力を示したものであり、（ｂ）はコンパレータ６の
出力、（ｃ）はクロツク出力、（ｄ）はデータ出力、
（ｅ）は立上がりエツジ検出回路９の出力、（ｆ）は立
下がりエツジ検出回路10の出力、（ｇ）はエツジトリガ
位相検出器11の出力を示したものである。

第３図は第１図におけるエツジトリガ位相検出器11の
特性を示す説明図である。

つぎに第１図に示す実施例の動作を第２図および第３
図を参照して説明する。

まず、再生時にイコライザー（図示せず）により復調
されたデジタル信号（第２図（ａ）のデータ入力参照）
が入力される。そして、この復調されたデジタル信号
（データ入力）はバツフアゲート４を介して共振器５に
加えられ、この共振器５ではデジタル信号からクロツク
成分を抽出し、コンパレータ６で波形を整形してPLL回
路７のリフアレンス入力とする。

ここで、この共振器５のコンデンサとして可変容量ダ
イオードを使用しており、増幅器13の出力により共振器
５の出力の位相が変わる。そして、クロツク周波数と共
振周波数が一致すると、共振器５の出力の位相は入力と
同相となり、クロツク周波数が低くなると出力の位相が
遅れ、高くなると出力の位相は進む。

つぎに、復調されたデジタル信号とインバータ14によ
り位相が反転したPLL回路７の出力がラツチ回路８に入
力されて、このラツチ回路８よりデータが出力される
（第２図（ｄ）参照）。そして、立上がりエツジ検出回
路９により復調されたデジタル信号の立上がりが検出さ
れる。また、ラツチ回路８の出力の立下がりが立下がり
エツジ検出回路10により検出される。この立上がりおよ
び立下がりエツジ検出回路9,10の各出力はRSフリツプフ
ロツプによるエツジトリガ位相検出器11に入力されて、
２つの入力信号の位相差に応じたエラー信号が出力され
る。このエツジトリガ位相検出器11の出力はローパスフ
イルタ12により平滑された後に増幅器13で増幅されて共
振器５の制御電圧となる。

そして、エツジトリガ位相検出器11の出力は第３図に
示すように、入力信号の位相差が180゜になつたとき出
力はV/2となる。

このときに、クロツク周波数と共振周波数が一致する
ように調整することにより、ラツチ回路８の入力データ
（第２図（ａ）参照）とクロツクの位相差は第２図に示
すように90゜となる。ここで、エツジトリガ位相検出器
11の出力は長時間で平均するとV/2となり、共振周波数
を保持する。そして、クロツク周波数が下がると共振器
５の出力位相が遅れ、エツジトリガ位相検出器11の出力
はV/2より下がり、共振器５の共振周波数をクロツク周
波数に一致させるように働く。

このように、入力のクロツク周波数が変動しても、ラ
ツチ回路８の入力とクロツクの位相差は常に90゜とな
る。

〔発明の効果〕

以上説明したように本発明は、復調された信号とクロ
ツクでラツチされた信号の位相差を比較することによ
り、常に最適なクロツクとデータの位相が得られる効果
がある。

【図面の簡単な説明】

第１図は本発明によるクロツク抽出回路の一実施例を示
すブロツク図、第２図は第１図の動作説明に供するタイ
ムチヤート、第３図は第１図におけるエツジトリガ位相
検出器の特性を示す説明図、第４図は従来のクロツク抽
出回路の一例を示すブロツク図である。 ４……バツフアゲート（ゲート）、５……共振器、６…
…コンパレータ、７……PLL回路、８……ラツチ回路、
９……立上がりエツジ検出回路、10……立下がりエツジ
検出回路、11……エツジトリガ位相検出器、12……ロー
パスフイルタ、13……増幅器。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】再生時のデジタル信号を受けるゲートと、
   このゲートの出力を受けるコイルと可変容量ダイオード
   からなる共振器と、この共振器の出力を受けるコンパレ
   ータと、このコンパレータの出力をリフアレンスとする
   PLL回路と、再生時のデジタル信号を入力データとし前
   記PLL回路の出力をクロツクとするラツチ回路と、再生
   時のデジタル信号の立上がりを検出する第１のエツジ検
   出回路と、前記ラツチ回路の出力の立下がりを検出する
   第２のエツジ検出回路と、前記第１および第２のエツジ
   検出回路の各出力を入力とするエツジトリガ位相検出器
   と、このエツジトリガ位相検出器の出力を受けるローパ
   スフイルタと、このローパスフイルタの出力を入力とし
   出力を制御電圧として前記共振器に供給する増幅器から
   なることを特徴とするクロツク抽出回路。