JP2790263B2 - 電流モード制御式コンバータ回路 - Google Patents

電流モード制御式コンバータ回路

Info

Publication number
JP2790263B2
JP2790263B2 JP3320134A JP32013491A JP2790263B2 JP 2790263 B2 JP2790263 B2 JP 2790263B2 JP 3320134 A JP3320134 A JP 3320134A JP 32013491 A JP32013491 A JP 32013491A JP 2790263 B2 JP2790263 B2 JP 2790263B2
Authority
JP
Japan
Prior art keywords
current
converter circuit
load
cycle
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3320134A
Other languages
English (en)
Other versions
JPH06189528A (ja
Inventor
アール．ポウロ ルイス
ジー．スタレイ ジェイムズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analogic Corp
Original Assignee
Analogic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analogic Corp filed Critical Analogic Corp
Publication of JPH06189528A publication Critical patent/JPH06189528A/ja
Application granted granted Critical
Publication of JP2790263B2 publication Critical patent/JP2790263B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1588—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load comprising at least one synchronous rectifier element
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Inverter Devices (AREA)

Description

【発明の詳細な説明】
【００１１】
【産業上の利用分野】本発明は制御回路に関し、より詳
しくは正確に制御された電流出力を与える同期制御回路
の改良に関する。
【０００２】
【従来の技術】本発明の開示にあたって以下の米国特許
第３，２９４，９８１号、第３，４１８，４９５号、第
３，６５７，５６９号、第４，２０６，４１７号、第
４，４２５，６１３号、第４，４５６，８７２号、第
４，８２９，２５９号、第４，８４１，２０７号、第
４，８８５，５２２号および第４，９０２，９４４号を
考慮した。
【０００３】電流モード制御用に特に設計された種々の
制御回路は、従来の電流モード制御に較べて種々の利点
を有しているため、最近開発されている。電流制御の基
本的な制御回路を図１に示す。例示として半波ブリッジ
回路を示しているが、以下に明らかにされるように、直
流レギュレータと全波ブリッジ回路も同様に周知であ
る。図１に示すように、一対のトランジスタＡとＢとが
交互にオンオフされるので、Ｖ＋とＶ−の電源レール
（ｒａｉｌｓ）がインダクタＬを介してローパスフィル
タのＣに接続され、図２（ａ）に示すようにインダクタ
の入力に方形波Ｖｉｎが発生する。トランジスタが開閉
の両状態をスイッチする時にトランジスタは大きなエネ
ルギーを消費して損失を与えるので、この消費を最小に
するためスイッチングをできる限り速くする必要があ
る。図２（ａ）に示す波形はエネルギー消費のないスイ
ッチングで理想的なものとして示されている。スイッチ
制御回路によってトランジスタＡとＢとが交互にオンオ
フされると、図３に示すようにインダクタに方形波電圧
ＶＬが与えられる。ここでインダクタの電圧ＶＬは、Ｖ
ｉｎからＲＣフィルタの入力電圧ＶＺを引いたものであ
る。ＶＺはローパスフィルタＣを通過した低周波ベース
バンド周波数でゆるかやに変化はするが、スイッチング
周波数に対して実質的に一定である。従って図示するよ
うにスイッチング周波数の各サイクルで信号は実質的に
一定と考えられ、この信号は電圧Ｖｉｎに対するオフセ
ットとして作用する。従って、図４（ａ）でｉＬとして
示すインダクタの電流は、ＶＬが正の時に上昇しＶＬが
負の時に下降する三角波形を形成する。
【０００４】スイッチング回路は、三角波の周期が固定
的な固定周波数あるいは三角波の周期が変化する可変周
波数で動作できる。オンオフサイクルにおいて、トラン
ジスタＡがトランジスタＢよりオン期間が長いと、図２
（ｂ）に示すように１サイクルの正の期間が負の期間よ
り長くなる。逆に、オンオフサイクルにおいて、トラン
ジスタＡがトランジスタＢよりオン期間が短いと、１サ
イクルの正の期間が負の期間より短くなる。従って図４
（ｂ）に示すように、インダクタの電流が上昇する期間
も１サイクルの間で変化する。デューティ比（三角波の
各期間でスイッチＡがオンとなる時間）を制御してデュ
ーティ比モジュレータをつくることができる。
【０００５】多くの場合、例えばＭＲＩシステムのグラ
ジエントコイル（ｇｒａｄｉｅｎｔｃｏｉｌｓ）の電流
源の場合、図１の付加ＺＬに与える三角波の平均ベース
バンド電流は与えられた又は所定のゆるやかに変化する
（しかも各サイクルで実質的に一定な）入力信号に従っ
て変化し、コイルに送られる電力が実質的に一定となる
ような三角波形であることが望ましい。しかし、平均電
流は電源電圧（Ｖ＋とＶ−）の変化、インダクタの負荷
電圧ＶＬの変化、インダクタＬに与えられる三角波の最
大および最小のピーク値の変化、そして三角波の周波数
とデューティサイクルの変化、によって変化する。
【０００６】種々の試みによってこれら変数のひとつは
固定されるが、他の変数を固定することはできない。例
えば図５に示すように、三角波出力の各サイクルの最大
と最小のピーク値、即ちピーク・ピーク・リップル（Ｐ
ＰＲ）を固定すれば平均電流値は固定する。しかし、三
角波（ｄｉ／ｄｔ）の正の傾きｍ１は（Ｖ＋−Ｖ−）／
Ｌの関数であり、負の傾きｍ２は（ＶＬ−Ｖ−）／Ｌの
関数であるため各期間のオンとオフの長さを電源電圧Ｖ
＋とＶ−の変化に従って変化させる必要がある（図５の
２個の連続しているが異なった期間Ｔ１とＴ２のように
変化させる必要がある）。このように、電源電圧が変化
すると三角波電流波形の正と負の傾きが変化するので三
角波の周波数が変化する。ピーク値の一方を固定しても
同じ結果となる。同様に、電流波形の周波数を固定する
と、最大及び最小のピーク値が電源電圧の変化とともに
変化するので、図４（ｂ）に示すように最大および最小
のピーク値が変化する。
【０００７】電流モードコンバータには更に別の問題が
ある。例えば、メリマックＮＨのユニトロードインテグ
レーテッドサーキット（Ｕｎｉｔｒｏｄｅ Ｉｎｔｅｇ
ｒａｔｅｄ Ｃｉｒｃｕｉｔｓ）により出版されたアプ
リケーションノート（Ａｐｐｌｉｃａｔｉｏｎ Ｎｏｔ
ｅ）“電流モードコンバータのモデリング、解析及び補
償（Ｍｏｄｅｌｌｉｎｇ，Ａｎａｌｙｓｉｓ ａｎｄ
Ｃｏｍｐｅｎｓａｔｉｏｎ ｏｆ ｔｈｅ Ｃｕｒｒｅ
ｎｔ−Ｍｏｄｅ Ｃｏｎｖｅｒｔｅｒ）”Ｕ−９７（９
−８７から９−９２頁）とＵ−１００Ａ（１１３から１
１５頁）（以下“アプリケーションノート”と称す
る。）に記載されているように、少なくとも同期・ピー
ク電流検出・電流モードコンバータの場合、他の欠点と
しては以下のものがある。即ち、（１）５０％デューテ
ィサイクルを超えるとオープンループが不安定となる、
（２）平均インダクタ電流検知の代わりにピークによっ
て生ずる理想より劣るループレスポンス、（３）分周波
の振動が発生しやすい、そして（４）特にインダクタリ
ップル電流が小さい時にノイズを受けやすいという欠点
である。
【０００８】アプリケーションノートには上述の問題の
少なくともいくつかを解決する手法が記載されている。
すなわち、図６によく示されているように、定常状態の
波形の下降部分の所望の傾き“ｍ２”の半分で直線的速
度（傾き“ｍ”）で減少する振幅を有した補償信号を、
クロック周波数の半周期の間与えている。アプリケーシ
ョンノートに記載された直流電圧レギュレータ回路を図
７に示す。単一の抵抗ＲＳによって補償信号がコンパレ
ータＣＯＭＰの非反転入力に与えられる。補償信号はト
ランジスタＡがオンからオフにスイッチされるピーク電
流を規定するのに用いられ、デユーティサイクルが上昇
するとトランジスタがスイッチするピーク電流が減少す
る。このように、ピークスイッチング電流はデューティ
サイクルの関数である。アプリケーションノートは、補
償信号によって図６に示すようにデューティサイクルに
拘らず一定の平均電流が得られることを示唆している。
さらに補償信号の直線的なランプ波形によって、５０％
を超えるデューティサイクルの時にも電流波形の収斂を
確実にしている。しかし収斂は数サイクルにわたって発
生してデューティサイクル１で不安定（分周波発振）な
回路となる。これにより、望ましくないリンギング（ｒ
ｉｎｇｉｎｇ）が発生する。
【０００９】電流ループの安定性を確保しそしてダイナ
ミック特性を改善するために、アプリケーションノート
は以下のことを示唆している。補償ランプ信号の傾きｍ
は、リンギングを最小にするため定常状態の電流波形の
負の傾きｍ２の半分よりも大きくできる。補償信号の傾
きｍをインダクタのランプ電流の負の傾きｍ２に等しく
設定してインダクタ電流を臨界的にダンピングしたと同
様にすると最良の過渡応答が起こる。従って、電流それ
自体が厳密に１サイクルで補正される。しかしこの記載
は、インダクタ電流のリンギングを最小にするが、ｍ＝
ｍ２／２の解法で達成される一定の平均電流を与えない
ので電圧制御ループ自体の過渡応答に対しては少ししか
関与しないと述べている。
【００１０】上記手法に対していくつかの見解を与える
ことができる。まず第１に、補償信号の傾きの選択は、
良好な電流トラッキング（傾きｍ＝ｍ２／２に設定する
必要あり）と良好な回路ダイナミック特性（傾きｍ＝ｍ
２に設定する必要あり）とのかねあいである。第２に、
直流レギュレータとして、傾きｍ２は、入力と負荷の電
圧にのみ依存するので、固定したものとして取扱われ
る。詳しくは、傾きｍ２は図示するように傾きｍ１に拘
らず常に同じものであるとしているので、平均電流は傾
きｍ１に拘らず一定に保持できる。アプリケーションノ
ートの補償回路の記載からは、直流レギュレータの場合
入力と負荷の電圧の変動によって、さらに半波あるいは
全波ブリッジの場合負の電圧Ｖ−の変動によって、ｍ２
が変化しこの変化に補償信号の傾きが追従するか否か明
らかでない。最後に、ｍ＝ｍ２とｍ＝ｍ２／２の両解法
での比較が行なわれているが、傾きｍ２のみならず信号
の傾き部分の振幅レベルにおいて、抵抗ＲＳを使用した
ことによって所望の定常状態での解決を与えているか否
かはっきりしない。
【００１１】
【発明が解決しようとする課題】本発明の目的は、上述
の欠点を最小あるいは実質的に克服するようにした改良
された電流コンバータを提供することである。
【００１２】本発明の他の目的は良好なダイナミック特
性と良好な平均電流トラッキングの両者を与える改良さ
れた電流コンバータを提供することである。
【００１３】本発明の更に他の目的は、同期制御された
出力電流をつくり、入出力電圧と電源電圧の変化に対し
て出力を補正してこれら電圧の変化にかかわらず良好な
ダイナミック特性を維持するようにした改良された電流
コンバータを提供することである。
【００１４】本発明の更に他の目的は、同期制御された
出力電流をつくり、制御出力電流の所望定常状態解のレ
ベルと傾きの両者を表わす補償信号をつくるようにした
改良された電流コンバータを提供することである。
【００１５】
【課題を解決するための手段】本発明の上述した種々の
目的は、電流制御モードにおいて動作する改良されたコ
ンバータ回路によって達成されることになる。この回路
は、（１）インダクタと、（２）回路を非同期コンバー
タとして動作するようクロック信号を与えるクロック
と、（３）クロック信号と閾値電流とに応じてインダク
タが（ａ）クロック信号の各サイクルの始めからインダ
クタ電流が各サイクルの閾値電流レベルに等しくなるま
で負荷電圧の一方のレベルに対して増加インダクタ電流
を流し、そして（ｂ）電流が閾値電流レベルと等しくな
る各サイクルの時間から各サイクルの終りまで負荷電圧
の他方のレベルに対して減少インダクタ電流を流すよう
１個あるいはそれ以上の電源電圧の関数として、インタ
クタの一端の電圧を少なくとも２つの異なった電圧レベ
ル間で制御するスイッチング手段とを有している。
【００１６】閾値電流が負荷電圧と電源電圧の関数とし
て生成され、閾値電流の傾きとレベルは減少インダクタ
電流の所望定常状態解となって、インダクタ電流のじょ
う乱（ｐｅｒｔｕｒｂａｔｉｏｎｓ）は電流が閾値電流
と等しくなる各サイクルの時間で急速に定常状態解のレ
ベルと傾きに収斂し、インダクタの平均電流は電源電圧
と負荷電圧から実質的に独立するような補正が与えられ
る。
【００１７】従って、本発明による装置は以下の実施例
に示される部品の構造および組合せと部品の構成を有
し、本出願の範囲は特許請求の範囲に示される。
【００１８】
【実施例】本発明の性質と目的を完全に理解するために
添付の図面とともに以下の詳細な説明を参照されたい。
【００１９】図面では同等の部材には同一番号を用いて
いる。
【００２０】図８に示すように、本発明の回路２０は半
波ブリッジとして示されているが、本発明の原理は直流
レギュレータと全波ブリッジ回路を含む他の型式のスイ
ッチング回路にも適用できることを理解されたい。回路
２０はインダクタ２６に接続されたトランジスタ２２と
２４のスイッチを有する。トランジスタ２２が導通する
時電流は正電源電圧ラインＶ＋からインダクタ２６に流
れ、トランジスタ２４が導通する時電流はインダクタか
ら負電源電圧ラインＶ−に流れるように構成されてい
る。更に周知のように両極性の電流を流せるように、
“フリーホイーリング（ｆｒｅｅ ｗｈｅｅｌｉｎ
ｇ）”タイオード２３と２５が対応するトランジスタ２
２と２４の各エミッタとコレクタとの間に接続されてい
る。従来技術のように、インダクタ２６はチャパシタ２
８を介してシステムグランド（ｓｙｓｔｅｍ ｇｒｏｕ
ｎｄ）に接続されているので、キャパシタはインピーダ
ンス負荷３０とともにローパスフィルタとして作用し、
インダクタ２６のベースバンド電流のみがインピーダン
ス負荷３０に与えられる。回路２０は、さらにコンパレ
ータ３２を有し、一方の入力（例えば図８に示す反転入
力）はアナログ入力信号が与えられる。コンパレータの
出力はフリップフロップ３４のリセット入力に接続され
ている。フリップフロップのクロック入力にはクロック
３６から固定クロック周波数のクロック信号が与えられ
ている。フリップフロップ３４のＱ出力はバッファ増幅
器３８を介してトランジスタ２２のベースに接続され、
さらにフリップフロップのＱ出力はバッファ増幅器４０
を介してトランジスタ２４のベースに接続されている。
周知のようにインダクタ２６の電流が検知されて（例え
ばホール効果（Ｈａｌｌ ｅｆｆｅｃｔ）センサ４２を
用いて）、コンパレータ３２の非反転入力にフィードバ
ック電流として与えられる。デバイス３２、３８および
４０は典型的には電圧デバイスであるが、デバイスの入
出力に適当な値の抵抗を用いることによって入出力信号
は電圧あるいは電流として記述できることを理解された
い。
【００２１】更にエラー増幅器４４の出力から所望の電
流入力Ｉｄを与えることができる。この電流入力はある
入力電流Ｉｉｎｐｕｔとベースバンド負荷電流との差の
関数としてつくられる。入力電流Ｉｉｎｐｕｔ（キャパ
シタ２８とインピーダンス負荷３０とによって形成され
るフィルタによて規定されるベースバンド周波数内で時
間に対してゆるやかに変化できる）は条件回路４５を介
してエラー増幅器４４の一方の入力として与えられる。
ベースバンド負荷電流はキャパシタ２８とインピーダン
ス負荷３０とによって形成されたフィルタの出力からセ
ンサ４３（ホール効果センサでよい）によって検知され
る。尚、ここまで説明した範囲では、回路２０はある種
の従来技術デバイスと同じである。
【００２２】良好なダイナミック特性と良好な平均電流
トラッキングの両者を与える改良された同期ピーク電流
検知電流コンバータを開発するには、所望電流信号Ｉｄ
に加えられる補償信号をつくり、コンパレータ３２のア
ナログ入力を、電源電圧と負荷電圧（Ｖ＋、Ｖ−および
ＶＬ）の変化ならびに入力電圧（あるいは電流）の変化
に追従させるようにするのが好ましい手法である。好ま
しくは補償信号は、定常状態信号の負のランプ信号部分
の定常状態傾きｍ２に対して固有の傾きｍを有したラン
プ信号として与えられ、単一のサイクル内で定常状態解
に急速にダイナミックに応答する。以下でさらに明らか
となるが、ランプ信号はいかなるレベルでも定常状態解
の正しい傾きとできるので、別な補正信号Ｉｃをつくり
ランプ信号に加算して補償信号をつくり所望の定常状態
解の正しいレベルを持たせる。補償信号のランプの傾き
とレベルは、一定の平均電流を維持するために電源電
圧、負荷電圧および入力電圧の変化に対応して、所望の
定常状態解の傾きとレベルの変化に応じて変化する。
【００２３】図８に示す固定周波数（同期）デバイスに
対して、特に図１０を参照して説明する補償信号に対し
て本発明の目的を満足させる電流制御方法を開発するに
際して、各サイクルは固定周期Ｔを有する。そして、各
サイクルの始めにはサイクルのｔ１の間デバイスはオン
し、即ち図８のインダクタ２６に正方向増加電流を与
え、電流が最大ピーク値あるいは閾値電流ＩＴに達する
とオフするものと初めに仮定する。このオフするサイク
ルの時点以降、電流はサイクルの残りの期間ｔ２の間サ
イクルの終りまで減少する。最大ピーク値が達成される
各サイクルの時間は、電源電圧と負荷電圧の変動によっ
て各サイクルで変化することに留意されたい。
【００２４】しかしながら、ここで三つの観点が可能で
ある。第一に、図９に示すように、各サイクルの初めと
終りの電流レベルＩＬＯと、電流がレベルＩＴに達する
各期間ｔ１内での時間とは各サイクルで同じであるとい
う定常状態解（ｓｔｅａｄｙｓｔａｔｅ ｓｏｌｕｔｉ
ｏｎ）が理想的には存在する。第二に、定常状態解では
平均電流は閾値レベルＩＴではなく、ピーク・ピーク・
リップルの半分、すなわち図９及び図１０でＩ
ｄｅｌｔａとして示す（ＩＴ−ＩＬＯ）／２であること
に注目されたい。第三に、定常状態解は本来的に安定で
ない。換言すれば、図９に示すように、初期エラーがｉ
Ｌ（インダクタの電流）に含まれていると、アプリケー
ションノートに記載されているように動作は必ずしも定
常状態に収斂しない。簡単な例としては、定常状態解の
周辺での分周波発振がある。
【００２５】定常状態の分周波発振あるいはそれに対す
る解を解析する際に、図１のインダクタ２６の電流の正
と負の傾きは、インダクタの電圧ＶＬにのみ依存し電流
には依存していない。これは損失を無視した第１次近似
であるが、図８に関して説明するフィードバックのルー
プ安定性に関しては正確である。図９に示すように、ｔ
＝０で電圧ＶＬが正の定常状態解の上方から初期電流Ｉ
１が開始すると、この電流は定常状態解と同じ正の傾き
ｍ１で増加する。実際の動作では、電流は定常状態がオ
フするよりも早くオフして減少する。減少電流の傾きｍ
２も定常状態解と同じである。しかし、サイクルの終り
では、電流値は所望の定常状態解で与えられるよりも小
さい。エラーの解析で問題となるのは電流が最終的に定
常状態に収斂するか否かである。傾きｍ１とｍ２が維持
されるこの例では、エラーは繰返される。その理由は、
初期電流値は第１のサイクルの始まりでは定常状態解よ
りも小さく、そして第２のサイクルの始まりでは定常状
態解よりも大きくなるからである。このエラーは連続し
た２サイクルの各々で繰返され、波形の周波数の半分の
分周波、すなわち上述の分周波発振を起こす。
【００２６】従って、定常状態解が存在しても、回路は
この解をいつまでも追いかけるだけで収斂することはな
い。回路が最終的に定常状態に収斂しても、スイッチン
グ周波数よりも低い周波数で回路はリンギングする。従
って、この特定の方法には２つの問題がある。第一は、
定常状態は安定でなく初期エラーがあると必ずしも収斂
するものではないという事実である。第二は、平均電流
は固定した値に維持されないで各サイクルで変化すると
いうことである。そのため、アプリケーションノートで
示唆されたように、波形の１サイクル以内で収斂でき且
つ良好な平均電流トラッキングが可能な電流コンバータ
はこれら両者の問題を取り扱う必要がある。
【００２７】従って、良好なダイナミック特性と良好な
平均電流トラッキングの両者の設計目的を達成するため
には、図８に示す補償信号発生器５０を開発することが
望ましい。図１０に最も良く示されるように、所望の平
均値Ｉd を得るには閾値ＩTをピーク・ピーク・リップ
ルＰＰＲの半分、即ちＩdelta の半分に等しい量だけ値
Ｉd より大きい値に設定する必要がある。これは次の式
で表わされる。 （１）ＩT ＝Ｉd ＋ＰＰＲ／２ 特別な応用例では値Ｉd は所与であり（与えられるもの
であり）、Ｉinput 信号によって設定される。従って、
値ＩT を規定するためにはピーク・ピーク・リップルの
半分の値を決める必要がある。ＰＰＲは、所与の回路の
周期Ｔとインダクタ２６のインダクタンス値Ｌをパラメ
ータとした、正と負の電源電圧Ｖ+ とＶ-の関数であ
る。周期Ｔとインダクタ２６のインダクタンスＬは実際
の回路では変化しないが、動作条件が変化すると電源電
圧Ｖ+ 、Ｖ- と負荷電圧ＶL は変化することがあり、電
流波形の正の負のランプが変化する。定常状態ＰＰＲは
Ｉ L あるいはＩT の絶対レベルとは無関係であることも
留意されたい。
【００２８】サイクルの始めでのＩＬＯとＩＴとの差を
δＩ＋とし、サイクルの終りでのＩＴとＩＬＯとの差を
δＩ−とすると、定常状態は以下のとおりである。 （２）δＩ＋＝δＩ− これは、定常状態の定義より、各サイクルの初めでの電
流値は各サイクルの終りでの電流値とが同一となるから
である。
【００２９】ランプが正方向に増加している期間をｔ１
とし、ランプが負方向に減少している期間をｔ２とし、
これら２つのランプの対応する傾きをｍ１とｍ２とする
と、定常状態条件は、 （３）ｍ１ｔ１＝−ｍ２ｔ２＝ＰＰＲ＝Ｉｄｅｌｔａ となり、ｍ２は負の数である。
【００３０】ｍ1 とｍ2 （ｄｉ／ｄｔ）はインダクタＬ
の電圧で定義できるので、これら傾きは以下のように電
源電圧と負荷電圧とでより詳しく定義できる。 （４）ｍ1 ＝（Ｖ+−ＶL）／Ｌ （５）ｍ2 ＝−（Ｖ-−ＶL）／Ｌ＝（ＶL−Ｖ-）／Ｌ
【００３１】従って、ｔ１、ｔ２とＩｄｅｌｔａの値は
一般に未知であるか、電源電圧と負荷電圧は既知である
ので、ｔ１、ｔ２とＩｄｅｌｔａの値は以下のように計
算できる。 （６）ｔ１＝［（ＶＬ＋Ｖ−）／（Ｖ＋＋Ｖ−）］Ｔ （７）ｔ２＝［（Ｖ＋−ＶＬ）／（ＶＬ＋Ｖ−）］Ｔ （８）Ｉｄｅｌｔａ＝ＰＰＲ＝ｍ１ｔ１＝−ｍ２ｔ２＝（Ｖ＋−ＶＬ）（ＶＬ ＋Ｖ−）Ｔ／Ｌ（Ｖ＋＋Ｖ−） ここで、等式（１）と（８）を参照して代入すると （９）ＩＴ＝Ｉｄ＋（Ｖ＋−ＶＬ）（ＶＬ＋Ｖ−）Ｔ／２Ｌ（Ｖ＋＋Ｖ−） ここで、最後の項（Ｖ＋−ＶＬ）（ＶＬ＋Ｖ−）Ｔ／２
Ｌ（Ｖ＋＋Ｖ−）は補正項ＰＰＲ／２として定義され
る。
【００３２】補正項は定常状態解Ｉｄの補正Ｉａｖｇを
与えるが、所望の定常状態解のレベルは与えられていな
いので定常状態解に強制的に収斂さすにはもとの値の方
がはるかによい。従って、所望のレベルに強制的に収斂
さすためには、電流ＩＬＯの最小値が既知であり負の傾
きｍ２が既知として与えられている、時間的に後方へ負
のランプを補外することによって、図１０に示す電流値
ＩＯ（各サイクルの初めでｔ＝０での所望の定常状態解
の電流レベル）をはじめに計算することが必要である。
もしＩｅがＩＯとピーク定常状態レベルとの差を表わ
し、これを （１０）Ｉｅ＝−ｍ２ｔ１ と定義すると、初期ランプ値ＩＯは （１１）ＩＯ＝ＩａｖｇｔＩｃ として定義できる。ここで、Ｉｃ＝Ｉｅ＋ＰＰＲ／２で
あって、信号発生器５０がつくる電流である。
【００３３】更に、等式（１１）は（１２）ＩＯ＝Ｉ
ａｖｇ＋（Ｖ＋＋ＶＬ＋２Ｖ−）（ＶＬ＋Ｖ−）Ｔ／２
Ｌ（Ｖ＋＋Ｖ−）となる。
【００３４】従って、実際の補償ランプは各サイクルの
はじめにＩＯレベルで開始し、傾きｍ２＝−（ＶＬ＋Ｖ
−）／Ｌで減少する。
【００３５】図８を参照するに、加減算回路５２は
Ｖ＋、Ｖ−およびＶＬの値を検知して、被除数項（Ｖ＋
＋ＶＬ＋２Ｖ−）とし（ＶＬ＋Ｖ−）と除数項（Ｖ＋＋
Ｖ−）とを与える。アナログ乗除算器５４は２個の被除
数項を乗算して、その積を除数項で除算する。乗除算器
回路５４は多機能デバイスのものであればどのデバイス
でもよい。Ｔ／２Ｌに等しい定数Ｋｍは初めにインダク
タ２６のインダクタンスと周期Ｔの関数として決定さ
れ、乗除算器に予めプログラムされる。従って、電流項
Ｉｃは乗除算器５４の出力として与えられる。ＩｄとＩ
ｃを加算器５６で加算することによって、電源電圧と負
荷電圧の関数として初期値ＩＯを与える。負の傾きｍ２
のランプをつくるために、ランプ発生器５８には加減算
回路５２の出力である項（ＶＬ＋Ｖ−）によって規定さ
れた傾きｍ２が入力される。ランプ発生器５８は、負の
電源電圧Ｖ−と負荷電圧ＶＬの関数として傾きｍ２の負
方向減少のランプを発生する。発生したランプ信号はク
ロック３６によって各クロック周期Ｔでリセットされ
る。ランプ信号は加算器５６でＩｄとＩｃの項に加算さ
れるので、生成される補償信号は、ＩＯの関数であり、
ＩＯは定常状態傾きｍ２の定常状態ランプの負方向減少
部分での最大値である。ＩＯとｍ２は共に負荷電圧と電
源電圧の関数として導かれるので、補償信号はこれら電
圧の変化に追従する。加算器５６の出力はＩ（ｔ）（周
期Ｔの間直線的に減少する閾値電流）であり、コンパレ
ータ３２の反転入力に印加される。従って、反転入力に
印加された加算器出力は、周期Ｔの間減少する所望の閾
値電流レベルを与える。
【００３６】
【発明の効果】このようにして定常状態からのいかなる
電流じょう乱（ｐｅｒｔｕｒｂａｔｉｏｎｓ）も１サイ
クル以内で定常状態への収斂をもたらし、特にトランジ
スタ２２がオフしトランジスタ２４がオンする時に急速
なタイナミック応答を与える。更に、初期定常状態は所
望の平均電流Ｉｄに影響を与えることなく、電源電圧と
負荷電圧の変化に対処する。従って、図８に示す回路
は、１サイクル以内での急速なダイナミック応答と一定
な平均電流の両者を与える点において、アプリケーショ
ンノートで提示された傾きのみによる解法よりすぐれて
いる。
【００３７】ここで示した発明の範囲から逸脱すること
なく上述の装置を変更することができ、上記説明に含ま
れあるいは添付図面に示されたすべてのことは例示のた
めであり本発明を制限する意味でない。
【図面の簡単な説明】
【図１】従来技術の典型的な半波ブリッジ電流制御を示
す概略図である。
【図２】（ａ）は、図１に示すインダクタＬの入力電圧
の例を示す図である。（ｂ）は、図１に示すインダクタ
Ｌの入力電圧の例を示す図である。
【図３】図２（ａ）に示す電圧に対する、図１に示すイ
ンダクタＬの電圧ＶＬを示す図である。
【図４】（ａ）は、図２（ａ）と図２（ｂ）に示す電圧
に対する、図１に示すインダクタＬの電流を示す図であ
る。（ｂ）は、図２（ａ）と図２（ｂ）に示す電圧に対
する、図１に示すインダクタＬの電流を示す図である。
【図５】固定した最大値と最小値を有し電源電圧の変化
に対して周期を変える、図１に示したインダクタの電流
を示す図である。
【図６】従来技術の直流レギュレータの一部ブロック図
で示した概略図である。
【図７】図６の回路でつくられる波形を示す図である。
【図８】本発明の教示による、改良されたスイッチング
制御を有した同期電流コンバータの好ましい実施例の一
部ブロック図で示した概略図である。
【図９】本発明の動作を説明するために、定常状態イン
ダクタ電流とエラー波形との比較を示す図である。
【図１０】本発明を説明するために、負の傾きが全期間
にわたって後方に補間された定常状態インダクタ電流の
他の例を示す図である。
【符号の説明】
２０ 本発明の回路 ３６ クロック ４４ エラー増幅器 ４５ 信号条件回路 ５２ 加減算器 ５８ ランプ発生器
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H02M 3/00 - 3/44

Claims (11)

    (57)【特許請求の範囲】
  1. 【請求項１】 負荷に与えられた電流を制御する電流制
    御モードで動作するコンバータ回路であって、 前記負荷に接続され、正の傾きの上昇部分、負の傾きの
    下降部分及び所定の時間間隔にわたって規定された平均
    値を有するインダクタ電流であって定常状態波形を有す
    るものを流すインダクタンス手段と、 所定の周波数でクロック信号を発生するクロック手段
    と、 所定の傾きとレベルで閾値電流を生成する手段と、 前記クロック信号の各サイクルにおいて前記インダクタ
    電流が閾値電流レベルに等しくなる時にスイッチング信
    号を発生する手段と、 前記クロック信号と閾値電流とに応じて、前記インダク
    タンス手段が（１）前記クロック信号の各サイクルの始
    めから前記インダクタ電流が各サイクルの閾値電流レベ
    ルに等しくなるまで負荷電圧の一方のレベルに対して増
    加インダクタ電流を流し、そして（２）前記電流が閾値
    電流と等しくなる各サイクルの時間から各サイクルの終
    わりまで負荷電圧の他方のレベルに対して減少インダク
    タ電流を流すように２つの電源電圧の関数として、前記
    インダクタ手段の一端の電圧を２つの異なった電圧レベ
    ル間で夫々制御するスイッチング手段とからなり、そし
    て前記閾値電流を発生する前記手段は、前記負荷電圧と
    電源電圧の関数として前記閾値電流を生成し、それによ
    り閾値電流の前記所定の傾きとレベルは前記減少インダ
    クタ電流の所望定常状態解となり、またそれにより前記
    インダクタ電流のじょう乱は電流が閾値電流と等しくな
    る各サイクルの時間で急速に前記定常状態波形に収斂す
    るコンバータ回路。
  2. 【請求項２】 前記閾値電流を発生する手段は、インダ
    クタ電流の定常状態波形の負の部分の傾きに等しい傾き
    を有した負の傾きのランプ信号を発生するランプ発生器
    を有する請求項１記載のコンバータ回路。
  3. 【請求項３】 前記ランプ発生器は前記クロック信号に
    応じてクロック信号の各期間の始めにリセットされる請
    求項２記載のコンバータ回路。
  4. 【請求項４】 前記負の傾きのランプ信号の傾きは、少
    なくとも前記電源電圧と負荷電圧のひとつに応動し、そ
    の少なくともひとつの電圧の関数である請求項３記載の
    コンバータ回路。
  5. 【請求項５】 前記負の傾きのランプ信号は前記電源電
    圧と負荷電圧との関数であり、それにより前記ランプ信
    号は閾値電流を提供し、そして前記インダクタンス手段
    を介する平均インダクタ電流が前記電源電圧と負荷電圧
    の関数としてて実質的に一定に維持される請求項４記載
    のコンバータ回路。
  6. 【請求項６】 負荷に付与されるベースバンド電流のダ
    イナミック波形および平均値を制御する電流制御モード
    において動作可能なスイッチングコンバータ回路であっ
    て、前記回路が （ａ）所定の周波数でクロック信号を発生するクロック
    手段、 （ｂ）複数の電圧源の各々を選択的に前記負荷に結合さ
    せるスイッチング手段であって、それにより前記ベース
    バンド電流が前記負荷へ供給され、そして負荷電圧が前
    記負荷へ印加されるもの、及び （ｃ）前記スイッチング手段を前記クロック信号と同期
    させて動作させる制御手段であって、それにより前記複
    数の電源電圧が前記クロック信号の各サイクルの間に前
    記負荷に直列に接続されて前記ベースバンド電流のダイ
    ナミック波形を造り、その結果前記ベースバンド電流の
    実際のダイナミック波形が前記平均値を有する所望のダ
    イナミック波形として強制され且つ維持され、そして前
    記ベースバンド電流の実際のダイナミック波形に影響を
    与える１又はそれ以上の動作パラメータの値がその動作
    パラメータの関数として決定されるもの、を具備するコ
    ンバータ回路。
  7. 【請求項７】 更に、前記スイッチング手段と前記負荷
    との間に配され、前記ベースバンド電流を供給するため
    に前記スイッチング手段の出力をフィルタするフィルタ
    手段を具備する請求項６記載のコンバータ回路。
  8. 【請求項８】 前記フィルタ手段がインダクタを含有す
    る請求項７記載のコンバータ回路。
  9. 【請求項９】 前記制御手段が (i)前記ベースバンド電流の前記所望のダイナミック波
    形に関連する値を前記１又はそれ以上の動作パラメータ
    の現在の値の関数として計算する手段、 (ii)前記所望のダイナミック波形を前記計算された値と
    して示す信号を発生する信号発生手段、 (iii)実際のダイナミック波形を検知する手段、及び (iv)前記スイッチング手段を所望のダイナミック波形と
    実際のダイナミック波形との差の関数として制御する制
    御信号を発生する手段であって、それにより前記実際の
    ダイナミック波形が前記所望のダイナミック波形に強制
    され且つ一致するものを具備する請求項６記載のコンバ
    ータ回路。
  10. 【請求項１０】 パラメータが電源及び負荷電圧であ
    り、そして前記所望のダイナミック波形を計算する手段
    が前記電源及び負荷電圧の現在のレベルを決定する手段
    を含有する請求項９記載のコンバータ回路。
  11. 【請求項１１】 前記スイッチング手段を制御する制御
    信号を発生する前記手段が前記制御信号を発生し、それ
    により前記実際のダイナミック波形が前記クロック信号
    の１サイクル内で前記所望の波形に強制され且つ一致す
    る請求項９記載のコンバータ回路。
JP3320134A 1990-09-27 1991-09-27 電流モード制御式コンバータ回路 Expired - Lifetime JP2790263B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/589,068 US5111133A (en) 1990-09-27 1990-09-27 Converter circuit for current mode control
US589068 1990-09-27

Publications (2)

Publication Number Publication Date
JPH06189528A JPH06189528A (ja) 1994-07-08
JP2790263B2 true JP2790263B2 (ja) 1998-08-27

Family

ID=24356464

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3320134A Expired - Lifetime JP2790263B2 (ja) 1990-09-27 1991-09-27 電流モード制御式コンバータ回路

Country Status (2)

Country Link
US (1) US5111133A (ja)
JP (1) JP2790263B2 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5422562A (en) * 1994-01-19 1995-06-06 Unitrode Corporation Switching regulator with improved Dynamic response
US5672988A (en) * 1994-04-15 1997-09-30 Linear Technology Corporation High-speed switching regulator drive circuit
US5841313A (en) * 1995-08-30 1998-11-24 Cherry Semiconductor Corporation Switch with programmable delay
US5777503A (en) * 1996-02-22 1998-07-07 Compaq Computer Corporation Pulse width modulation bias to minimize effect of noise due to ramp switching
GB2311387B (en) * 1996-03-23 2000-03-22 Oxford Magnet Tech Regulated resonant converter
US5982160A (en) * 1998-12-24 1999-11-09 Harris Corporation DC-to-DC converter with inductor current sensing and related methods
US6813173B2 (en) * 2000-10-26 2004-11-02 02Micro International Limited DC-to-DC converter with improved transient response
US6459602B1 (en) 2000-10-26 2002-10-01 O2 Micro International Limited DC-to-DC converter with improved transient response
US6307361B1 (en) * 2001-04-25 2001-10-23 Green Power Technologies Ltd. Method and apparatus for regulating the input impedance of PWM converters
US7177783B2 (en) * 2002-06-07 2007-02-13 Cadence Design Systems, Inc. Shape based noise characterization and analysis of LSI
TW576007B (en) * 2002-09-20 2004-02-11 Richtek Technology Corp Semi-simulating current sensing apparatus and method for switching mode DC/DC power source converter
TWI239135B (en) * 2003-06-26 2005-09-01 O2Micro Int Ltd DC-to-DC converter with improved transient response
EP1797631B1 (en) * 2004-09-28 2009-01-07 Nxp B.V. Current-mode controlled dc-dc converter
JP4203464B2 (ja) 2004-11-18 2009-01-07 パナソニック株式会社 Ｄｃ−ｄｃコンバータ
US7733671B2 (en) 2006-06-23 2010-06-08 Mediatek Inc. Switching regulators
DE102007028568B4 (de) * 2006-06-23 2009-12-03 Mediatek Inc. Schaltregler
EP2775599B1 (en) * 2013-03-04 2018-09-05 Nxp B.V. Boost converter

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3294981A (en) * 1962-08-15 1966-12-27 Bose Corp Signal translation employing two-state techniques
US3418495A (en) * 1965-10-23 1968-12-24 Bose Corp Switching
US3657569A (en) * 1969-10-27 1972-04-18 Bose Corp The Turn on turn off feedback drive switching circuit
US4456872A (en) * 1969-10-27 1984-06-26 Bose Corporation Current controlled two-state modulation
US4206417A (en) * 1978-06-22 1980-06-03 Bose Corporation Sound system control
US4288738A (en) * 1980-04-03 1981-09-08 Tektronix, Inc. Dual-mode amplifier
US4425613A (en) * 1981-05-26 1984-01-10 Sperry Corporation Forced load sharing circuit for inverter power supply
US4533986A (en) * 1983-10-31 1985-08-06 General Electric Company Compact electrical power supply for signal processing applications
NZ207431A (en) * 1984-03-08 1989-03-29 Fisher & Paykel Pulse with modulation controls current in dc motor
US4672303A (en) * 1986-08-28 1987-06-09 International Business Machines Corporation Inductor current control circuit
US4902944A (en) * 1986-11-20 1990-02-20 Staubli International Ag. Digital robot control having an improved current sensing system for power amplifiers in a digital robot control
US4801859A (en) * 1986-12-23 1989-01-31 Sundstrand Corporation Boost/buck DC/DC converter
US4829259A (en) * 1987-12-02 1989-05-09 Zenith Electronics Corporation Constant current source and battery charger
US4885522A (en) * 1987-12-02 1989-12-05 Zenith Electronics Corporation Constant current source and battery charger
US4849651A (en) * 1988-02-24 1989-07-18 Hughes Aircraft Company Two-state, bilateral, single-pole, double-throw, half-bridge power-switching apparatus and power supply means for such electronic power switching apparatus

Also Published As

Publication number Publication date
US5111133A (en) 1992-05-05
JPH06189528A (ja) 1994-07-08

Similar Documents

Publication Publication Date Title
JP2790263B2 (ja) 電流モード制御式コンバータ回路
US9444342B2 (en) Clocked pulse frequency modulation buck DC-to-DC converter
US6385067B2 (en) Analog/digital PWM control circuit of a winding
US7042203B2 (en) DC-DC converter
US6034513A (en) System and method for controlling power factor and power converter employing the same
JP3574394B2 (ja) スイッチング電源装置
JP4630763B2 (ja) 固定周波数電流モードのスイッチングレギュレータにおける高次の傾き補償
US5949229A (en) Power factor correction circuit having an error signal multiplied by a current signal
US7471533B2 (en) DC-to-DC converter with improved transient response
US20080164859A1 (en) Digital Current Mode Controller
US7723967B2 (en) Step-up converter having an improved dynamic response
US8253507B2 (en) Fixed-frequency control circuit and method for pulse width modulation
US6801026B2 (en) Hysteretic DC-DC converters
WO2002001309A2 (en) Power factor correction control circuit for switching power supply
US7190152B2 (en) Closed-loop digital control system for a DC/DC converter
JP2006033958A (ja) スイッチングレギュレータ
US7705569B2 (en) Slope rate compensation circuit, method thereof and pulse width modulation boost converter circuit
US6285174B1 (en) Switching DC-to-Dc converter having on-time signal generation circuit and method for generating signal indicative of converter on-time
JPS6126304B2 (ja)
JP3581002B2 (ja) デューティー比制限機能付きパルス発生回路及びｄｃ／ｄｃコンバータ
CN115333348A (zh) 三电平直流-直流变换器以及控制电路
JPH05211766A (ja) 高デューティサイクル電流制御型ｐｗｍレギュレータの安定性を改善する回路
Kobori et al. EMI Noise Reduction of DC-DC Switching Converters with Automatic Output Ripple Cancellation
KR100415187B1 (ko) 고역률보상회로
Sakurai et al. Design of a current-mode, MOS, DC-DC buck converter with a quadratic slope compensation scheme

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980513