JP2786324B2 - Image reading device - Google Patents
Image reading deviceInfo
- Publication number
- JP2786324B2 JP2786324B2 JP2274604A JP27460490A JP2786324B2 JP 2786324 B2 JP2786324 B2 JP 2786324B2 JP 2274604 A JP2274604 A JP 2274604A JP 27460490 A JP27460490 A JP 27460490A JP 2786324 B2 JP2786324 B2 JP 2786324B2
- Authority
- JP
- Japan
- Prior art keywords
- image
- data
- circuit
- signal
- mask pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003702 image correction Methods 0.000 claims description 4
- 238000012937 correction Methods 0.000 description 36
- 238000012545 processing Methods 0.000 description 34
- 238000006243 chemical reaction Methods 0.000 description 20
- 238000010586 diagram Methods 0.000 description 16
- 238000007781 pre-processing Methods 0.000 description 11
- 238000009825 accumulation Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 238000003384 imaging method Methods 0.000 description 4
- 230000001186 cumulative effect Effects 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- 238000003705 background correction Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000011946 reduction process Methods 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Landscapes
- Image Processing (AREA)
- Facsimile Scanning Arrangements (AREA)
- Facsimile Image Signal Circuits (AREA)
Description
【発明の詳細な説明】 ＜産業上の利用分野＞ 本発明は、画像読取装置に関し、詳しくは、連続階調
画像より得られた入力画像信号を暗時のマスク画素デー
タに応じてデジタル的にノイズ低減処理を施して、画像
信号から好適にノイズを低減する画像読取装置に関す
る。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image reading apparatus, and more particularly, to digitally converting an input image signal obtained from a continuous tone image according to mask pixel data in a dark state. The present invention relates to an image reading device that performs a noise reduction process to appropriately reduce noise from an image signal.
＜従来の技術＞ 画像読取装置や画像読取記録装置などにおいては、ま
ず光電子像倍管（フォトマルチプライヤ）、撮像管およ
びCCD等の固体撮像素子等を用いて、原稿画像を読み取
り、読み取られた画像信号に画像処理装置において種々
の画像処理を施した後にこれを適当な画像記録装置によ
って感光材料や感光体等の記録材料に記録している。<Prior Art> In an image reading apparatus or an image reading / recording apparatus, an original image is first read using a photomultiplier (photomultiplier), an image pickup tube, and a solid-state image sensor such as a CCD. The image signal is subjected to various image processing in an image processing device, and is recorded on a recording material such as a photosensitive material or a photosensitive member by an appropriate image recording device.
例えば、写真やフィルムなどの連続階調画像の原稿を
CCDで読み取って電気信号に変換した後、網点階調画像
を有する印刷用フィルムなどを作製するスキャナーなど
の画像読取記録装置においては、CCDで読み取った画像
信号をゲイン補正などのアナログ的な補正を行った後、
A/D変換し、シェーディング補正や画素毎の暗時補正な
どのCCD用の補正をし、次いで、対数変換、階調変換、
倍率変換、平滑化、鮮鋭化などの各処理後、網掛処理し
て、網点画像信号とし、この網点画像信号を画像記録装
置において、光源の発光信号に変調してフィルム上に網
点画像を再生している。For example, a continuous tone image original such as a photograph or film
In image reading and recording devices such as scanners that produce printing films with halftone gradation images after converting them into electrical signals by reading them with a CCD, analog corrections such as gain correction are performed on the image signals read by the CCD. After doing
A / D conversion, correction for CCD such as shading correction and darkness correction for each pixel, then logarithmic conversion, gradation conversion,
After each processing such as magnification conversion, smoothing, sharpening, etc., the image is shaded to obtain a halftone image signal, and this halftone image signal is modulated into a light emission signal of a light source in an image recording apparatus, and the halftone image is formed on a film. Are playing.
このような画像処理装置や画像記録装置の変調処理装
置（以下、総称して画像処理装置という）においては、
連続階調画像をCCD等の固体撮像素子を用いて電気信号
に変換した後、フィルム等に再生する場合、固体撮像素
子等の特性により再生画像上にノイズが混入される場合
がある。再生画像にノイズが混入されると、再生画像の
ザラツキまたはムラが生じ、再生画像は見苦しいものと
なってしまう。このようなノイズが混入された入力画像
信号は、A/D変換器にてデジタル信号に変換される前
に、適切な回路にてノイズ補正が行われている。また、
実際の回路素子においては、零点がずれているためオフ
セット補正が行われている。In such an image processing apparatus or a modulation processing apparatus of an image recording apparatus (hereinafter, collectively referred to as an image processing apparatus),
When a continuous tone image is converted into an electric signal using a solid-state imaging device such as a CCD and then reproduced on a film or the like, noise may be mixed into the reproduced image due to the characteristics of the solid-state imaging device or the like. When noise is mixed in the reproduced image, the reproduced image becomes rough or uneven, and the reproduced image becomes unsightly. The input image signal mixed with such noise is subjected to noise correction by an appropriate circuit before being converted into a digital signal by the A / D converter. Also,
In an actual circuit element, offset correction is performed because the zero point is shifted.
従来の装置において、例えば、第10図に示すように固
体撮像素子100から増幅器102を経た信号はアナログ的な
クランプ回路104,106にて暗時電圧をクランプしてノイ
ズ低減を行った後、もう一度第２の増幅器108を用いて
信号を増幅して、その後A/D変換器110にてアナログ信号
をデジタル信号に変換する方式がある。かかる方式にお
いても増幅器102,108やA/D変換器などのアナログ素子の
オフセット誤差を各素子ごとに調整している。In a conventional apparatus, for example, as shown in FIG. 10, a signal passing through an amplifier 102 from a solid-state imaging device 100 is subjected to noise reduction by clamping dark voltage by analog clamping circuits 104 and 106, and then performing the second There is a method of amplifying a signal using the amplifier 108 and then converting an analog signal into a digital signal by the A / D converter 110. Also in this method, the offset errors of analog elements such as the amplifiers 102 and 108 and the A / D converter are adjusted for each element.
＜発明が解決しようとする課題＞ しかし、かかる画像処理装置では、実際の動作におい
て、画像読み取り時および動作停止時の間での画像読取
回路素子の温度が変動する。この画像読取回路素子の熱
変動のため特性が変わり、このため固体撮像素子から出
力される基準電圧、即ち画像読み取りのない暗時電圧に
変動が生じてしまう。温度が変動するときには、ある温
度でオフセット誤差を補償しても使用中にオフセット誤
差が変動することもある。しかも一回の読み取り走査内
においても、基準電圧のシフトにより、読み取り濃度に
対応する画像出力電圧がシフトし、このため増幅され、
A/D変換された後のデジタル入力画像データは、画像に
正確に対応したものとならない。このため後段の画像処
理回路で画像処理をして得られた画像に上述したような
画像ムラ等が発生する。<Problem to be Solved by the Invention> However, in such an image processing apparatus, in an actual operation, the temperature of the image reading circuit element fluctuates between when the image is read and when the operation is stopped. The characteristics change due to the heat fluctuation of the image reading circuit element, and therefore, the reference voltage output from the solid-state image pickup element, that is, the dark voltage when image reading is not performed, fluctuates. When the temperature fluctuates, even if the offset error is compensated at a certain temperature, the offset error may fluctuate during use. Moreover, even within one reading scan, the image output voltage corresponding to the reading density is shifted due to the shift of the reference voltage, and is thus amplified,
Digital input image data after A / D conversion does not correspond exactly to the image. For this reason, the above-described image unevenness or the like occurs in an image obtained by performing image processing in an image processing circuit in a subsequent stage.
このような比較的長い振幅を有するノイズが生じてい
るような場合にあっては、例えば、従来のノイズ低減方
式における上記従来の装置では、第10図に示したよう
に、第１の増幅器102と第２の増幅器108の間に配設され
るクランプ回路104,106で画像信号の正確なクランプ処
理を行う場合は、コンデンサ104、スイッチ106、および
前後段の増幅器102,108のリーク等により一走査周期の
長い信号を正確に補正するのは困難であり、このためノ
イズが第２の増幅器にて電圧変動等の比較的長い周期の
ノイズが増幅されて、デジタル信号化される。またクラ
ンプ回路によるオフセット補正も温度変動に対応できな
いため、得られるデジタル信号は不正確なものとなる。In a case where noise having such a relatively long amplitude is generated, for example, in the above-described conventional apparatus in the conventional noise reduction system, as shown in FIG. When an accurate clamping process of an image signal is performed by the clamp circuits 104 and 106 provided between the second amplifier 108 and the second amplifier 108, a long one scanning cycle occurs due to leakage of the capacitor 104, the switch 106, and the amplifiers 102 and 108 in the preceding and following stages. It is difficult to correct the signal accurately, so that the noise is amplified by the second amplifier in a relatively long cycle such as a voltage fluctuation and converted into a digital signal. Further, since the offset correction by the clamp circuit cannot cope with the temperature fluctuation, the obtained digital signal becomes inaccurate.
このようにアナログ素子のリークによる長い周期のノ
イズや、温度変動によるオフセット誤差については、ア
ナログ回路で解決するのは従来困難であった。As described above, it has been conventionally difficult to solve long-period noise due to analog element leakage and offset error due to temperature fluctuation with an analog circuit.
また、マスク信号にもアナログ素子系からのノイズが
混入し、マスク画素信号を用いて補正を行うと、各走査
における補正画像信号にノイズが相乗され、各走査間に
おけるレベル差となることがある。Also, noise from the analog element system is mixed in the mask signal, and when correction is performed using the mask pixel signal, noise is multiplied by the corrected image signal in each scan, which may result in a level difference between the scans. .
この発明の目的は、装置の周囲温度および動作状況に
よって変動する固体撮像素子の入力画像データに含まれ
る基準電圧変動に対応する比較的長い周期のノイズを上
記マスク画素信号を用いて補正し、マスク画素信号に混
入したノイズを有効画素数を減らすことなく適切に低減
し、この補正された入力画像信号から鮮明な画像を得る
ようにする画像読取装置を提供するにある。An object of the present invention is to correct a relatively long-period noise corresponding to a reference voltage fluctuation included in input image data of a solid-state imaging device which fluctuates depending on an ambient temperature and an operation state of an apparatus using the mask pixel signal, It is an object of the present invention to provide an image reading apparatus which appropriately reduces noise mixed in a pixel signal without reducing the number of effective pixels and obtains a clear image from the corrected input image signal.
＜課題を解決するための手段＞ 上記問題点を解決するため、本発明によれば、連続階
調画像を読み取る有効画素領域および遮光されたマスク
画素領域を一方向に有し、１走査ライン中に前記有効画
素領域からの画像データおよび前記マスク画素領域から
のマスク画素データを有するアナログ入力画像データを
出力するラインセンサと、このラインセンサによって読
み取られた、前記１走査ラインのアナログ入力画像デー
タの画像データおよびマスク画素データをデジタルデー
タに変換するA/D変換器と、このA/D変換器によってデジ
タルデータに変換された１走査ライン中のマスク画素デ
ータを、前記ラインセンサによって前記連続階調画像を
読み取りつつ、所定ライン数にわたって累積保存し、こ
の累積保存されたマスク画素データを平均してマスク画
素データの平均値を算出する画像補正値演算手段と、前
記A/D変換器によってデジタルデータに変換された画像
データから前記マスク画素データの平均値を減算してノ
イズ成分を除去し、さらに予め設定されたバイアスデー
タを加算するオフセット演算手段とを備えることを特徴
とする画像読取装置を提供することができる。<Means for Solving the Problems> In order to solve the above problems, according to the present invention, an effective pixel region for reading a continuous tone image and a light-shielded mask pixel region are provided in one direction, and one scan line A line sensor that outputs analog input image data having image data from the effective pixel area and mask pixel data from the mask pixel area; and a line sensor that reads the analog input image data of one scan line read by the line sensor. An A / D converter that converts image data and mask pixel data into digital data, and converts the mask pixel data in one scan line converted into digital data by the A / D converter into the continuous tone by the line sensor. While reading the image, cumulatively store over a predetermined number of lines, and average the cumulatively stored mask pixel data. Image correction value calculating means for calculating an average value of the mask pixel data, and removing the noise component by subtracting the average value of the mask pixel data from the image data converted into digital data by the A / D converter, It is possible to provide an image reading apparatus characterized by comprising an offset calculating means for adding preset bias data.
＜発明の作用＞ 本発明の画像読取装置では、１走査ラインの画像デー
タとマスク画素データとを有する入力画像信号を、A/D
変換器にてデジタル信号にし、デジタル信号からマスク
画素データを分離し、分離されたマスク画素データを画
像補正値演算手段にて所定ライン数にわたって累積保存
し、その累積保存データの推移からマスク画素データの
平均値を算出する。オフセット演算手段では、マスク画
素データの平均値を画像データから減算し、バイアスデ
ータを加算して、ノイズ成分を除去しつつ正規の画像デ
ータレベルを求めている。<Operation of the Invention> In the image reading apparatus of the present invention, an input image signal having image data of one scan line and mask pixel data is converted into an A / D signal.
The digital signal is converted by the converter, the mask pixel data is separated from the digital signal, and the separated mask pixel data is accumulated and stored over a predetermined number of lines by the image correction value calculation means. Is calculated. The offset calculation means subtracts the average value of the mask pixel data from the image data, adds the bias data, and obtains a normal image data level while removing noise components.
従来、A/D変換する前に行っていた画像信号のゲイン
補正などをアナログ的に行っていたのに対し、本願発明
ではA/D変換した後に、上記補正をデジタル的に行って
いるため、微妙な調整を必要とするアナログ的な回路技
術を用いなくてもより簡単に補正を達成することができ
る。Conventionally, whereas the gain correction of the image signal that was performed before A / D conversion was performed in an analog manner, in the present invention, after the A / D conversion, the above correction is performed digitally, Correction can be achieved more easily without using analog circuit technology that requires fine adjustment.
なお、本発明におけるマスク画素信号またはデータと
は、読み取られる画素をマスキングした時のCCDから出
力される画素信号を意味し、このマスク画素信号は暗時
電圧に対応している。マスキングの方法としては、CCD
ラインセンサの光電変換素子の複数の画素の一部をマス
キングする方法などが挙げられる。The mask pixel signal or data in the present invention means a pixel signal output from a CCD when a pixel to be read is masked, and this mask pixel signal corresponds to a dark voltage. As a masking method, CCD
There is a method of masking a part of a plurality of pixels of a photoelectric conversion element of a line sensor.
＜実施態様＞ 以下に本発明に係る画像読取装置について好適な実施
態様を挙げ、添付の図面を参照しながら以下に詳細に説
明する。<Embodiments> Preferred embodiments of the image reading apparatus according to the present invention will be described below, and the image reading apparatuses will be described in detail below with reference to the accompanying drawings.
本発明に係る画像読取装置の全体を第１図に示す。参
照符号10は、本実施態様に係る画像読取装置が適用され
る画像読取記録装置を示す。この画像読取記録装置10で
は原稿Ｇの連続階調画像が電気信号に変換された後、網
点階調画像としてフィルムＦ上に再生されるものであ
る。FIG. 1 shows an entire image reading apparatus according to the present invention. Reference numeral 10 indicates an image reading and recording apparatus to which the image reading apparatus according to the present embodiment is applied. In the image reading and recording apparatus 10, the continuous tone image of the original G is converted into an electric signal and then reproduced on the film F as a halftone tone image.
すなわち、原稿Ｇは図示しないが、搬送手段により矢
印Ａ方向に副走査搬送されるように構成されており、原
稿Ｇの連続階調画像は集光光学系12を介して光電変換手
段であるCCD14によって矢印Ｂ方向に主走査される。CCD
14によって光電変換され、増幅された連続階調画像は、
クロック発生器16からの主走査クロックおよび副走査ク
ロックに基づきA/D変換器18によりデジタル画像信号Ｓ
に変換された後、本発明の画像読取装置を構成する画像
処理部20に供給される。That is, although not shown, the original G is configured to be conveyed in the sub-scanning direction in the direction of arrow A by the conveying means. Is scanned in the direction of arrow B. CCD
The continuous tone image photoelectrically converted and amplified by 14 is
The digital image signal S is output by the A / D converter 18 based on the main scanning clock and the sub-scanning clock from the clock generator 16.
After being converted into the image data, the image data is supplied to the image processing unit 20 constituting the image reading apparatus of the present invention.
画像処理部20ではクロック発生器16からのクロック信
号に基づきデジタル画像信号Ｓに対してCCDのゲイン補
正、オフセット補正等を行った後、CCDによる欠陥画素
補正、暗時補正、対数変換処理、シェーデング補正、階
調変換処理、倍率変換処理、鮮鋭化処理、網掛処理等の
画像処理などを施し、２値化された網点画像信号Ｒとし
て画像記録部22に出力される。画像記録部22は網点画像
信号Ｒをレーザ光などの光信号に電気光学変換してフィ
ルムＦ上に導くことで網点階調画像を記録する。The image processing unit 20 performs CCD gain correction, offset correction, and the like on the digital image signal S based on the clock signal from the clock generator 16, and then performs defective pixel correction, darkness correction, logarithmic conversion processing, and shading by the CCD. The image is subjected to correction, gradation conversion processing, magnification conversion processing, sharpening processing, shading processing, and other image processing, and is output to the image recording unit 22 as a binarized halftone image signal R. The image recording unit 22 records a halftone dot image by electro-optically converting the halftone dot image signal R into an optical signal such as a laser beam and guiding it onto the film F.
第２図は、第１図の画像処理部20の構成を示したもの
である。この場合、画像処理部20は、前処理回路24、CC
D補正回路26、変換処理回路28、鮮鋭化処理回路30、網
掛処理回路32を備えている。FIG. 2 shows the configuration of the image processing unit 20 of FIG. In this case, the image processing unit 20 includes a pre-processing circuit 24, a CC
A D correction circuit 26, a conversion processing circuit 28, a sharpening processing circuit 30, and a shading processing circuit 32 are provided.
前処理回路24は、本発明の最も特徴的な部分であり、
CCD、増幅器およびA/D変換器などのアナログ素子ノイズ
や、温度ドリフトによるオフセット誤差の変動を、暗時
のマスク画素信号を用いて、補償するもので、例えば、
暗時のマスク画素信号レベルが複数の走査ラインにわた
って変動する場合にノイズやオフセット誤差を１ライン
ごとに補正するものである。The preprocessing circuit 24 is the most characteristic part of the present invention,
CCD, amplifier and analog device noise such as A / D converter, and offset error fluctuation due to temperature drift is compensated by using a mask pixel signal in the dark, for example,
When the mask pixel signal level at the time of darkness varies over a plurality of scanning lines, noise and offset errors are corrected for each line.
CCD補正回路26は、各画素毎の（光が入射していない
時にも存在する）ベースの不均一を補正する暗時補正お
よび固体撮像素子であるCCD14の各画素毎のばらつきに
よる入射光量に対する出力電圧の不均一を（照明の不均
一をも含めて）補正するシェーディング補正などを行う
もので、各画素の受光信号をベースのそろった均一なも
のとする、例えば同じ原稿画像濃度であれば同じ画像デ
ータ（画像信号）となるようにするものである。The CCD correction circuit 26 corrects the non-uniformity of the base (even when light is not incident) for each pixel in the dark, and outputs the amount of incident light due to variation in each pixel of the CCD 14 which is a solid-state image sensor. The shading correction for correcting the non-uniformity of the voltage (including the non-uniformity of the illumination) is performed, and the light receiving signals of the respective pixels are made uniform with a uniform base. This is to be image data (image signal).
変換処理回路28は、画像信号を対数変換する対数変換
回路、階調特性（露光量−濃度特性）に対応する画像信
号に変換する階調変換回路および主走査方向の画素密度
に対応する画像信号に変換する倍率変換回路などからな
るもので、画像記録のため信号に変換するものである。The conversion processing circuit 28 is a logarithmic conversion circuit that performs logarithmic conversion of an image signal, a gradation conversion circuit that converts an image signal into an image signal corresponding to gradation characteristics (exposure amount-density characteristics), and an image signal corresponding to the pixel density in the main scanning direction. It is composed of a magnification conversion circuit or the like for converting the image into a signal for image recording.
鮮鋭化処理回路30は、画像の輪郭などのエッジを強調
し、鮮鋭化（シャープネス）処理するもので、例えば、
原画像データから平滑化された平滑化画像の定数倍を引
き、アンシャープマスキングをして画像鮮鋭度を増し、
エッジ強調を行うものである。The sharpening processing circuit 30 emphasizes edges such as contours of an image and performs sharpening (sharpness) processing.
Subtract a constant multiple of the smoothed image from the original image data, perform unsharp masking to increase image sharpness,
Edge emphasis is performed.
網掛処理回路32は、画像濃度信号から網点画像信号を
生成するもので、この網点画像信号は、所望の角度およ
び線数に応じて画像濃度を面積変調するものである。こ
の網点画像信号は、画像記録部22に出力される。The halftone processing circuit 32 generates a halftone image signal from the image density signal, and this halftone image signal is used for area-modulating the image density according to a desired angle and the number of lines. This halftone image signal is output to the image recording unit 22.
以上説明した画像処理部20のうち、CCD補正回路26、
変換回路28、鮮鋭化処理回路30および網掛処理回路32
は、従来公知の回路を用いることができる。Among the image processing units 20 described above, the CCD correction circuit 26,
Conversion circuit 28, sharpening processing circuit 30, and shading processing circuit 32
A conventionally known circuit can be used.
前処理回路24は、本発明の最も特徴とする部分で本発
明の画像読取装置を構成するものの１つであり、CCDの
画像信号から暗時信号を減算して、画像信号をオフセッ
トし、さらにバイアスデータを加算する前処理を行うも
のである。The preprocessing circuit 24 is one of the most characteristic features of the present invention and constitutes the image reading apparatus of the present invention. The preprocessing circuit 24 subtracts the dark signal from the CCD image signal, offsets the image signal, and The pre-processing for adding the bias data is performed.
その具体的一実施例を第３図に示す。 FIG. 3 shows a specific embodiment thereof.
前処理回路24は、例えばCCDが偶数画素と奇数画素と
を並列に出力する場合、CCDからの偶数画素用および奇
数画素用に応じて、２系統に別れており、まず、偶数画
素用の系統は、マスク画素加算回路34、偶数用レジスタ
群38、レベルシフタ（×（−１））42、偶数加算値計算
回路46、および累積演算および1/128回路50から構成さ
れ、奇数画素用の系統は、同様に、マスク画素加算回路
36、奇数用レジスタ群40、レベルシフタ（×（−１））
44、奇数加算値計算回路48、および累積演算および1/12
8回路52から構成され、さらに偶数画素補正値と奇数画
素補正値を選択する加算する選択・加算回路54から、前
処理回路24が構成される。For example, when the CCD outputs even-numbered pixels and odd-numbered pixels in parallel, the preprocessing circuit 24 is divided into two systems according to the even-numbered pixels and the odd-numbered pixels from the CCD. Is composed of a mask pixel addition circuit 34, an even register group 38, a level shifter (× (−1)) 42, an even addition value calculation circuit 46, and an accumulation operation and 1/128 circuit 50. Similarly, a mask pixel addition circuit
36, odd number register group 40, level shifter (× (-1))
44, odd number addition value calculation circuit 48, accumulation operation and 1/12
The pre-processing circuit 24 is composed of eight circuits 52, and a selection / addition circuit 54 for performing addition for selecting even-numbered pixel correction values and odd-numbered pixel correction values.
入力画像信号Ｓは第11図に示すように、１走査ライン
中にマスク画素信号と画像信号とが含まれている。この
入力画像信号Ｓを搬送する信号線は、まず、偶数画素用
マスク画素加算回路34に接続される信号線ａと、奇数画
素用マスク画素加算回路36に接続される信号線ｂと、選
択・加算回路54に接続される信号線ｃとに分岐される。As shown in FIG. 11, the input image signal S includes a mask pixel signal and an image signal in one scanning line. The signal lines for carrying the input image signal S include a signal line a connected to the mask pixel adding circuit for even pixels and a signal line b connected to the mask pixel adding circuit for odd pixels. The signal branches to a signal line c connected to the addition circuit 54.
偶数画素用の系統において、マスク画素加算回路34の
出力側は、偶数用レジスタ群38の入力側に接続されると
ともに偶数加算値計算回路46の入力側にも接続される。
偶数用レジスタ群38の出力側はレベルシフタ42を経て偶
数加算値計算回路46の入力側に接続される。偶数加算値
計算回路46の出力側は累積演算および1/128回路50の入
力側に接続され、累積演算および1/128回路50の出力側
は選択・加算回路54の入力側に接続される。In the system for even-numbered pixels, the output side of the mask pixel addition circuit 34 is connected to the input side of the even-number register group 38 and also to the input side of the even-number addition value calculation circuit 46.
The output side of the even-numbered register group 38 is connected to the input side of the even-number added value calculation circuit 46 via the level shifter 42. The output side of the even-number addition value calculation circuit 46 is connected to the input side of the accumulation operation and 1/128 circuit 50, and the output side of the accumulation operation and 1/128 circuit 50 is connected to the input side of the selection / addition circuit 54.
奇数画素用の系統においても同様な接続形態であるの
でここでは説明を省略する。Since the connection configuration is the same in the system for odd-numbered pixels, the description is omitted here.
以下において、偶数画素用と奇数画素用の系統は同一
の構成であるため、偶数画素用の系統について説明す
る。なお、偶数／奇数交互に１つづつ読み出す合成モー
ドのような動作速度が遅い場合、偶数画素用と奇数画素
用の系統を大部分にわたって併用することができる。ま
た、CCDが画素を偶数／奇数ごとに読み出すのではな
く、順次読み出す場合には、前述した２系統を１系統に
することもできる。In the following, since the systems for the even-numbered pixels and the systems for the odd-numbered pixels have the same configuration, the system for the even-numbered pixels will be described. When the operation speed is low, such as in the synthesis mode in which the odd pixels are read one by one even / odd alternately, the system for the even pixels and the system for the odd pixels can be used together for the most part. Further, when the CCD does not read out the pixels for each even / odd number but sequentially reads out the pixels, the above-described two systems can be replaced with one system.
マスク画素加算回路34は、CCDが読み取った読取画素
信号のうち１ライン内の偶数画素のマスク画素を取り込
み、これらを全て加算する。さらに、マスク画素加算回
路34の一例として第４図に詳細な回路にて示すように、
読取画像信号はインバータ56で反転され、加算器58にて
反転信号に“1"が加算され、Ｄ型フリプフロップ60にて
ホールドされ、画素信号ごとに読み出される。The mask pixel adding circuit 34 takes in the mask pixels of the even pixels in one line from the read pixel signals read by the CCD, and adds them all. Further, as shown in a detailed circuit in FIG. 4 as an example of the mask pixel adding circuit 34,
The read image signal is inverted by the inverter 56, "1" is added to the inverted signal by the adder 58, held by the D-type flip-flop 60, and read for each pixel signal.
偶数用レジスタ群38は、マスク画素加算回路34で合計
された１ライン内の偶数画素のマスク画素を所定のライ
ン数にわたって格納する。さらにレジスタ群38を第５図
に詳細な回路図にて例示するように、例えば現在のライ
ンの８ライン前のマスク画素データをレジスタに格納す
る場合には、レジスタとして８個のレジスタR1〜R8を準
備し、新しいデータが随時レジスタ１から入力され、レ
ジスタR1のデータはレジスタR2に移され、レジスタR2の
データはレジスタR3に移される、……というように、新
しいデータが入力されるたびにレジスタ内のデータがシ
フト移動し、レジスタR8に格納されていたデータは新し
いデータの入力の毎に出力される。The even-number register group 38 stores the mask pixels of the even-numbered pixels in one line summed by the mask-pixel adding circuit 34 over a predetermined number of lines. Further, as shown in a detailed circuit diagram in FIG. 5, the register group 38 stores, for example, mask pixel data eight lines before the current line in a register, and includes eight registers R1 to R8 as registers. , The new data is inputted from the register 1 as needed, the data of the register R1 is moved to the register R2, the data of the register R2 is moved to the register R3, and so on. The data in the register shifts and the data stored in the register R8 is output each time new data is input.
レベルシフタ42は、偶数加算値回路46とともに減算回
路を構成し、レジスタ群38から取り出された所定ライン
前のマスク画素データにレベルをシフトするために（−
１）が加算される。即ち、マスク画素データの２の補数
がとられる。さらにこの回路42の一例として第６図に詳
細な回路図にて例示するように、入力される所定ライン
前のマスク画素データをインバータ62で反転し、さらに
加算器64にて“1"が加算されて、その結果として（−
１）加算処理が行われる。The level shifter 42 constitutes a subtraction circuit together with the even-number addition value circuit 46, and shifts the level to the mask pixel data before the predetermined line extracted from the register group 38 by (−
1) is added. That is, the two's complement of the mask pixel data is obtained. Further, as an example of this circuit 42, as shown in the detailed circuit diagram of FIG. 6, the input mask pixel data before a predetermined line is inverted by an inverter 62, and "1" is added by an adder 64. And as a result (-
1) Addition processing is performed.
偶数加算値計算回路46は、レベルシフタ42とともに減
算回路を構成し、マスク画素加算回路34からの現在のラ
インのマスク画素データと、レベルシフタ42からの所定
ライン前のマスク画素データとの減算を行う。さらにこ
の回路46の一例として第７図に詳細な回路図にて例示す
るように、現在のラインのマスク画素データの累計と、
第６図にて示した回路42にて２の補数がとられた８ライ
ン前のマスク画素データの累計との加算が加算器66にて
行われる。すなわち、現在のデータと８ライン前のデー
タとの差分が取られる。The even-number addition value calculation circuit 46 constitutes a subtraction circuit together with the level shifter 42, and performs subtraction between the mask pixel data of the current line from the mask pixel addition circuit 34 and the mask pixel data of a predetermined line before from the level shifter 42. Further, as exemplified in a detailed circuit diagram of FIG. 7 as an example of the circuit 46, the accumulation of the mask pixel data of the current line,
An adder 66 performs addition with the sum of the mask pixel data eight lines before the two's complement number obtained by the circuit 42 shown in FIG. That is, the difference between the current data and the data eight lines before is obtained.
累積演算および1/128回路50は、偶数加算値計算46か
らの現在のラインのマスク画素データと所定ライン前の
マスク画素データとの差分が累積加算され、さらにバイ
アス加算および乱数加算がされ、1/128演算がなされた
後、偶数画素補正値を出力する。さらにこの回路50の一
例として第８図に詳細な回路図にて例示するように、加
算器68にて偶数加算値計算回路46からの現在のラインの
マスク画素データと所定ライン前のマスク画素データと
の差分が累積加算され、Ｄ型フリップフロップ70にて保
持されるとともに加算器にフィードバックされ、さらに
1/2画素クロック信号により累積加算値が出力され、出
力された累積加算値に加算器72にてバイアス値および乱
数値が加算され、メモリ74に保持される。メモリ74から
は1/128演算に相当する７ビットシフトが行われ、偶数
画素補正値を出力する。なお、バイアス補正は、信号に
所定の信号レベルを保持させるために行われ、このバイ
アス補正におけるバイアスデータは、例えば64〜128ま
での所定ビット数が所定のメモリに蓄積されており、随
時取り出されるようにしてもよいし、DIPスイッチにて
予め設定してもよい。The accumulation operation and 1/128 circuit 50 accumulatively adds the difference between the mask pixel data of the current line from the even-number addition value calculation 46 and the mask pixel data of the predetermined line before, further performs bias addition and random number addition, and After the / 128 operation is performed, an even pixel correction value is output. As an example of the circuit 50, as shown in the detailed circuit diagram of FIG. 8, the adder 68 supplies the mask pixel data of the current line and the mask pixel data of the predetermined line before from the even-number addition value calculation circuit 46. Are accumulated and stored in the D-type flip-flop 70 and fed back to the adder.
The cumulative addition value is output by the 1/2 pixel clock signal, and the adder 72 adds the bias value and the random number value to the output cumulative addition value, and the result is stored in the memory 74. The memory 74 performs a 7-bit shift corresponding to a 1/128 operation, and outputs an even-numbered pixel correction value. The bias correction is performed to hold the signal at a predetermined signal level, and the bias data in the bias correction is, for example, a predetermined number of bits from 64 to 128 stored in a predetermined memory and is taken out at any time. This may be done or may be set in advance with a DIP switch.
選択・加算回路54は、累積演算および1/128回路50か
らの偶数画素補正値は、適切な同期のもとに読取画素信
号Ｓの偶数画素に加算される。さらに回路54の一例とし
て第９図に詳細な回路図にて例示するように、セレクタ
76にて偶数画素補正値または奇数画素補正値を1/2画素
クロックの同期に基づいて選択して加算器78の一方の入
力端子に入力し、加算器78にて他の入力端子に、選択さ
れた画素種類と同一の画素データが入力されて、この画
素データに画素補正値が加算される。The selection / addition circuit 54 adds the even pixel correction value from the accumulating operation and the 1/128 circuit 50 to the even pixel of the read pixel signal S under appropriate synchronization. Further, as an example of the circuit 54, as illustrated in a detailed circuit diagram of FIG.
At 76, an even pixel correction value or an odd pixel correction value is selected based on the synchronization of a 1/2 pixel clock, input to one input terminal of the adder 78, and selected to another input terminal at the adder 78. The same pixel data as the selected pixel type is input, and a pixel correction value is added to the pixel data.
このようにして入力画像データをデジタル的にオフセ
ット補正処理する。オフセット補正を行った後、画像信
号Ｑが出力される。In this way, the input image data is digitally offset-corrected. After performing the offset correction, the image signal Q is output.
以上、偶数画素用の系統における各回路について説明
した。奇数画素用の系統についても全く同様の機能を有
する回路である。The circuits in the system for the even-numbered pixels have been described above. The circuit for odd-numbered pixels has exactly the same function.
以上説明した前処理回路24の実際の回路構成について
は、論理演算回路素子を適宜組み合わせて種々に実現す
ることができる。例えば、上記前処理回路中における加
算器は、各ビット幅に応じ複数の演算回路構成素子、例
えば、標準ロジック、TTL、ECL、CMOSロジックなどを適
宜用いて構成することができる。The actual circuit configuration of the preprocessing circuit 24 described above can be variously realized by appropriately combining logical operation circuit elements. For example, the adder in the above preprocessing circuit can be configured by appropriately using a plurality of arithmetic circuit components, for example, standard logic, TTL, ECL, CMOS logic, etc., according to each bit width.
本発明に係る画像読取装置が適用される画像読取装置
は基本的に以上のように構成されるものであり、A/D変
換後におけるデータの差分レベルをデジタル値で一定に
保持するような、回路または装置に適用することがで
き、また画像処理系などの基準信号と入力信号との差異
をデジタル出力値に正確に反映させたい場合などに適用
できるものである。The image reading apparatus to which the image reading apparatus according to the present invention is applied is basically configured as described above, such that the differential level of the data after A / D conversion is held at a constant digital value, The present invention can be applied to a circuit or a device, and can be applied to a case where a difference between a reference signal of an image processing system or the like and an input signal is to be accurately reflected on a digital output value.
以上、本発明について好適実施例を挙げて説明した
が、本発明は、これに限定されるものではなく、本発明
の要旨を逸脱しない範囲において種々の改良ならびに設
計の変更が可能なことは勿論である。As described above, the present invention has been described with reference to the preferred embodiments. However, the present invention is not limited thereto, and various improvements and design changes can be made without departing from the scope of the present invention. It is.
＜発明の効果＞ 以上、詳述したように、本発明によれば、１走査ライ
ンの画像データとマスク画素データとを有する信号を、
A/D変換器にてデジタル信号にし、デジタル信号からマ
スク画素データを分離し、分離されたマスク画素データ
を画像補正値演算手段にて所定ライン数にわたって累積
保存し、その累積保存データの推移からマスク画素デー
タの平均値を算出し、マスク画素データの平均値を画像
データから減算し、バイアスデータを加算して、ノイズ
成分を除去しつつ正規の画像データレベルを求めている
ため、従来最初にアナログマスク画素信号を読み込んで
それを一定にしてアナログ的にオフセット補正を行って
いたのに比べ、動作中における各ライン毎に変化する暗
時電圧を平均化した補正値を用いて、アナログ回路を原
因とする種々の画像信号の変動を１走査ライン毎に補正
することができるので、正確なオフセット補正が行われ
る。また、アナログ回路を用いて補正するのに比べて、
調整が簡単であり、A/D変換前に、多数のセンサ増幅器
を用いる場合でも各センサ増幅器の調整をそれほど厳密
にせずにある程度ばらついた基準電圧であっても、十分
かつ正確な補正がなされるので、アナログ系の調整が楽
になる。<Effects of the Invention> As described above in detail, according to the present invention, a signal having image data and mask pixel data of one scanning line is
Convert the mask pixel data from the digital signal into a digital signal with the A / D converter, and accumulate and save the separated mask pixel data over a predetermined number of lines with the image correction value calculation means. The average value of the mask pixel data is calculated, the average value of the mask pixel data is subtracted from the image data, the bias data is added, and the normal image data level is obtained while removing the noise component. Compared to reading the analog mask pixel signal and making it constant to perform offset correction in an analog manner, the analog circuit is adjusted using a correction value obtained by averaging the dark voltage that changes for each line during operation. Variations in the various image signals that cause it can be corrected for each scanning line, so that accurate offset correction is performed. Also, compared to correcting using an analog circuit,
Adjustment is easy, and before A / D conversion, sufficient and accurate correction is made even if a large number of sensor amplifiers are used and the reference voltage varies to some extent without making the adjustment of each sensor amplifier so strict. Therefore, adjustment of analog system becomes easy.
また、マスク画素データを所定ライン数累積して、そ
の平均値にて補正を行っているため、各走査ラインにお
けるノイズ除去のために占有されるマスク画素数を減ら
す、すなわち有効画素数を増加させることができる。Further, since the mask pixel data is accumulated for a predetermined number of lines and the average value is used for correction, the number of mask pixels occupied for noise removal in each scanning line is reduced, that is, the number of effective pixels is increased. be able to.
第１図は、本発明に係る画像読取装置が適用される画像
読取記録装置の概略構成図である。 第２図は、第１図に示す画像処理部の一実施例を示すブ
ロック構成図である。 第３図は、第２図の前処理回路の一実施例を示すブロッ
ク構成図である。 第４図は、第３図のマスク画素加算回路の一実施例を示
すブロック図である。 第５図は、第３図のレジスタ群の一実施例を示すブロッ
ク図である。 第６図は、第３図のレベルシフタの一実施例を示すブロ
ック図である。 第７図は、第３図の加算値計算回路の一実施例を示すブ
ロック図である。 第８図は、第３図の累積演算および1/128演算回路の一
実施例を示すブロック図である。 第９図は、第３図の選択および加算回路の一実施例を示
すブロック図である。 第10図は、従来のアナログ補正回路を示すブロック図で
ある。 第11図は、画像処理部に入力される画像信号の波形図で
ある。 符号の説明 10……画像読取記録装置、 14……CCD、 20……画像処理部、 24……前処理回路、 34,36……マスク画素加算回路、 38,40……レジスタ群、 42,44……レベルシフト回路、 46,48……加算値計算回路、 50,52……累積演算および1/128演算回路、 54……選択および加算回路FIG. 1 is a schematic configuration diagram of an image reading and recording apparatus to which the image reading apparatus according to the present invention is applied. FIG. 2 is a block diagram showing an embodiment of the image processing unit shown in FIG. FIG. 3 is a block diagram showing an embodiment of the preprocessing circuit shown in FIG. FIG. 4 is a block diagram showing one embodiment of the mask pixel adding circuit of FIG. FIG. 5 is a block diagram showing one embodiment of the register group of FIG. FIG. 6 is a block diagram showing one embodiment of the level shifter of FIG. FIG. 7 is a block diagram showing an embodiment of the addition value calculation circuit of FIG. FIG. 8 is a block diagram showing one embodiment of the accumulative operation and 1/128 operation circuit of FIG. FIG. 9 is a block diagram showing an embodiment of the selection and addition circuit of FIG. FIG. 10 is a block diagram showing a conventional analog correction circuit. FIG. 11 is a waveform diagram of an image signal input to the image processing unit. Explanation of reference numerals 10: image reading / recording device, 14: CCD, 20: image processing unit, 24: preprocessing circuit, 34, 36 ... mask pixel addition circuit, 38, 40 ... register group, 42, 44: Level shift circuit, 46, 48: Addition value calculation circuit, 50, 52: Cumulative calculation and 1/128 calculation circuit, 54: Selection and addition circuit
Claims (1)
び遮光されたマスク画素領域を一方向に有し、１走査ラ
イン中に前記有効画素領域からの画像データおよび前記
マスク画素領域からのマスク画素データを有するアナロ
グ入力画像データを出力するラインセンサと、このライ
ンセンサによって読み取られた、前記１走査ラインのア
ナログ入力画像データの画像データおよびマスク画素デ
ータをデジタルデータに変換するA/D変換器と、このA/D
変換器によってデジタルデータに変換された１走査ライ
ン中のマスク画素データを、前記ラインセンサによって
前記連続階調画像を読み取りつつ、所定ライン数にわた
って累積保存し、この累積保存されたマスク画素データ
を平均してマスク画素データの平均値を算出する画像補
正値演算手段と、前記A/D変換器によってデジタルデー
タに変換された画像データから前記マスク画素データの
平均値を減算してノイズ成分を除去し、さらに予め設定
されたバイアスデータを加算するオフセット演算手段と
を備えることを特徴とする画像読取装置。1. An image display apparatus comprising: an effective pixel area for reading a continuous tone image and a light-shielded mask pixel area in one direction; image data from the effective pixel area and mask pixels from the mask pixel area in one scan line A line sensor that outputs analog input image data having data, and an A / D converter that converts image data and mask pixel data of the analog input image data of one scan line read by the line sensor into digital data. , This A / D
The mask pixel data in one scan line converted into digital data by the converter is accumulated and stored over a predetermined number of lines while reading the continuous tone image by the line sensor, and the accumulated and stored mask pixel data is averaged. Image correction value calculating means for calculating the average value of the mask pixel data, and removing the noise component by subtracting the average value of the mask pixel data from the image data converted into digital data by the A / D converter. And an offset calculating means for adding preset bias data.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2274604A JP2786324B2 (en) | 1990-10-12 | 1990-10-12 | Image reading device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2274604A JP2786324B2 (en) | 1990-10-12 | 1990-10-12 | Image reading device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04150571A JPH04150571A (en) | 1992-05-25 |
| JP2786324B2 true JP2786324B2 (en) | 1998-08-13 |
Family
ID=17544048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2274604A Expired - Fee Related JP2786324B2 (en) | 1990-10-12 | 1990-10-12 | Image reading device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2786324B2 (en) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62101180A (en) * | 1985-10-28 | 1987-05-11 | Toshiba Corp | Picture reader |
| JPS6457878A (en) * | 1987-08-27 | 1989-03-06 | Fuji Photo Film Co Ltd | Picture signal processing circuit |
-
1990
- 1990-10-12 JP JP2274604A patent/JP2786324B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04150571A (en) | 1992-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7196725B1 (en) | Image reading apparatus and computer readable storage medium | |
| JP3130593B2 (en) | Document reader | |
| JPH05500444A (en) | Method and apparatus for compensating for sensitivity variations in the output of a solid-state image sensor | |
| JPH0799850B2 (en) | Image reading device for image recording device | |
| US6961151B1 (en) | Image reading-out apparatus, copying machine and facsimile device utilizing the same, and method of reading out image | |
| JP2786324B2 (en) | Image reading device | |
| JPH117524A (en) | Image reader | |
| JP2718448B2 (en) | How to set image processing data | |
| JPH0642713B2 (en) | Color image input device | |
| JPH04150570A (en) | Image processing device | |
| JP2592147B2 (en) | Image signal processing device | |
| JP2667288B2 (en) | Image signal judgment device | |
| JPH0341876A (en) | Picture signal correction method | |
| JP2680097B2 (en) | Image signal correction method | |
| JP2746772B2 (en) | Image signal processing method and apparatus | |
| JP2659274B2 (en) | Image signal processing method | |
| JP2522700B2 (en) | Image signal processing method | |
| JP4303875B2 (en) | Solid-state imaging device | |
| JP2592146B2 (en) | Image signal processing device | |
| JP3751422B2 (en) | Image reading device | |
| JP2002051211A (en) | Device and method for correcting non-uniformity of imaging device and light source in image reader | |
| JPH02192375A (en) | Method for correcting dark current for solid-state image sensor | |
| JPH01177278A (en) | Picture reader | |
| JPS62180662A (en) | Picture reader | |
| JPH03145286A (en) | Output signal correction method for image sensor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080529 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090529 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090529 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100529 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |