JP2785847B2 - 負荷制御装置 - Google Patents
負荷制御装置Info
- Publication number
- JP2785847B2 JP2785847B2 JP63059643A JP5964388A JP2785847B2 JP 2785847 B2 JP2785847 B2 JP 2785847B2 JP 63059643 A JP63059643 A JP 63059643A JP 5964388 A JP5964388 A JP 5964388A JP 2785847 B2 JP2785847 B2 JP 2785847B2
- Authority
- JP
- Japan
- Prior art keywords
- abnormality
- load
- circuit
- line
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Protection Of Static Devices (AREA)
- Emergency Protection Circuit Devices (AREA)
- Control Of Voltage And Current In General (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、たとえば自動車のバツテリなどの電源に、
開閉スイツチを介在して接続される負荷の短絡、開放な
どの異常状態の検出、および電源電圧の異常などを検出
する異常検出装置を用い、負荷のオン/オフ制御などを
行う負荷制御装置に関する。
開閉スイツチを介在して接続される負荷の短絡、開放な
どの異常状態の検出、および電源電圧の異常などを検出
する異常検出装置を用い、負荷のオン/オフ制御などを
行う負荷制御装置に関する。
従来の技術 たとえば自動車に備えられる各種の負荷には、自動車
のバツテリから電源回路を介して電力が供給されてい
る。負荷に対する電力の付勢/消勢などの制御は、電源
回路に接続されるマイクロコンピュータなどを含む処理
回路によつて行われる。負荷のオン/オフ制御は、負荷
とバツテリなどの電源との間を接続/遮断することによ
つて行われるけれども、近年、従来の機械式接点装置に
代えて半導体装置によるスイツチング制御へと移りつつ
ある。このような半導体装置によるスイツチング制御を
行う利点として、信頼性の向上の他に異常検出などの付
加機能を追加することができる点が挙げられる。
のバツテリから電源回路を介して電力が供給されてい
る。負荷に対する電力の付勢/消勢などの制御は、電源
回路に接続されるマイクロコンピュータなどを含む処理
回路によつて行われる。負荷のオン/オフ制御は、負荷
とバツテリなどの電源との間を接続/遮断することによ
つて行われるけれども、近年、従来の機械式接点装置に
代えて半導体装置によるスイツチング制御へと移りつつ
ある。このような半導体装置によるスイツチング制御を
行う利点として、信頼性の向上の他に異常検出などの付
加機能を追加することができる点が挙げられる。
第3図には、典型的な先行技術の負荷制御装置1の基
本的な構成が示されている。負荷制御装置1では、負荷
2には、たとえば1チツプの集積回路素子などとして構
成される電源回路3からライン4を介して電力が供給さ
れている。前記電源回路3には、ライン5に導出される
自動車のバツテリからの電源電圧が与えられている。ラ
イン5はトランジスタ6を介してライン4に接続され、
またトランジスタ6に並列に抵抗7が接続される。抵抗
7は負荷2の開放時において、抵抗7がライン4に接続
される接続点8の電位をハイレベルとして、負荷2の異
常が検出されるようにするために設けられている。
本的な構成が示されている。負荷制御装置1では、負荷
2には、たとえば1チツプの集積回路素子などとして構
成される電源回路3からライン4を介して電力が供給さ
れている。前記電源回路3には、ライン5に導出される
自動車のバツテリからの電源電圧が与えられている。ラ
イン5はトランジスタ6を介してライン4に接続され、
またトランジスタ6に並列に抵抗7が接続される。抵抗
7は負荷2の開放時において、抵抗7がライン4に接続
される接続点8の電位をハイレベルとして、負荷2の異
常が検出されるようにするために設けられている。
負荷2はトランジスタ6の導通/遮断によつて電力付
勢/消勢される。トランジスタ6のスイツチング制御
は、マイクロコンピュータなどを含んで構成される処理
回路9によつて行われ、該処理回路9の出力がライン10
を介して入力信号制御回路11からトランジスタ6のベー
スに与えられている。入力信号制御回路11は、処理回路
9からライン10に導出される制御信号(ハイレベルまた
はローレベル)に対応するトランジスタ6のスイツチン
グ制御を実現するために、反転回路および電圧変換回路
などを含んで構成されている。
勢/消勢される。トランジスタ6のスイツチング制御
は、マイクロコンピュータなどを含んで構成される処理
回路9によつて行われ、該処理回路9の出力がライン10
を介して入力信号制御回路11からトランジスタ6のベー
スに与えられている。入力信号制御回路11は、処理回路
9からライン10に導出される制御信号(ハイレベルまた
はローレベル)に対応するトランジスタ6のスイツチン
グ制御を実現するために、反転回路および電圧変換回路
などを含んで構成されている。
入力信号制御回路11の出力はまた、ライン12を介して
異常検出回路13に与えられている。該異常検出回路13に
は接続点8の電位がライン14から与えられている。異常
検出回路13では、ライン12,14から与えられる信号に基
づいて、ライン15に異常検出信号を導出する。ライン15
は、入力信号制御回路11とトランジスタ6のベースとが
接続されるライン16に接続されており、異常検出回路13
は異常が検出されたときには、ライン15をローレベルと
し、これによつてトランジスタ6が遮断される。
異常検出回路13に与えられている。該異常検出回路13に
は接続点8の電位がライン14から与えられている。異常
検出回路13では、ライン12,14から与えられる信号に基
づいて、ライン15に異常検出信号を導出する。ライン15
は、入力信号制御回路11とトランジスタ6のベースとが
接続されるライン16に接続されており、異常検出回路13
は異常が検出されたときには、ライン15をローレベルと
し、これによつてトランジスタ6が遮断される。
接続点8の電位はさらにライン17を介して出力電圧監
視回路18に与えられる。該出力電圧監視回路18は、ライ
ン17から与えられる電圧レベルを処理回路9における演
算処理の論理に整合する電圧レベルに変換して、ライン
19から処理回路9に与える。
視回路18に与えられる。該出力電圧監視回路18は、ライ
ン17から与えられる電圧レベルを処理回路9における演
算処理の論理に整合する電圧レベルに変換して、ライン
19から処理回路9に与える。
処理回路9では、該処理回路9がライン10に導出する
制御信号と、ライン19から与えられる信号(ハイレベル
またはローレベル)とに基づいて異常検出処理が行われ
る。すなわちたとえば、ライン10に導出される制御信号
によつてトランジスタ6が導通され、負荷2が電力付勢
されているときには、接続点8にはハイレベルの電位が
現れる。またライン10に負荷2を消勢すべき制御信号が
導出されているときには、トランジスタ6は遮断され、
接続点8にはローレベルの電位が現れている。したがつ
て負荷2が正常である場合、また電源回路3が正常に動
作している場合には、ライン10に導出される制御信号の
レベルと、ライン19から処理回路9に与えられる信号レ
ベルとは1対1に対応する。このような対応関係を逸脱
したレベルの信号がライン19に導出されるとき、処理回
路9では負荷2の異常および電源回路3の異常が検出さ
れる。
制御信号と、ライン19から与えられる信号(ハイレベル
またはローレベル)とに基づいて異常検出処理が行われ
る。すなわちたとえば、ライン10に導出される制御信号
によつてトランジスタ6が導通され、負荷2が電力付勢
されているときには、接続点8にはハイレベルの電位が
現れる。またライン10に負荷2を消勢すべき制御信号が
導出されているときには、トランジスタ6は遮断され、
接続点8にはローレベルの電位が現れている。したがつ
て負荷2が正常である場合、また電源回路3が正常に動
作している場合には、ライン10に導出される制御信号の
レベルと、ライン19から処理回路9に与えられる信号レ
ベルとは1対1に対応する。このような対応関係を逸脱
したレベルの信号がライン19に導出されるとき、処理回
路9では負荷2の異常および電源回路3の異常が検出さ
れる。
発明が解決しようとする課題 処理回路9における異常検出処理は常に行われるので
はなく、たとえば該処理回路9がライン10に導出する信
号をハイレベルからローレベルへ、またはローレベルか
らハイレベルへ変化させる前後の期間、すなわち負荷2
の制御状態を変化する前後の期間において行われる。し
たがつて処理回路9が異常検出処理を行わない期間にお
いて異常が発生するときには、そのような異常は検出さ
れない。また電源回路3や負荷2は、瞬時的に異常状態
となつても比較的短い期間に回復する場合があるけれど
も、そのような異常が処理回路9が異常検出処理を行つ
ている期間に発生すれば、処理回路9は負荷2または電
源回路3の故障と診断してしまう。
はなく、たとえば該処理回路9がライン10に導出する信
号をハイレベルからローレベルへ、またはローレベルか
らハイレベルへ変化させる前後の期間、すなわち負荷2
の制御状態を変化する前後の期間において行われる。し
たがつて処理回路9が異常検出処理を行わない期間にお
いて異常が発生するときには、そのような異常は検出さ
れない。また電源回路3や負荷2は、瞬時的に異常状態
となつても比較的短い期間に回復する場合があるけれど
も、そのような異常が処理回路9が異常検出処理を行つ
ている期間に発生すれば、処理回路9は負荷2または電
源回路3の故障と診断してしまう。
本発明の目的は、瞬時的な負荷の異常状態を確実に検
出することができるようにし、しかも不所望な故障診断
を行わないようにした負荷制御装置を提供することであ
る。
出することができるようにし、しかも不所望な故障診断
を行わないようにした負荷制御装置を提供することであ
る。
課題を解決するための手段 本発明は、電源に開閉スイッチを介在して接続される
負荷への印加電圧と、開閉スイッチを導通/遮断する制
御信号INとの論理判断に基づいて、負荷および開閉スイ
ッチを含む電気回路の異常を常時検出し、異常が検出さ
れたとき、開閉スイッチを遮断する第1異常検出手段
と、 前記第1異常検出手段が出力する情報を保持する保持
手段と、 前記保持手段が保持する情報が異常を示していると
き、負荷への前記印加電圧と、前記制御信号INとの論理
判断に基づいて、前記電気回路の異常を検出する第2異
常検出手段と、 前記保持手段を保持する情報が異常を示していると
き、前記第2異常検出手段が異常を検出していなけれ
ば、その保持手段が保持する異常の回数を計数する第1
の計数手段と、 前記保持手段が保持する情報が異常を示しており、か
つ前記第2異常検出手段も異常を検出しているとき、そ
の異常の時間を計数する第2の計数手段と、 前記第1計数手段が前記異常の回数を計数するたび
に、前記保持手段および前記第2の計数手段をリセット
するリセット手段と、 前記第1の計数手段によって計数された異常の回数が
所定回数を越えるとき、第1の異常状態であると判断
し、また前記第2の計数手段によって計数された異常の
時間が所定時間を越えるとき、第2の異常状態であると
判断する手段とを含むことを特徴とする負荷制御装置で
ある。
負荷への印加電圧と、開閉スイッチを導通/遮断する制
御信号INとの論理判断に基づいて、負荷および開閉スイ
ッチを含む電気回路の異常を常時検出し、異常が検出さ
れたとき、開閉スイッチを遮断する第1異常検出手段
と、 前記第1異常検出手段が出力する情報を保持する保持
手段と、 前記保持手段が保持する情報が異常を示していると
き、負荷への前記印加電圧と、前記制御信号INとの論理
判断に基づいて、前記電気回路の異常を検出する第2異
常検出手段と、 前記保持手段を保持する情報が異常を示していると
き、前記第2異常検出手段が異常を検出していなけれ
ば、その保持手段が保持する異常の回数を計数する第1
の計数手段と、 前記保持手段が保持する情報が異常を示しており、か
つ前記第2異常検出手段も異常を検出しているとき、そ
の異常の時間を計数する第2の計数手段と、 前記第1計数手段が前記異常の回数を計数するたび
に、前記保持手段および前記第2の計数手段をリセット
するリセット手段と、 前記第1の計数手段によって計数された異常の回数が
所定回数を越えるとき、第1の異常状態であると判断
し、また前記第2の計数手段によって計数された異常の
時間が所定時間を越えるとき、第2の異常状態であると
判断する手段とを含むことを特徴とする負荷制御装置で
ある。
作 用 本発明に従えば、負荷制御装置では、第1異常検出手
段が前記電気回路の異常を常時検出しており、その検出
をしたとき、その出力を保持手段において保持する。し
たがって前記電気回路の異常状態が瞬時的に発生する場
合においても、そのような異常状態が発生したことは保
持手段における保持内容から検出することができる。
段が前記電気回路の異常を常時検出しており、その検出
をしたとき、その出力を保持手段において保持する。し
たがって前記電気回路の異常状態が瞬時的に発生する場
合においても、そのような異常状態が発生したことは保
持手段における保持内容から検出することができる。
また本発明に従えば、第1異常検出手段によって、負
荷22および開閉スイッチ26を含む電気回路の異常が検出
されると、その情報が保持手段に保持されるとともに、
この第1異常検出手段による異常の検出によって、第2
異常検出手段もまた、前記電気回路が異常を生じている
かどうかを検出し、第2異常検出手段が異常を検出して
いなければ、リセット手段は、その異常の回数を計数
し、保持手段をリセットする。これによって第1の計数
手段による保持手段に保持されている異常を示す情報の
次の回数をさらに計数することができるようになる。第
1の計数手段の計数された異常の回数が所定回数を越え
たとき、第1の異常状態であると判断する。
荷22および開閉スイッチ26を含む電気回路の異常が検出
されると、その情報が保持手段に保持されるとともに、
この第1異常検出手段による異常の検出によって、第2
異常検出手段もまた、前記電気回路が異常を生じている
かどうかを検出し、第2異常検出手段が異常を検出して
いなければ、リセット手段は、その異常の回数を計数
し、保持手段をリセットする。これによって第1の計数
手段による保持手段に保持されている異常を示す情報の
次の回数をさらに計数することができるようになる。第
1の計数手段の計数された異常の回数が所定回数を越え
たとき、第1の異常状態であると判断する。
第1異常検出手段が異常を検出することによって、前
述のように保持手段がその情報を保持し、しかも第2異
常検出手段も異常を検出しているとき、第2計数手段
は、その異常の時間を計数する。第2の計数手段によっ
て計数された異常の時間が所定時間を越えるとき、第2
の異常状態であると判断する。
述のように保持手段がその情報を保持し、しかも第2異
常検出手段も異常を検出しているとき、第2計数手段
は、その異常の時間を計数する。第2の計数手段によっ
て計数された異常の時間が所定時間を越えるとき、第2
の異常状態であると判断する。
第2の計数手段によって計数される異常の時間が、所
定時間を越えるよりも前に、第2異常検出手段が異常を
検出しなくなると、第1の計数手段は、その異常の回数
を計数し始め、これとともにリセット手段は、前述のよ
うに保持手段をリセットする。
定時間を越えるよりも前に、第2異常検出手段が異常を
検出しなくなると、第1の計数手段は、その異常の回数
を計数し始め、これとともにリセット手段は、前述のよ
うに保持手段をリセットする。
このリセット手段は、異常の回数を計数するたびに、
第2の計数手段をリセットする。
第2の計数手段をリセットする。
すなわち本発明に従えば、保持手段は、前記異常検出
手段が出力する情報を保持し、保持された異常の回数を
計数する第1の計数手段と、前記保持手段に保持された
異常の時間を計数する第2の計数手段とを備え、前記第
1および第2の計数手段のそれぞれの値が予め定める値
を越えて保持されるときには、負荷に関する第1および
第2の異常状態であるとそれぞれ判断し、異常時制御を
行う。したがつて瞬時的な異常が頻繁に発生している第
1の異常状態か、また発生した異常が一定時間継続して
起つている第2の異常状態かを区別することができ、異
常の種類に応じた異常制御を行うことができる。
手段が出力する情報を保持し、保持された異常の回数を
計数する第1の計数手段と、前記保持手段に保持された
異常の時間を計数する第2の計数手段とを備え、前記第
1および第2の計数手段のそれぞれの値が予め定める値
を越えて保持されるときには、負荷に関する第1および
第2の異常状態であるとそれぞれ判断し、異常時制御を
行う。したがつて瞬時的な異常が頻繁に発生している第
1の異常状態か、また発生した異常が一定時間継続して
起つている第2の異常状態かを区別することができ、異
常の種類に応じた異常制御を行うことができる。
実施例 第1図は、本発明の一実施例である負荷制御装置21の
基本的な構成を示すブロツク図である。負荷22は、たと
えば1チツプの集積回路素子などとして構成される異常
検出装置である電源回路23からライン24に導出される電
力によつて付勢される。電源回路23には、たとえば自動
車に搭載されるバツテリなどからライン25に導出される
電源電圧が、与えられている。ライン25は開閉スイツチ
であるトランジスタ26を介してライン24に接続されてお
り、該トランジスタ26には抵抗27が並列に接続されてい
る。抵抗27は負荷22の開放を検出するために設けられて
おり、トランジスタ26の遮断状態で、負荷22の開放時に
おいて抵抗27とライン24とが接続される接続点28の電位
はハイレベルとなり、これによつて負荷22の異常が検出
される。負荷22のオン/オフ制御は、トランジスタ26を
導通/遮断制御することによつて行われる。トランジス
タ26の導通/遮断制御は、マイクロコンピユータなどを
含んで構成される処理回路29からライン30に導出される
制御信号IN(ハイレベルまたはローレベル)によつて行
われる。ライン30に導出される制御信号INは入力信号制
御回路31に与えられ、たとえば反転および電圧変換など
が施されてライン32からトランジスタ26のベースに与え
られる。
基本的な構成を示すブロツク図である。負荷22は、たと
えば1チツプの集積回路素子などとして構成される異常
検出装置である電源回路23からライン24に導出される電
力によつて付勢される。電源回路23には、たとえば自動
車に搭載されるバツテリなどからライン25に導出される
電源電圧が、与えられている。ライン25は開閉スイツチ
であるトランジスタ26を介してライン24に接続されてお
り、該トランジスタ26には抵抗27が並列に接続されてい
る。抵抗27は負荷22の開放を検出するために設けられて
おり、トランジスタ26の遮断状態で、負荷22の開放時に
おいて抵抗27とライン24とが接続される接続点28の電位
はハイレベルとなり、これによつて負荷22の異常が検出
される。負荷22のオン/オフ制御は、トランジスタ26を
導通/遮断制御することによつて行われる。トランジス
タ26の導通/遮断制御は、マイクロコンピユータなどを
含んで構成される処理回路29からライン30に導出される
制御信号IN(ハイレベルまたはローレベル)によつて行
われる。ライン30に導出される制御信号INは入力信号制
御回路31に与えられ、たとえば反転および電圧変換など
が施されてライン32からトランジスタ26のベースに与え
られる。
入力信号制御回路31の出力はまた、ライン33を介して
異常検出回路34にも与えられている。該異常検出回路34
には接続点28の電位がライン35を介して与えられてい
る。異常検出回路34は、ライン33,35から与えられる電
圧レベルに基づいて論理演算を行って異常検出動作を行
い、負荷22および電源回路23の異常が検出されるときに
は、ライン36に異常検出信号を導出する。ライン36は、
ライン32に接続されており、異常検出回路34が負荷22の
開放などの異常を検出したときに、ライン36をローレベ
ルにし、これによってトランジスタ26が遮断される。
異常検出回路34にも与えられている。該異常検出回路34
には接続点28の電位がライン35を介して与えられてい
る。異常検出回路34は、ライン33,35から与えられる電
圧レベルに基づいて論理演算を行って異常検出動作を行
い、負荷22および電源回路23の異常が検出されるときに
は、ライン36に異常検出信号を導出する。ライン36は、
ライン32に接続されており、異常検出回路34が負荷22の
開放などの異常を検出したときに、ライン36をローレベ
ルにし、これによってトランジスタ26が遮断される。
接続点28の電位はまた、ライン37を介して出力電圧監
視回路38に与えられている。出力電圧監視回路38では、
処理回路29における異常検出処理の論理の整合のため
に、ライン37から与えられる信号レベルの反転および電
圧レベルの変換などが行われて、ライン39から処理回路
29に対応する信号D2(ハイレベルまたはローレベル)が
入力される。
視回路38に与えられている。出力電圧監視回路38では、
処理回路29における異常検出処理の論理の整合のため
に、ライン37から与えられる信号レベルの反転および電
圧レベルの変換などが行われて、ライン39から処理回路
29に対応する信号D2(ハイレベルまたはローレベル)が
入力される。
異常検出回路34の出力はまた、ライン40を介して保持
手段であるラツチ回路41に与えられている。ラツチ回路
41が出力する信号D1(ハイレベルまたはローレベル)
は、ライン42を介して処理回路29に与えられる。ラツチ
回路41には、処理回路29からライン43を介してリセツト
信号が与えられ、ラツチ回路41ではこのリセツト信号が
与えられるたび毎にその保持内容がリセツトされる。ラ
ツチ回路41は通常ハイレベルの電圧レベルを保持してお
り、ライン40からローレベルの信号(異常検出信号)が
与えられるたび毎にローレベルの電圧レベルを保持す
る。またライン43からリセツト信号が入力されるときに
はその保持内容はハイレベルとされる。
手段であるラツチ回路41に与えられている。ラツチ回路
41が出力する信号D1(ハイレベルまたはローレベル)
は、ライン42を介して処理回路29に与えられる。ラツチ
回路41には、処理回路29からライン43を介してリセツト
信号が与えられ、ラツチ回路41ではこのリセツト信号が
与えられるたび毎にその保持内容がリセツトされる。ラ
ツチ回路41は通常ハイレベルの電圧レベルを保持してお
り、ライン40からローレベルの信号(異常検出信号)が
与えられるたび毎にローレベルの電圧レベルを保持す
る。またライン43からリセツト信号が入力されるときに
はその保持内容はハイレベルとされる。
たとえば処理回路29がライン30に、負荷22を電力付勢
するための制御信号INを導出するとき、トランジスタ26
は導通されて接続点28の電位はハイレベルとなる。また
ライン30に負荷22を消勢するための制御信号INが導出さ
れるときには、接続点28の電位はローレベルとなる。こ
の接続点28の電位に対応する信号D2がライン39から処理
回路29に与えられるため、処理回路29では、ライン30に
導出する制御信号INとライン39から入力される信号D2と
を監視することによつて、負荷22および電源回路23の異
常を検出することができる。
するための制御信号INを導出するとき、トランジスタ26
は導通されて接続点28の電位はハイレベルとなる。また
ライン30に負荷22を消勢するための制御信号INが導出さ
れるときには、接続点28の電位はローレベルとなる。こ
の接続点28の電位に対応する信号D2がライン39から処理
回路29に与えられるため、処理回路29では、ライン30に
導出する制御信号INとライン39から入力される信号D2と
を監視することによつて、負荷22および電源回路23の異
常を検出することができる。
処理回路29には第1の計数手段であるカウンタ51と、
第2の計数手段であるカウンタ52が備えられている。カ
ウンタ51は後述するように、ラツチ回路41において異常
検出信号、すなわちローレベルの電圧レベルがラツチさ
れる回数を計数するカウンタであり、カウンタ52は処理
回路29の前述のような異常検出処理によつて、連続して
異常が検出される時間を計時するために設けられてい
る。
第2の計数手段であるカウンタ52が備えられている。カ
ウンタ51は後述するように、ラツチ回路41において異常
検出信号、すなわちローレベルの電圧レベルがラツチさ
れる回数を計数するカウンタであり、カウンタ52は処理
回路29の前述のような異常検出処理によつて、連続して
異常が検出される時間を計時するために設けられてい
る。
処理回路29における異常検出処理は、負荷22の制御状
態を変化するとき、すなわちライン30に導出する制御信
号INのレベルを変化する前後の期間、およびラツチ回路
41からライン42を介して与えられる信号D1がローレベル
となる場合において行われる。異常検出回路34における
負荷22の異常状態の検出は常時行われており、たとえば
瞬間的な異常状態が発生したときには、ラツチ回路41に
おいてローレベルの電圧レベルがラツチされることによ
り、処理回路29における異常検出処理が開始される。ま
た負荷22の制御状態が変化される前後の期間に異常検出
処理が行われることによつて、負荷22の異常状態および
電源回路23の異常状態が、処理回路29において検出され
る。
態を変化するとき、すなわちライン30に導出する制御信
号INのレベルを変化する前後の期間、およびラツチ回路
41からライン42を介して与えられる信号D1がローレベル
となる場合において行われる。異常検出回路34における
負荷22の異常状態の検出は常時行われており、たとえば
瞬間的な異常状態が発生したときには、ラツチ回路41に
おいてローレベルの電圧レベルがラツチされることによ
り、処理回路29における異常検出処理が開始される。ま
た負荷22の制御状態が変化される前後の期間に異常検出
処理が行われることによつて、負荷22の異常状態および
電源回路23の異常状態が、処理回路29において検出され
る。
本実施例においては、処理回路29は後述する異常検出
処理によつて、「異常判定I」、「異常判定II」の二種
類の異常判定を行う。前記「異常判定I」とは、負荷22
の異常状態または電源回路23の異常状態は継続しないけ
れども、発生頻度が高いことを表わす異常判定であり、
「異常判定II」とは、負荷22の異常状態または電源回路
23の異常状態が継続して発生しており、したがつて何ら
かの故障が生じていることを表わす異常判定である。
処理によつて、「異常判定I」、「異常判定II」の二種
類の異常判定を行う。前記「異常判定I」とは、負荷22
の異常状態または電源回路23の異常状態は継続しないけ
れども、発生頻度が高いことを表わす異常判定であり、
「異常判定II」とは、負荷22の異常状態または電源回路
23の異常状態が継続して発生しており、したがつて何ら
かの故障が生じていることを表わす異常判定である。
第2図は、処理回路29における異常検出処理を説明す
るためのフローチヤートである。処理回路29では、該処
理回路29がライン30に導出する制御信号INのレベルを変
化させる前後の期間、およびラツチ回路41からライン42
を介して入力される信号D1がローレベルとなるときに、
以下のような異常検出処理が行われる。
るためのフローチヤートである。処理回路29では、該処
理回路29がライン30に導出する制御信号INのレベルを変
化させる前後の期間、およびラツチ回路41からライン42
を介して入力される信号D1がローレベルとなるときに、
以下のような異常検出処理が行われる。
ステツプm1において、信号D1が異常であるかどうか、
すなわち信号D1がローレベルであるかどうかが判断され
る。信号D1がローレベルでない場合には、以下の処理は
行われず、信号D1がローレベルであると判断されると、
ステツプm2に進む。
すなわち信号D1がローレベルであるかどうかが判断され
る。信号D1がローレベルでない場合には、以下の処理は
行われず、信号D1がローレベルであると判断されると、
ステツプm2に進む。
ステツプm2では、ライン30に導出される制御信号INと
ライン39から入力される信号D2とが比較されて、信号D2
が異常であるかどうかが判断される。このような判断は
たとえば、ライン30に導出される制御信号INと信号D2と
の排他的論理和をとることによつて行われる。すなわち
入力信号制御回路31および出力電圧監視回路38がいずれ
も反転回路を含んで構成されている場合に、負荷22およ
び電源回路23がいずれも正常に動作しているときには、
制御信号INがハイレベルであれば信号D2はハイレベルと
なり、制御信号INがローレベルであるときには信号D2は
ローレベルとなる。このような対応関係が得られない場
合には信号D2は異常であると判断される。このような信
号D2の異常判定に関する処理は第1表にまとめられてい
る。第1表において、「H」はハイレベルを表し、
「L」はローレベルを表している。
ライン39から入力される信号D2とが比較されて、信号D2
が異常であるかどうかが判断される。このような判断は
たとえば、ライン30に導出される制御信号INと信号D2と
の排他的論理和をとることによつて行われる。すなわち
入力信号制御回路31および出力電圧監視回路38がいずれ
も反転回路を含んで構成されている場合に、負荷22およ
び電源回路23がいずれも正常に動作しているときには、
制御信号INがハイレベルであれば信号D2はハイレベルと
なり、制御信号INがローレベルであるときには信号D2は
ローレベルとなる。このような対応関係が得られない場
合には信号D2は異常であると判断される。このような信
号D2の異常判定に関する処理は第1表にまとめられてい
る。第1表において、「H」はハイレベルを表し、
「L」はローレベルを表している。
ステツプm2において、信号D2が正常であると判断され
るとステツプm3に進む。ステツプm3においては、カウン
タ52の計数値C2が零にリセツトされる。この計数値C2は
後述するように、負荷22の異常状態または電源回路23の
異常状態が継続する時間に対応する計数値であつて、し
たがつて信号D2が異常でない場合にはリセツトされなけ
ればならない。
るとステツプm3に進む。ステツプm3においては、カウン
タ52の計数値C2が零にリセツトされる。この計数値C2は
後述するように、負荷22の異常状態または電源回路23の
異常状態が継続する時間に対応する計数値であつて、し
たがつて信号D2が異常でない場合にはリセツトされなけ
ればならない。
ステツプm4においては、カウンタ51の計数値C1がイン
クリメントされる。カウンタ51はラツチ回路41が異常検
出信号(ローレベル)をラツチする回数を計数するカウ
ンタであり、したがつてその計数値C1は信号D1の異常が
検出されるたびごとにインクリメントされる。
クリメントされる。カウンタ51はラツチ回路41が異常検
出信号(ローレベル)をラツチする回数を計数するカウ
ンタであり、したがつてその計数値C1は信号D1の異常が
検出されるたびごとにインクリメントされる。
ステツプm5において、処理回路29はライン43にリセツ
ト信号を導出し、これによつてラツチ回路41がリセツト
され、その保持電圧はハイレベルとなる。
ト信号を導出し、これによつてラツチ回路41がリセツト
され、その保持電圧はハイレベルとなる。
ステツプm6においては、カウンタ51における計数値C1
が処理回路29において予め定められる基準値N1よりも大
きいかどうかが判断され、計数値C1が基準値N1よりも大
きくなるとステツプm7に進んで前述の「異常判定I」に
対応する処理が行われる。
が処理回路29において予め定められる基準値N1よりも大
きいかどうかが判断され、計数値C1が基準値N1よりも大
きくなるとステツプm7に進んで前述の「異常判定I」に
対応する処理が行われる。
ステツプm2において信号D2が異常であると判断される
とステツプm8に進んで、計数値C2がインクリメントされ
る。次にステツプm9では、計数値C2が処理回路29におい
て予め定められる基準値N2よりも大きいかどうかが判断
され、計数値C2が基準値N2以下である場合にはステツプ
m10に進む。
とステツプm8に進んで、計数値C2がインクリメントされ
る。次にステツプm9では、計数値C2が処理回路29におい
て予め定められる基準値N2よりも大きいかどうかが判断
され、計数値C2が基準値N2以下である場合にはステツプ
m10に進む。
ステツプm10においては、カウンタ52における計数動
作が過度に高速に行われないようにするための遅延処理
が行われ、この後ステツプm2に戻る。
作が過度に高速に行われないようにするための遅延処理
が行われ、この後ステツプm2に戻る。
信号D2が継続して異常であると判断されるとき、ステ
ツプm2,m8,m9,m10の処理が順次的にかつ循環して行われ
る。このときカウンタ52の計数値C2は、ステツプm10に
おける遅延処理によつて規定される時間毎に1ずつ増加
していく。このようにして計数値C2が基準値N2を越える
ときには、信号D2が異常である状態が、基準値N2とステ
ツプm10における遅延処理とによつて規定される時間に
わたつて継続することになる。このような場合にはステ
ツプm9からステツプm11に進んで前述の「異常判定II」
に対応する処理が行われる。
ツプm2,m8,m9,m10の処理が順次的にかつ循環して行われ
る。このときカウンタ52の計数値C2は、ステツプm10に
おける遅延処理によつて規定される時間毎に1ずつ増加
していく。このようにして計数値C2が基準値N2を越える
ときには、信号D2が異常である状態が、基準値N2とステ
ツプm10における遅延処理とによつて規定される時間に
わたつて継続することになる。このような場合にはステ
ツプm9からステツプm11に進んで前述の「異常判定II」
に対応する処理が行われる。
カウンタ52における計数値C2が基準値N2に達する以前
に、負荷22および電源回路23が異常状態から回復すると
きにはステツプm2からステツプm3に進むため、計数値C2
がリセツトされ、処理回路29において「異常判定II」に
対応する処理が行われることはない。
に、負荷22および電源回路23が異常状態から回復すると
きにはステツプm2からステツプm3に進むため、計数値C2
がリセツトされ、処理回路29において「異常判定II」に
対応する処理が行われることはない。
このような処理回路29における異常検出処理が、ラツ
チ回路41において異常検出信号がラッチされるときに行
われることによつて、処理回路29が異常検出処理を行つ
ていない期間において負荷22の瞬時的な異常状態が発生
した場合にも、このことを検出することができる。また
処理回路29が、負荷22の制御状態を変化させる前後にお
いて異常検出処理を行つている期間に、負荷22または電
源回路23に瞬時的に異常が発生した場合においては「異
常判定II」、すなわち故障と判定されることはない。こ
のような瞬時的な異常状態の発生に対しては、カウンタ
51の計数値C1がその発生回数を計数し、カウンタ51にお
ける計数値C1が比較的小さい場合には故障とは判定され
ない。また、負荷22または電源回路23の継続的な異常状
態の発生は、カウンタ52の計数値C2を処理回路29が監視
することによつて検出することができる。
チ回路41において異常検出信号がラッチされるときに行
われることによつて、処理回路29が異常検出処理を行つ
ていない期間において負荷22の瞬時的な異常状態が発生
した場合にも、このことを検出することができる。また
処理回路29が、負荷22の制御状態を変化させる前後にお
いて異常検出処理を行つている期間に、負荷22または電
源回路23に瞬時的に異常が発生した場合においては「異
常判定II」、すなわち故障と判定されることはない。こ
のような瞬時的な異常状態の発生に対しては、カウンタ
51の計数値C1がその発生回数を計数し、カウンタ51にお
ける計数値C1が比較的小さい場合には故障とは判定され
ない。また、負荷22または電源回路23の継続的な異常状
態の発生は、カウンタ52の計数値C2を処理回路29が監視
することによつて検出することができる。
発明の効果 本発明によれば、第1および第2計数手段によって、
瞬時的な異常が頻繁に発生している第1の異常状態か、
また発生した異常が一定時間継続して起っている第2の
異常状態かを区別することができ、異常の種類に応じた
異常制御を行うことができ、これによって上述のように
負荷制御装置の信頼性を向上することができるようにな
る。
瞬時的な異常が頻繁に発生している第1の異常状態か、
また発生した異常が一定時間継続して起っている第2の
異常状態かを区別することができ、異常の種類に応じた
異常制御を行うことができ、これによって上述のように
負荷制御装置の信頼性を向上することができるようにな
る。
特に本発明によれば、発生した異常が一定時間継続し
て起こっている負荷に関する第1の異常状態と判断され
た場合は、たとえば負荷がショートしている等の完全な
故障であるとして認識でき、発生した異常が継続しない
が発生頻度の高い負荷に関する第2の異常状態と判断さ
れた場合は、たとえば負荷への配線等の接触不良である
と認識できるため、その異常の種類に応じた対応が可能
となる。
て起こっている負荷に関する第1の異常状態と判断され
た場合は、たとえば負荷がショートしている等の完全な
故障であるとして認識でき、発生した異常が継続しない
が発生頻度の高い負荷に関する第2の異常状態と判断さ
れた場合は、たとえば負荷への配線等の接触不良である
と認識できるため、その異常の種類に応じた対応が可能
となる。
第1図は本発明の一実施例の基本的な構成を示すブロツ
ク図、第2図は処理回路29の異常検出処理を説明するた
めのフローチヤート、第3図は典型的な先行技術の基本
的な構成を示すブロツク図である。 21……負荷制御装置、22……負荷、23……電源回路、26
……トランジスタ、27……抵抗、29……処理回路、31…
…入力信号制御回路、34……異常検出回路、38……出力
電圧監視回路、41……ラツチ、51,52……カウンタ
ク図、第2図は処理回路29の異常検出処理を説明するた
めのフローチヤート、第3図は典型的な先行技術の基本
的な構成を示すブロツク図である。 21……負荷制御装置、22……負荷、23……電源回路、26
……トランジスタ、27……抵抗、29……処理回路、31…
…入力信号制御回路、34……異常検出回路、38……出力
電圧監視回路、41……ラツチ、51,52……カウンタ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−43515(JP,A) 特開 昭61−147723(JP,A) 特開 昭62−277017(JP,A) 実開 昭53−6530(JP,U) 特公 昭54−42208(JP,B2)
Claims (1)
- 【請求項1】電源に開閉スイッチを介在して接続される
負荷への印加電圧と、開閉スイッチを導通/遮断する制
御信号INとの論理判断に基づいて、負荷および開閉スイ
ッチを含む電気回路の異常を常時検出し、異常が検出さ
れたとき、開閉スイッチを遮断する第1異常検出手段
と、 前記第1異常検出手段が出力する情報を保持する保持手
段と、 前記保持手段が保持する情報が異常を示しているとき、
負荷への前記印加電圧と、前記制御信号INとの論理判断
に基づいて、前記電気回路の異常を検出する第2異常検
出手段と、 前記保持手段を保持する情報が異常を示しているとき、
前記第2異常検出手段が異常を検出していなければ、そ
の保持手段が保持する異常の回数を計数する第1の計数
手段と、 前記保持手段が保持する情報が異常を示しており、かつ
前記第2異常検出手段も異常を検出しているとき、その
異常の時間を計数する第2の計数手段と、 前記第1計数手段が前記異常の回数を計数するたびに、
前記保持手段および前記第2の計数手段をリセットする
リセット手段と、 前記第1の計数手段によって計数された異常の回数が所
定回数を越えるとき、第1の異常状態であると判断し、
また前記第2の計数手段によって計数された異常の時間
が所定時間を越えるとき、第2の異常状態であると判断
する手段とを含むことを特徴とする負荷制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63059643A JP2785847B2 (ja) | 1988-03-14 | 1988-03-14 | 負荷制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63059643A JP2785847B2 (ja) | 1988-03-14 | 1988-03-14 | 負荷制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01234010A JPH01234010A (ja) | 1989-09-19 |
JP2785847B2 true JP2785847B2 (ja) | 1998-08-13 |
Family
ID=13119105
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63059643A Expired - Lifetime JP2785847B2 (ja) | 1988-03-14 | 1988-03-14 | 負荷制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2785847B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8315778B2 (en) | 2009-12-18 | 2012-11-20 | Denso Corporation | Electronic control unit for controlling electrically driven loads in enhanced fail safe manner |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2786854B2 (ja) * | 1988-04-15 | 1998-08-13 | 三洋電機株式会社 | 圧縮機の通電制御回路 |
FR2903774B1 (fr) * | 2006-07-17 | 2008-09-05 | Renault Sas | Procede de validation d'un diagnostic de fontionnement d'un dispositif. |
JP5020307B2 (ja) * | 2009-12-07 | 2012-09-05 | 三菱電機株式会社 | 電気負荷の駆動制御装置 |
CN117079699A (zh) * | 2023-07-20 | 2023-11-17 | 重庆蓝鲸智联科技有限公司 | 一种识别u盘设备的测试装置及测试方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61147723A (ja) * | 1984-12-21 | 1986-07-05 | 日本電気株式会社 | 電源緊急切断方式 |
JPS62277017A (ja) * | 1986-05-26 | 1987-12-01 | 自動車機器株式会社 | 定電流駆動回路 |
JPS6343515A (ja) * | 1986-08-07 | 1988-02-24 | オムロン株式会社 | 故障検出回路 |
-
1988
- 1988-03-14 JP JP63059643A patent/JP2785847B2/ja not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8315778B2 (en) | 2009-12-18 | 2012-11-20 | Denso Corporation | Electronic control unit for controlling electrically driven loads in enhanced fail safe manner |
Also Published As
Publication number | Publication date |
---|---|
JPH01234010A (ja) | 1989-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100296984B1 (ko) | 전자제어장치용감시시스템 | |
US5408648A (en) | Method and apparatus for diagnosing CPU for CPU-runaway-preventing circuit | |
JP2785847B2 (ja) | 負荷制御装置 | |
JP2979605B2 (ja) | コンピュータに於けるキースイツチ入力部の異常検出方法 | |
EP4206697A1 (en) | Self-locking and detection circuit and apparatus, and control method | |
US7869172B2 (en) | Digital controller | |
JPH0626894A (ja) | 異常判定装置 | |
JP2980304B2 (ja) | クロック障害検出回路 | |
JP2000065691A (ja) | セルフシャットオフ機能の診断装置 | |
JPH11136846A (ja) | 車両用配線系統異常電流遮断装置 | |
JPS6230442B2 (ja) | ||
JPH0317923A (ja) | 駆動回路の診断方式 | |
JP2720631B2 (ja) | 短時間パルス信号判別回路 | |
JP3630824B2 (ja) | 補助リレー駆動回路 | |
JPH10108353A (ja) | 負荷の故障判定装置 | |
CN216748534U (zh) | 一种mcu输入io口同步硬件失效检测电路 | |
JPH07245865A (ja) | 配電盤とデジタル継電装置 | |
JP3163904B2 (ja) | 暴走監視機能付きcpu装置 | |
JP2671132B2 (ja) | パワードライバic | |
JP2536789Y2 (ja) | マイクロコンピュータシステムの誤動作防止装置 | |
JPS6258172A (ja) | 信号伝送線の短絡検出方法 | |
KR20240091242A (ko) | 적어도 부분적으로 전기 구동되는 차량의 전기 에너지 저장 장치의 열폭주를 결정하는 방법, 컴퓨터 프로그램 제품 및 전자 컴퓨팅 유닛 | |
JP2022190842A (ja) | 車載制御装置 | |
JPS6138363Y2 (ja) | ||
JPH0744789A (ja) | 線路異常監視装置 |