JP2784786B2 - Magnetic recording / reproducing device - Google Patents

Description

【発明の詳細な説明】 以下の順序で本発明を説明する。DETAILED DESCRIPTION OF THE INVENTION The present invention will be described in the following order.

Ａ産業上の利用分野 Ｂ発明の概要 Ｃ従来の技術 Ｄ発明が解決しようとする問題点（第４図〜第20図） Ｅ問題点を解決するための手段（第１図及び第３図） Ｆ作用（第１図及び第３図） Ｇ実施例（第１図〜第３図） （G1）第１の実施例（第１図〜第３図） （G2）他の実施例 Ｈ発明の効果 Ａ産業上の利用分野 本発明は磁気記録再生装置に関し、例えばビデオ信号
をデイジタル信号に変換して記録再生するようになされ
た磁気記録再生装置に適用して好適なものである。A Industrial field B Outline of the invention C Conventional technology D Problems to be solved by the invention (FIGS. 4 to 20) E Means for solving the problems (FIGS. 1 and 3) F operation (FIGS. 1 and 3) G embodiment (FIGS. 1 to 3) (G1) First embodiment (FIGS. 1 to 3) (G2) Other embodiments H BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a magnetic recording / reproducing apparatus, and is preferably applied to, for example, a magnetic recording / reproducing apparatus configured to convert a video signal into a digital signal for recording / reproducing.

Ｂ発明の概要 本発明は、磁気記録再生装置において、ビタビ復号回
路51、52の予測入力値D₅を、入力データy_kの値に対応す
る再生信号S_RFのレベルに応じて補正することにより、
ドット誤りを低減することができる。SUMMARY OF THE INVENTION The B invention, there is provided a magnetic recording and reproducing apparatus, a predicted input value D ₅ of the Viterbi decoding circuits 51 and 52, by correcting depending on the level of the reproduced signal S _RF corresponding to the value of the input data y _k ,
Dot errors can be reduced.

Ｃ従来の技術 従来、この種の磁気記録再生装置として一般のビデオ
テープレコーダにおいては、例えばビデオ信号を周波数
変調してアナログ信号で磁気テープ上に記録するように
なされている。C Conventional Art Conventionally, as a magnetic recording / reproducing apparatus of this type, a general video tape recorder is configured to frequency-modulate a video signal and record the analog signal on a magnetic tape, for example.

Ｄ発明が解決しようとする問題点 ところで、ビデオ信号をデイジタル信号に変換して磁
気テープに記録するようにすれば、何度ダビングしても
画質劣化のない再生映像を得ることができる。Problems to be Solved by the Invention D By the way, if a video signal is converted into a digital signal and recorded on a magnetic tape, a reproduced image with no image quality deterioration can be obtained even if dubbing is performed many times.

ところが第４図に示すように、磁気テープに信号を記
録再生する場合、磁気ヘツド等の電磁変換系が微分特性
を有していることから周波数の低い方でCN比が劣化する
のに対し、周波数が高くなると磁気テープの磁化特性か
ら同様にCN比が劣化する。However, as shown in FIG. 4, when recording / reproducing a signal on / from a magnetic tape, the CN ratio deteriorates at a lower frequency because an electromagnetic conversion system such as a magnetic head has a differential characteristic. When the frequency increases, the CN ratio similarly deteriorates due to the magnetization characteristics of the magnetic tape.

従つて磁気記録再生系においては、デイジタル化した
ビデオ信号（以下デイジタルビデオ信号と呼ぶ）に対し
て、結局良好なCN比が得られる周波数帯域が狭い特性が
ある。Therefore, the magnetic recording / reproducing system has a characteristic that a frequency band in which a good CN ratio can be finally obtained with respect to a digitized video signal (hereinafter referred to as a digital video signal) is narrow.

このためデイジタルビデオ信号を記録する場合におい
ては、CN比が最大になる近辺に信号のスペクトラムが集
中するような記録方式を選定し、これにより再生信号の
CN比の劣化を有効に回避し、デイジタルビデオ信号を効
率良く記録再生しなければならない。For this reason, when recording a digital video signal, a recording method in which the signal spectrum is concentrated near the maximum CN ratio is selected, and as a result, the reproduction signal is reproduced.
It is necessary to effectively avoid deterioration of the CN ratio and efficiently record and reproduce digital video signals.

この場合、高能率符号化方式の１つでなるクラスIVの
パーシヤルレスポンス方式を利用して、デイジタルビデ
オ信号を記録再生する方法が考えられる。In this case, a method of recording and reproducing a digital video signal using a class IV partial response system, which is one of the high-efficiency coding systems, is considered.

すなわち磁気記録再生においては、周波数の低い方及
び高い方でCN比が劣化することから、その周波数特性
は、第５図に示すように遅延オペレータＤを用いて表さ
れるクラスIVのパーシヤルレスポンス（１−D²）の周波
数特性Ｈ（ω）に近似して表現することができる。That is, in magnetic recording and reproduction, since the CN ratio deteriorates at the lower and higher frequencies, the frequency characteristic is the class IV partial response expressed using the delay operator D as shown in FIG. It can be expressed by approximating the frequency characteristic H (ω) of (1-D ² ).

因にレスポンスが最小になる周波数ω_０は、遅延オペ
レータＤで表される遅延時間Ｔに対して、次式 の関係がある。The frequency ω _{0 at} which the response is minimized is given by the following equation with respect to the delay time T represented by the delay operator D: There is a relationship.

従つて、遅延オペレータＤで表される遅延量を選定
し、CN比が最大になる近辺に信号のスペクトラムが集中
するようにすれば、磁気記録再生系の周波数特性を有効
に利用して、デイジタルビデオ信号を効率良く記録再生
し得ると考えられる。Therefore, if the delay amount represented by the delay operator D is selected and the signal spectrum is concentrated near the maximum CN ratio, the frequency characteristics of the magnetic recording / reproducing system can be effectively used, and the digital It is considered that the video signal can be efficiently recorded and reproduced.

すなわち第６図及び第７図に示すように、ビデオテー
プレコーダ１において記録データD_REC（第７図（Ａ））
をプリコード回路２に与え、所定のプリコードデータD
_PR（第７図（Ｂ））に変換する。That is, as shown in FIG. 6 and FIG. 7, the recording data D _REC (FIG. 7 (A)) is recorded in the video tape recorder 1.
Is given to the pre-coding circuit 2 and predetermined pre-coding data D
Converted to _PR (Fig. 7 (B)).

第８図に示すようにプリコード回路２は、イクスクル
ーシブオア回路2Aに記録データD_RECを受け、記録データ
D_RECの繰り返し周波数で動作するようになされた２段の
遅延回路2D1及び2D2を介して、当該イクスクルーシブオ
ア回路2Aの出力データを入力端に帰還するようになされ
ている。As shown in FIG. 8, the precoding circuit 2 receives the recording data D _REC from the exclusive OR circuit 2A,
The output data of the exclusive OR circuit 2A is fed back to the input terminal via the two-stage delay circuits 2D1 and 2D2 which operate at the D _REC repetition frequency.

これにより、順次記録データD_RECについて、次式 の演算処理が実行され、記録データD_RECが、データ間の
相関を利用して、値１及び−１の間で変化するプリコー
ドデータD_PRに変換される。As a result, the following equation is obtained for the sequential recording data D _REC. Is performed, and the recording data D _REC is converted into _precode data DPR that changes between values 1 and −1 using the correlation between the data.

ここでMOD2は２の剰余を表す。 Here, MOD2 represents the remainder of 2.

さらにプリコードデータD_PRを増幅回路３を介して増
幅した後、磁気ヘツド４を介して磁気テープ５に記録す
る。Further, after the precode data _DPR is amplified through the amplifier circuit 3, it is recorded on the magnetic tape 5 via the magnetic head 4.

再生時においては、磁気ヘツド６を介して得られる微
分特性の再生信号S_RF（第７図（Ｃ））を増幅回路８を
介して増幅した後、イコライザ回路９で周波数特性を補
正して演算処理回路10に与える。At the time of reproduction, the reproduction signal S _RF (FIG. 7 (C)) having the differential characteristic obtained through the magnetic head 6 is amplified through the amplifier circuit 8, and the frequency characteristic is corrected by the equalizer circuit 9 to calculate. This is given to the processing circuit 10.

ここで電磁変換系は微分特性を有していることから、
再生信号S_RFは遅延オペレータＤを用いて（１−Ｄ）で
表され、第５図において破線で示すような周波数特性で
表される。Here, since the electromagnetic conversion system has differential characteristics,
The reproduction signal _SRF is represented by (1-D) using the delay operator D, and is represented by a frequency characteristic as shown by a broken line in FIG.

これに対して第９図に示すように、演算処理回路10
は、加算回路11及び遅延回路12で構成され、これにより
再生信号S_RFに対して、（１＋Ｄ）の演算処理を実行す
る。On the other hand, as shown in FIG.
Is composed of an adder circuit 11 and a delay circuit 12, thereby performing (1 + D) arithmetic processing on the reproduced signal _SRF .

従つて再生時においては、記録時のプリコードデータ
D_PRに対して、全体として次式 （１−Ｄ）・（１＋Ｄ） ＝１−D² ……（３） の補正が加えられ、これによりプリコード回路２の演算
処理に対して、再生信号S_RFを電磁変換系の微分特性及
び演算処理回路10で補正する。Therefore, during playback, the precode data
Against D _PR, relative to the overall correction is applied in the following formula (1-D) · (1 + D) = 1-D 2 ...... (3), thereby processing the pre-coding circuit 2, the reproduction signal The _SRF is corrected by the differential characteristics of the electromagnetic conversion system and the arithmetic processing circuit 10.

これにより記録再生系全体として伝達関数を１に設定
し得、記録データD_RECの論理レベルに応じて振幅が所定
値以上に立ち上がる出力信号S_F（第７図（Ｄ））が得ら
れる。As a result, the transfer function can be set to 1 for the entire recording / reproducing system, and an output signal _SF (FIG. 7 (D)) whose amplitude rises to a predetermined value or more according to the logical level of the recording data D _REC is obtained.

かくして比較回路13において、所定の信号レベルV
_REF1及びV_REF2を基準にして出力信号S_Fの信号レベルを
検出するようにすれば、磁気記録再生系の周波数特性を
有効に利用して再生データD_PB（第７図（Ｅ））を復号
し得る。Thus, the predetermined signal level V
If so _REF1 and V _REF2, based on detecting a signal level of the output signal S _F, decode by effectively utilizing the frequency characteristics of the magnetic recording and reproducing system reproducing data D _PB (FIG. 7 (E)) I can do it.

さらにこのように、記録データD_RECをデータ間の相関
を利用したプリコードデータD_PRに変換して記録する場
合、例えばフアーガソンのアルゴリズム（FURGUSON'S A
LGOLITHM）を用いたビタビ複合の手法を適用して再生デ
ータD_PBを得ることができる。Thus Furthermore, when recording by converting the recording data D _REC to precode data D _PR using the correlation of the data, for example Fuagason algorithm (FURGUSON'S A
LGOLITHM) The by applying the technique of Viterbi can obtain reproduced data D _PB using.

この場合所定の信号レベルV_REF1及びV_REF2を基準にし
て再生データD_PBを得る場合比して、ビツト誤りを低減
し得ると考えられる。In this case, it is considered that bit errors can be reduced as compared with the case where reproduction data D _PB is obtained based on predetermined signal levels V _REF1 and V _REF2 .

すなわち第10図及び第11図に示すように、（３）式の
演算処理は、値b_n、b_n+1、……、の連続するプリコード
データD_PRを２クロツク周期遅延させて演算処理するこ
とを意味することから、プリコードデータD_PRの偶数系
列及び奇数系列毎に出力信号S_Fを抽出するようにすれ
ば、それぞれ偶数系列及び奇数系列のプリコードデータ
D_PRに対して、（１−Ｄ）の演算処理を実行した出力信
号S_Fを得ることができる。That is, as shown in FIGS. 10 and 11, (3) calculation of expression, the value _{b n, b n + 1,} ......, successive to the precoded data D _PR is 2 clock period delay calculation since it is meant to handle, if to extract an output signal S _F every even number series and an odd sequence of precoded data D _PR, precoded data for each even-numbered line and an odd sequence
Against D _PR, it is possible to obtain an output signal S _F which executes the arithmetic process of (1-D).

これに対して磁気記録再生系においては、磁気ヘツド
４、６、及び磁気テープ５でなる電磁変換系で雑音が混
入することから、第12図に示すように、プリコードデー
タD_PRに対する（１−D²）の演算処理回路20と、当該演
算処理回路20の出力信号S_Fに雑音S_Nを加算する加算回路
21とで書き表わすことができる。In the magnetic recording and reproducing system contrast, since the noise is mixed in the electromagnetic conversion system comprising a magnetic head 4, 6, and a magnetic tape 5, as shown in FIG. 12, (1 for precoded data D _PR a calculation processing circuit 20 of -D ^2), addition circuit for adding the noise S _N to the output signal S _F of the arithmetic processing circuit 20
21 and can be written.

従つて、プリコードデータD_PRの偶数系列及び奇数系
列毎に出力信号S_Fを抽出するようにすれば、第13図に示
すようにプリコードデータD_PRに対する（１−Ｄ）の演
算処理回路22と、当該演算処理回路22の出力信号S_Fに雑
音S_Nを加算する加算回路23とで書き表わすことができ
る。Accordance connexion, it suffices to extract the output signal S _F every even number series and an odd sequence of precoded data D _PR, arithmetic processing circuit (1-D) for the pre-code data D _PR, as shown in FIG. 13 22 can be expressed written in an adding circuit 23 for adding the noise S _N to the output signal S _F of the calculation processing circuit 22.

すなわち、プリコードデータD_PRの偶数系列及び奇数
系列毎に出力信号S_Fを抽出する場合、プリコードデータ
D_PRに対して出力信号S_Fが（１−Ｄ）の相関があること
を利用して、雑音が混入する前のプリコードデータD_PR
の値b_n、b_n+1、……、を検出すれば、ビツト誤りを有効
に低減して再生データD_PBが得られることがわかる。In other words, when extracting the output signal S _F every even number series and an odd sequence of precoded data D _PR, precoded data
By utilizing the fact that D _PR output signal S _F against there is a correlation of (1-D), precoded data before noise is mixed D _PR
Value _{b n, b n + 1,} ......, by detecting the, it can be seen that the reproduced data D _PB is obtained by effectively reducing the bit error.

第14図及び第15図に示すように、かかる前提に基づい
てフアーガソンのアルゴリズムを用いたビタビ復合回路
30においては、演算処理回路10の出力信号S_F（第15図
（Ａ））をアナログデイジタル変換回路31に与え、プリ
コードデータD_PRの偶数系列及び奇数系列毎に（すなわ
ち再生信号S_RFの信号レベルが立ち上がり及び立ち下が
る周期の２倍の周期でなる）、出力信号S_Fの振幅値をデ
イジタル信号に変換する。As shown in FIGS. 14 and 15, based on such a premise, a Viterbi decoding circuit using the Ferguson algorithm
In 30, the output signal S _F (FIG. 15 (A)) of the arithmetic processing circuit 10 provided to analog-to-digital conversion circuit 31, each even-numbered line and an odd sequence of precoded data D _PR (i.e. reproduced signal S _RF signal level is twice the period of the rising and falling periods), to convert the amplitude of an output signal S _F to the digital signal.

ちなみに値１及び−１の間で変動するプリコードデー
タD_PRに（１−Ｄ）の演算処理を実行すれば、値１、−
１又は値−１、１の連続するデータに対して、それぞれ
値２又は値−２の演算結果を得ることができることか
ら、雑音が混入した出力信号S_Fにおいては、振幅値が値
２に対して変動すると共に、記号P1で示すようにパルス
状の雑音が混入している（第15図（Ａ））。Incidentally if a process of calculating the pre-code data D _PR (1-D) that varies between the values 1 and -1, a value 1, -
For successive data of 1 or values -1,1, since it is possible to obtain the operation result of each value 2 or the value -2, the output signal S _F which noise is mixed, the amplitude value to the value 2 And pulse-like noise is mixed in as shown by a symbol P1 (FIG. 15 (A)).

これによりビタビ復合回路30においては、順次値1.
8、1.2、−1.7、０、0.8、……の入力データy_k、y_k+1…
…（第15図（Ｂ））が入力され、当該入力データy_k、y
_k+1……が順次加算回路33及び34を介して比較回路35及
びラツチ回路36に出力される。As a result, in the Viterbi decoding circuit 30, the value 1.
8, 1.2, -1.7, 0, 0.8, ... input data y _k , y _{k + 1} ...
... (FIG. 15 (B)) is input and the input data y _k , y
_{k + 1} are sequentially output to the comparison circuit 35 and the latch circuit 36 via the addition circuits 33 and 34.

ラツチ回路36は、比較回路39から出力される復号結果
のデータD₁（すなわち入力データy_kに対応する）の確か
らしさのデータΔｋを格納するようになされた記憶手段
37とスイツチ手段38とを有し、比較回路35から値１及び
−１のデータが出力されるとスイツチ手段38を閉じて確
からしさのデータΔｋを更新するようになされている。The latch circuit 36 stores the data Δk of the certainty of the decoded result data D ₁ (that is, corresponding to the input data y _k ) output from the comparison circuit 39.
37 and switch means 38, and when the data of values 1 and -1 are output from the comparison circuit 35, the switch means 38 is closed and the certainty data Δk is updated.

因にこの場合確からしさのデータΔｋの初期値として
値０のデータが格納されている。In this case, data of value 0 is stored as the initial value of the probability data Δk.

これに対して比較回路35は、加算回路33から出力され
る１クロツク周期前の入力データy_kに対応する確からし
さのデータΔｋと、入力データy_k+1の減算データD₂を受
け、この場合減算データD₂を、値±１のしきい値で値
１、０、−１のデータD₂（以下予測入力値と呼ぶ）に変
換する。Comparator circuit 35 against which receives a 1 clock cycle before the input data y _k to the likelihood that the corresponding data Δk output from the addition circuit 33, the subtraction data D ₂ input data y _{k + 1,} the If the subtraction data D _2, the threshold with the value 1 and 0 values ± 1, to -1 data D ₂ (hereinafter referred to as the predicted input value).

すなわち、確からしさのデータΔｋ及び入力データy
_k+1に対して、次式 Δｋ−y_k+1＞１ ……（４） の関係が成立する場合、予測入力値D₃を値１に設定し、
記憶手段37に格納された確からしさのデータΔＫを、次
式 Δ（ｋ＋１）＝y_k+1＋１ ……（５） で表される確からしさのデータΔ（ｋ＋１）に更新す
る。That is, the probability data Δk and the input data y
_When the following relationship is established with respect to _{k + 1} , the following formula Δk−y _{k + 1} > 1 (4) holds, the predicted input value D ₃ is set to a value of 1,
The likelihood data ΔK stored in the storage means 37 is updated to the likelihood data Δ (k + 1) represented by the following equation Δ (k + 1) = y _{k + 1} +1 (5).

これに対し、次式 Δｋ−y_k+1＜１ ……（６） の関係が成立するとき、予測入力値D₃を値−１に設定
し、記憶手段37に格納された確からしさのデータΔｋ
を、次式 Δ（ｋ＋１）＝y_k+1−１ ……（７） で表される確からしさのデータΔ（ｋ＋１）に更新す
る。On the other hand, when the following equation is established: Δk−y _{k + 1} <1 (6), the predictive input value D ₃ is set to the value −1, and the probability data stored in the storage means 37 is set. Δk
Is updated to probability data Δ (k + 1) represented by the following equation: Δ (k + 1) = y _{k + 1} −1 (7)

さらに、次式 ｜Δｋ−y_k+1|＜１ ……（８） の関係が成立するとき、予測入力値D₃を値０に設定し、
確からしさのデータΔＫを、次式 Δ（ｋ＋１）＝Δｋ ……（９） で表される確からしさのデータΔ（ｋ＋１）に更新す
る。Further, when the following expression | Δk−y _{k + 1} | <1 (8) holds, the predicted input value D ₃ is set to a value 0,
The likelihood data ΔK is updated to the likelihood data Δ (k + 1) represented by the following equation: Δ (k + 1) = Δk (9)

このことは第16図に示すように、確からしさのデータ
Δｋに対して、入力データy_k+1の値が値１以上変動する
と（第16図（Ａ））、その変動方向と逆に予測入力値D₃
を値−１又は値１に設定し、入力データy_k+1の値から値
１だけ小さな値を新たな確からしさのデータΔ（ｋ＋
１）に更新することを意味する（第16図（Ｂ））。This means that, as shown in FIG. 16, when the value of the input data y _{k + 1} fluctuates by 1 or more with respect to the probability data Δk (FIG. 16 (A)), the prediction is performed in the opposite direction to the fluctuation direction. Input value D ₃
Is set to the value -1 or the value 1, and a value smaller than the value of the input data y _{k + 1 by} the value 1 is newly set as the probability data Δ (k +
This means updating to 1) (FIG. 16 (B)).

従つて入力データy_k+1の値が、斜線で示す領域以上に
大きく変化する場合は、値１又は値−１の予測入力値D₃
が得られるのに対し、斜線で示す領域以上に大きく変化
しない場合は、値０の予測入力値D₂が出力され、確から
しさのデータΔ（ｋ＋１）がそのまま保持される。Therefore, when the value of the input data y _{k + 1} greatly changes beyond the region indicated by the oblique lines, the predicted input value D ₃ of the value 1 or the value −1
While it is obtained, if not largely changed than the region indicated by oblique lines is output predicted input value D ₂ of the value 0, the likelihood of data Δ (k + 1) is held as it is.

これにより第17図に示すように示すように、値１の予
測入力値D₃が得られた場合は、入力データy_k+1の値が立
ち下がつた場合で、少なくとも１クロツク周期前の入力
データy_kの値は、正側に大きく立ち上がつていたであろ
うと判断することができる。As a result, as shown in FIG. 17, when the predicted input value D ₃ of the value 1 is obtained, the value of the input data y _{k + 1} falls and at least one clock cycle before. It can be determined that the value of the input data y _k would have risen significantly on the positive side.

従つて入力データy_k+1のタイミングで大きな雑音が混
入した場合でも、プリコードデータD_PRの値は、値−１
から値１に立ち上がる遷移及び値−１保持される遷移以
外の変化を呈したことがわかる。Therefore, even when a large noise is mixed in at the timing of the input data y _{k + 1} , the value of the precode data _DPR is a value of −1.
It can be seen from FIG. 7 that changes other than the transition rising to the value 1 and the transition held at the value -1 are exhibited.

逆に第18図に示すように示すように、値−１の予測入
力値D₃が得られた場合は、入力データy_k+1の値が立ち上
がつた場合で、少なくとも１クロツク周期前の入力デー
タy_kの値は、負側に大きく立ち下がつていたであろうと
判断することができる。As shown, as shown in FIG. 18 Conversely, if the prediction input value D ₃ values -1 obtained, in the case where the value of the input data y _{k + 1} is One rising, at least 1 clock cycle before the value of the input data y _k can be determined that would have greatly falling month to the negative side of the.

従つて入力データy_k+1のタイミングで大きな雑音が混
入した場合でも、プリコードデータD_PRの値は、値１か
ら値−１に立ち下がる遷移及び値１に保持される遷移以
外の変化を呈したことがわかる。Therefore, even when a large noise is mixed in at the timing of the input data y _{k + 1} , the value of the _precode data _DPR changes with the transition other than the transition from the value 1 to the value −1 and the transition held at the value 1. You can see that it was presented.

これに対して第19図に示すように、値０の予測入力値
D₃が得られた場合は、入力データy_k+1の変化が小さかつ
たことを意味し、大きな雑音が混入した場合でも、プリ
コードデータD_PRの値は、値−１から値１に立ち上がる
遷移及び値１から値−１に立ち下がる遷移以外の変化を
呈したことがわかる。On the other hand, as shown in FIG.
If D ₃ is obtained, which means that the change of the input data y _{k + 1} was and small, even when a large noise is mixed, the value of the pre-code data D _PR from the value -1 to the value 1 It can be seen that there was a change other than the rising transition and the transition falling from value 1 to value -1.

従つて第20図に示すように、連続して値１、値０の予
測入力値D₃が得られた場合（第20図（Ａ））は、プリコ
ードデータD_PRの値が、値１から値−１に立ち下がつた
後値１が連続する遷移、又は値１が連続する遷移のいず
れかであることが解る。As shown in accordance connexion Figure 20, if the value 1 in succession, the predicted input value D ₃ values 0 was obtained (Figure 20 (A)), the value of the pre-code data D _PR, the value 1 It is understood that the transition is either a transition in which the value 1 continues after falling from the value to the value -1 or a transition in which the value 1 continues.

これに対して、続いて値−１の予測入力値D₃が得られ
た場合は、ここで値−１から値１に立ち上がる遷移及び
値−１に保持される遷移以外の変化を呈したことがわか
ることから、２クロツク周期前の連続するプリコードデ
ータD_PRの値が、値１から値−１に立ち下がつた後値１
が連続する遷移であることが確定する。In contrast, subsequently if the prediction input value D ₃ values -1 was obtained, it exhibited a change other than a transition held here in the transition and the value -1 rises from the value -1 to the value 1 since is known, the value of the precoded data D _PR consecutive two clock cycles ago, the value 1 after was falling month value -1 from the value 1
Is a continuous transition.

同様に値−１の予測入力値D₃に続いて値１の予測入力
値D₃が得られると、ここで値−１の予測入力値D₃が得ら
れた際に、プリコードデータD_PRの値が、値−１から値
１に立ち上がつたことがわかる。Similarly, if following the predicted input value D ₃ values -1 predicted input value D ₃ value 1 is obtained, wherein when the prediction input value D ₃ values -1 obtained, precoded data D _PR From the value -1 to the value 1.

かくして連続する予測入力値D₃に基づいて、プリコー
ドデータD_PRの遷移を判断し得、これにより記録データD
_RECを復号することができる。Thus based on the predicted input value D ₃ consecutive, obtained to determine the transition of the pre-code data D _PR, thereby recording data D
_REC can be decrypted.

この検出原理に基づいてビタビ復号回路30は、順次確
からしさのデータΔｋを更新し、更新された確からしさ
のデータΔｋに基づいて、入力データy_kの値の遷移を検
出する。Based on this detection principle, the Viterbi decoding circuit 30 sequentially updates the likelihood data Δk, and detects a transition in the value of the input data y _k based on the updated likelihood data Δk.

すなわち、値０から確からしさのデータΔｋに対して
値1.8の入力データy_k+1が入力されると、値−1.8の減算
データが得られることにより、値−１の予測入力値D₃が
出力され（第15図（Ｂ））、確からしさのデータΔｋが
値0.8に更新される（第15図（Ｄ））。That is, when input data y _{k + 1} having a value of 1.8 is input for data Δk of certainty from value 0, subtraction data having a value of −1.8 is obtained, so that a predicted input value D ₃ having a value of −1 is obtained. The data is output (FIG. 15 (B)), and the probability data Δk is updated to a value of 0.8 (FIG. 15 (D)).

続いて値1.2の入力データy_k+1が入力されると、値−
0.4の減算データが得られ、値０の予測入力値D₃が出力
され、この場合スイツチ手段38がオフ状態に保持される
ことから、値0.8の確からしさのデータΔｋがラツチ回
路36に保持される。Subsequently, when input data y _{k + 1} having a value of 1.2 is input, the value −
0.4 subtraction data is obtained, the output is the predicted input value D ₃ values 0, in this case switch means 38 from being held in the OFF state, the likelihood of data Δk value 0.8 is held in the latch 36 You.

これに対して続いて値−1.7の入力データy_k+1が入力
されると、値2.5の減算データが得られ、値１の予測入
力値D₃が出力され、確からしさのデータΔｋが値−0.7
に更新される。On the other hand, when input data y _{k + 1} having a value of −1.7 is subsequently input, subtraction data having a value of 2.5 is obtained, a predicted input value D ₃ having a value of 1 is output, and the likelihood data Δk is a value −0.7
Will be updated to

これにより、値1.8の入力データy_k+1から値1.2の入力
データy_k+1までの間、プリコードデータD_PRが値１、値
１の連続であることを検出することができる（第15図
（Ｃ））。Thus, between the input data y _{k + 1} value 1.8 to the input data y _{k + 1} value 1.2, it is possible to detect that the precoded data D _PR is the value 1, a continuous value 1 (first (Fig. 15 (C)).

かくして予測入力値D₃に基づいて、順次プリコードデ
ータD_PRの値を検出することができる。Thus based on the predicted input value D _3, it is possible to detect the sequential values of the pre-code data D _PR.

比較回路39は、確からしさのデータΔｋが値０以上の
とき、値１の復号結果のデータD₁を出力するのに対し、
確からしさのデータΔｋが負の値を取るとき、値−１の
復号結果のデータD₁を出力することにより、確からしさ
のデータΔｋを基準にして入力データy_kの立ち上がり及
び立ち下がりを検出する。Comparison circuit 39, when the likelihood of the data Δk has a value 0 or more, with respect to output data D ₁ of the decoding result of the value 1,
When certainty of data Δk takes a negative value, by outputting the data D ₁ of the decoding result value -1, detecting the rising and falling of the input data y _k based on the certainty of data Δk .

データメモリ回路40は、20段のシフトレジスタ回路を
直列接続するようになされ、これにより復号結果のデー
タD₁を一旦格納するようになされている。Data memory circuit 40 has a shift register circuit 20 steps adapted to serially connected, is made thereby to temporarily store the data D ₁ of the decoding result.

さらにデータメモリ回路40は、論理レベル「１」及び
「−１」の復号結果のデータD₁を、それぞれ論理レベル
「１」及び「０」のデータに変換した後、制御回路41か
ら出力される制御信号S_Cに基づいてその論理レベルを反
転させる。Further data memory circuit 40, the data D ₁ of the decoding result of the logic level "1" and "-1", after conversion to data of logic level "1" and "0" respectively, outputted from the control circuit 41 based on the control signal S _C to invert the logic level thereof.

制御回路41は、乗算回路42から出力される復号結果の
データD₁及び予測入力値D₂との乗算結果のデータD₄に基
づいて、プリコードデータD_PRの遷移を検出し、当該検
出結果の応じて制御信号S_Cを出力する。The control circuit 41 on the basis of the multiplication result of the data D ₄ between data D ₁ and the predicted input value D ₂ of the decoding result output from the multiplication circuit 42 detects the transition of the pre-code data D _PR, the detection result outputs a control signal S _C depending of.

これにより必要に応じて復号結果のデータD₁を反転さ
せて、プリコードデータD_PRを復号する。Thus if necessary by reversing the data D ₁ of the decoding result, decodes the precoded data D _PR.

さらにデータメモリ回路40は、出力段にイクスクルー
シブオア回路を接続するようになされ、これにより復号
したプリコードデータD_PRに（１−Ｄ）の演算処理を施
し、再生データD_PBに復号する。Further, the data memory circuit 40 is connected to an exclusive-OR circuit at the output stage, thereby _performing (1-D) arithmetic processing on the decoded _precode data _DPR and decoding it into reproduction data _DPB . .

かくして、前後のデータの相関を利用して、ビツト誤
りの少ないデータを復号し得る。In this manner, data having few bit errors can be decoded by utilizing the correlation between the preceding and following data.

ところが、実際上この種の磁気記録再生系において
は、入力データy_kの値が大きく変動する問題があり、フ
アーガソンのアルゴリズムを適用したビタビ復号回路30
を用いるようにしても、ビツト誤りの改善という点で未
だ不十分な問題があつた。However, in practice, in this type of magnetic recording / reproducing system, there is a problem that the value of input data y _k fluctuates greatly, and a Viterbi decoding circuit 30 to which the Ferguson algorithm is applied
However, there is still an unsatisfactory problem in terms of improving bit errors.

本発明は以上の点を考慮してなされたもので、従来に
比してビツト誤りを改善することができる磁気記録再生
装置を提案しようとするものである。The present invention has been made in view of the above points, and it is an object of the present invention to propose a magnetic recording / reproducing apparatus capable of improving bit errors as compared with the related art.

Ｅ問題点を解決するための手段 かかる課題を解決するため本発明においては、パーシ
ヤルレスポンス方式を利用して、所定のデータD_RECを磁
気記録媒体５に記録すると共に、磁気記録媒体５から得
られる再生信号S_RFを、ビタビ復号回路51、52で復号す
るようになされた磁気記録再生装置43において、再生信
号S_RFのレベルの瞬時値を検出する検出手段53、54と、
検出手段53、54の出力に応じてビタビ復号回路51、52内
の予測入力値D₅を補正する補正手段55とを設け、ビタビ
復号回路51、52の入力データy_kの値に対応する再生信号
S_RFのレベルに応じて、予測入力値D₅を補正するように
した。Means for Solving Problem E In order to solve such a problem, in the present invention, a predetermined data D _REC is recorded on the magnetic recording medium 5 by using a partial response method and obtained from the magnetic recording medium 5. the reproduced signal S _RF which is, in the magnetic recording and reproducing apparatus 43 that is adapted to decode the Viterbi decoding circuit 51, the detection means 53, 54 for detecting an instantaneous value of the level of the reproduced signal S _RF,
It provided a correction unit 55 for correcting the predicted input value D ₅ in the Viterbi decoding circuits 51 and 52 according to the output of the detection means 53 and 54, corresponding to the values of the input data y _k of the Viterbi decoding circuits 51 and 52 play signal
Depending on the level of S _RF, and to correct the predicted input value D _5.

Ｆ作用 ビタビ復号回路51、52において、予測入力値D₅を入力
データy_kの値に対応する再生信号S_RFのレベルに応じて
補正することにより、再生信号S_RFのレベルが大きく変
動してもビツト誤りの少ないデータを復号することがで
きる。In F acting Viterbi decoding circuit 51, the input by correcting depending on the level of the reproduced signal S _RF corresponding to the value of data y _k, a reproduced signal S _RF level is varied largely predicted input value D ₅ Can also decode data with few bit errors.

Ｇ実施例 以下図面について、本発明の一実施例を詳述する。G Example Hereinafter, an example of the present invention will be described in detail with reference to the drawings.

（G1）第１の実施例 第９図との対応部分に同一符号を付して示す第１図に
おいて、43は全体としてビデオテープレコーダを示し、
副搬送波信号の４倍のクロツク信号S_CKで動作するよう
になされたアナログデイジタル変換回路44に、ビデオ信
号S_Vを与える。(G1) First Embodiment In FIG. 1 in which parts corresponding to those in FIG. 9 are assigned the same reference numerals, 43 indicates a video tape recorder as a whole,
The analog-to-digital conversion circuit 44 adapted to operate at four times the clock signal S _CK subcarrier signal to provide a video signal S _V.

これにより当該アナログデイジタル変換回路44から、
８ビツトのデイジタルビデオ信号D_Vが得られるようにな
され、データ圧縮回路45でデータが圧縮されて約25〔Mb
ps〕のデータD_Rに変換される。Thereby, from the analog digital conversion circuit 44,
8-bit digital video signal D _V is made so as to obtain, from about 25 [Mb data by the data compression circuit 45 is compressed
It is converted into data D _R of ps].

これに対してエラーコレクシヨン回路（ECC）46は、
データ圧縮されたデイジタルビデオ信号D_Rをデイジタル
信号処理されたオーデイオ信号D_Aと共に受け、シヤフリ
ング、誤り訂正用の符号付加等を実行するようになさ
れ、これにより約30〔Mbps〕の記録データD_RECが出力さ
れるようになされている。The error correction circuit (ECC) 46, on the other hand,
The digital video signal D _R which is data compressed received with digital signal processed audio signal D _A, Shiyafuringu, adapted to execute the code addition or the like for error correction, thereby recording data D _REC approximately 30 [Mbps] Is output.

さらにこの実施例においては、プリコード回路２及び
増幅回路３間に加算回路49が介挿されるようになされ、
これにより第２図に示すようにプリコード回路２から出
力されるプリコードデータD_PRを所定ブロツク毎に分割
し、各ブロツクの前後に所定のデータDpが付加されてプ
リアンブル及びポストアンブルを形成するようになされ
ている。Further, in this embodiment, an addition circuit 49 is interposed between the precoding circuit 2 and the amplification circuit 3,
Thereby splitting the precoded data D _PR outputted from the pre-coding circuit 2 as shown in FIG. 2 for each predetermined block, the predetermined data Dp is added before and after each block to form a preamble and postamble It has been made like that.

プリアンブルにおいては、プリコードデータD_PRの繰
り返し周波数30〔MHz〕の1/2の周波数15〔MHz〕の基準
信号が記録され、当該基準信号の周波数が（１）式を満
足する周波数ω_０になるように選定されている。In the preamble, the reference signal of the frequency 15 1/2 of the repetition frequency 30 of the pre-code data D _PR [MHz] [MHz] is recorded, the frequency omega ₀ of the frequency of the reference signal, thereby satisfying the expression (1) It has been selected to be.

さらにこの実施例においては、回転ドラム（図示せ
ず）上に180度の角間隔で配置されるようになされた磁
気ヘツド4A及び4Bに増幅回路３の出力信号を順次交互に
出力し、これによりポストアンブル及びプリアンブルが
付加されたプリコードデータD_PRを、１ブロツク単位で
記録トラツクに記録するようになされている。Further, in this embodiment, the output signals of the amplifier circuit 3 are alternately output to the magnetic heads 4A and 4B arranged at an angular interval of 180 degrees on a rotating drum (not shown). precoded data D _PR which postamble and the preamble is added, is adapted to record the recording tracks by one block unit.

従つて再生時においては、順次磁気ヘツド6A及び6Bか
ら、プリアンブル及びポストアンブルのデータに挟まれ
たプリコードデータD_PRの再生信号S_RFを得ることができ
る。During accordance connexion reproduction can sequentially from the magnetic head 6A and 6B, to obtain a reproduced signal S _RF precoded data D _PR sandwiched data preamble and postamble.

従つてこの実施例においては、プリアンブルから得ら
れる周波数15〔MHz〕の基準信号を基準にしてクロツク
信号を形成するようになされ、当該クロツク信号に基づ
いて再生信号S_RFを処理するようになされている。Therefore, in this embodiment, a clock signal is formed based on a reference signal having a frequency of 15 [MHz] obtained from a preamble, and a reproduction signal _SRF is processed based on the clock signal. I have.

これに対して選択回路50は、アナログデイジタル変換
回路21から出力される入力データy_kに同期して、順次交
互に接点を切り換えるようになされ、これにより入力デ
ータy_kを偶数系列及び奇数系列に分離して、それぞれビ
タビ復号回路51及び52に出力するようになされている。On the other hand, the selection circuit 50 switches the contacts sequentially and alternately in synchronization with the input data y _k output from the analog digital conversion circuit 21, thereby converting the input data y _k into an even number sequence and an odd number sequence. They are separated and output to Viterbi decoding circuits 51 and 52, respectively.

これに対して第３図に示すように、レベル検出回路53
（54）は、選択回路50から出力される入力データy_kの立
ち上がり及び立ち下がりの値と、所定の基準レベルとの
比較結果を得るようになされた比較回路で構成され、こ
の実施例においては、入力データy_kの立ち上がり及び立
ち下がりの値が値1.5以上のとき、信号レベルが立ち上
がる検出信号S_C1をビタビ復号回路51（52）に出力す
る。On the other hand, as shown in FIG.
(54) is constituted by a comparator circuit that is adapted to obtain a comparison result of the value of the rise and fall, with a predetermined reference level of the input data y _k output from the selection circuit 50, in this embodiment , the value of the rise and fall of the input data y _k is when the above value 1.5, and outputs a detection signal S _C1 whose signal level rises to the Viterbi decoding circuit 51 (52).

ビタビ復号回路51（52）は、比較回路35に代えて比較
回路55を有し、当該比較回路55に検出信号S_C1を受ける
ようになされている。The Viterbi decoding circuit 51 (52) has a comparison circuit 55 instead of the comparison circuit 35, and the comparison circuit 55 receives the detection signal _SC1 .

比較回路55は、検出信号S_C1に応じてしきい値C_tを切
り換えると共に、値１、−１及び０の予測入力値D₃に代
えて値C_t、−C_t、０の予測入力値D₅を出力するようにな
され、これにより確からしさのデータΔｋ及び入力デー
タy_k+1に対して、次式 Δｋ−y_k+1＞C_t ……（４） の関係が成立するとき、予測入力値D₅を値C_tに設定し、
記憶手段37に格納された確からしさのデータΔｋを、次
式 Δ（ｋ＋１）＝y_k+1＋C_t ……（10） で表される確からしさのデータΔ（ｋ＋１）に更新す
る。Comparator circuit 55 switches the threshold C _t in response to the detection signal S _C1, the values 1, -1 and 0 in the prediction input value D ₃ in place of the value C _t, the predicted input value of -C _t, 0 It adapted to output a D _5, thereby to data .DELTA.k and the input data y _{k + 1} of the probability, when the following relationship _{Δk-y k + 1> C} t ...... (4) is satisfied, set the predicted input value D ₅ to the value C _t,
The probability data Δk stored in the storage means 37 is updated to the probability data Δ (k + 1) represented by the following equation: Δ (k + 1) = y _{k + 1} + C _t (10)

これに対し、次式 Δｋ−y_k+1＜C_t ……（11） の関係が成立するとき予測入力値D₅を値−C_tに設定し、
記憶手段37に格納された確からしさのデータΔｋを、次
式 Δ（ｋ＋１）＝y_k+1−C_t ……（12） で表される確からしさのデータΔ（ｋ＋１）に更新す
る。On the other hand, when the following equation Δk−y _{k + 1} <C _t holds (11), the predicted input value D ₅ is set to the value −C _t ,
The likelihood data Δk stored in the storage means 37 is updated to the likelihood data Δ (k + 1) represented by the following equation: Δ (k + 1) = y _{k + 1} −C _t (12)

さらに、次式 ｜Δｋ−y_k+1|＜C_t ……（13） の関係が成立するとき、予測入力値D₅を値０に設定し、
確からしさのデータΔｋを、次式 Δ（ｋ＋１）＝Δｋ ……（14） で表される確からしさのデータΔ（ｋ＋１）に保持す
る。Further, when the following equation | Δk−y _{k + 1} | <C _t holds (13), the predicted input value D ₅ is set to a value 0,
The likelihood data Δk is held as the likelihood data Δ (k + 1) represented by the following equation: Δ (k + 1) = Δk (14)

これにより、再生信号S_RFの信号レベルが大きく変動
して入力データy_kの値が変動した場合、当該変動に追従
してしきい値C_tを切り換え、予測入力値D₅を補正すると
共に確からしさのデータΔｋを補正することができ、当
該補正された予測入力値D₅及び確からしさのデータΔｋ
に基づいて再生データD_PBO（D_PBE）を得ることができ
る。Thus, if the value of the input data y _k varies greatly reproduced signal S _RF signal level is varied, certainly with switching threshold C _t to follow to the variation, it corrects the predicted input value D ₅ Rashi of data Δk can be corrected, data Δk of the corrected predicted input values D ₅ and likelihood
The reproduction data D _PBO (D _PBE ) can be obtained based on

従つてその分、従来に比して再生信号S_RFの信号レベ
ルが変動して、入力データy_kの値が変動した場合でも、
ビツト誤りの少ない再生データD_PBO（D_PBE）を得ること
ができる。Accordance connexion correspondingly, the signal level of the reproduced signal S _RF in comparison with the conventional varies, even if the value of the input data y _k varies,
Reproduced data D _PBO (D _PBE ) with few bit errors can be obtained.

さらにこのように入力データy_kの変動に追従して比較
回路54のしきい値C_tを切り換え、予測入力値D₅を補正す
ると共に確からしさのデータΔｋを補正するようにすれ
ば、従来の自動利得調整回路で補正し得なかつた、再生
信号S_RFの瞬間的な変動に対しても、ビツト誤りを有効
に回避することができ、集積回路化して応答特性の良い
自動利得調整回路の機能を得ることができる。Further thus switching the threshold C _t of follow to the variation of the input data y _k comparator circuit 54, if to correct the likelihood data Δk together to correct the predicted input value D _5, the conventional has failed obtained corrected with automatic gain control circuit, even for instantaneous variation of the reproduced signal S _RF, it is possible to effectively avoid the bit errors, the function of a good automatic gain control circuit having response characteristics to an integrated circuit Can be obtained.

かくして制御回路56は、値１、−１、０で変化する予
測入力値D₃及び復号結果のデータD₁の乗算結果に代え
て、値C_t、−C_t、０で変化する予測入力値D₅及び復号結
果のデータD₁の乗算結果に応じて制御信号S_Cを出力する
ようになされ、この実施例においては、しきい値C_tの値
を例えば値１及び値0.7で切り換えて、ビツト誤りの小
さな再生データD_PBO（D_PBE）を得るようになされてい
る。Thus the control circuit 56, a value 1, instead of the predicted input value D ₃ and the data D ₁ of the decoding result multiplication result varies -1,0, value C _t, the predicted input value that varies -C _t, 0 D ₅ and is designed to output a control signal S _C in accordance with the result of multiplying the data D ₁ of the decoding result, in this embodiment, by switching the value of the threshold C _t for example the value 1 and the value 0.7, Reproduction data D _PBO (D _PBE ) having a small bit error is obtained.

これに対して選択回路58は、ビタビ復号回路51及び52
から出力される再生データD_PBO及びD_PBEを受け、順次接
点を切り換えることにより、偶数系列及び奇数系列に分
割したデータを元の配列に戻すようになされている。On the other hand, the selection circuit 58 includes the Viterbi decoding circuits 51 and 52.
, Receiving the reproduction data D _PBO and D _PBE output from, and sequentially switching the contact points, the data divided into the even number series and the odd number series is returned to the original arrangement.

これに対して誤り検出訂正回路60は、選択回路58から
出力される再生データD_PBを受け、ビツト誤りを検出す
ると共に、当該ビツト誤りを訂正した後、オーデイオ信
号S_APB及びビデオ信号のデータに分離する。On the other hand, the error detection and correction circuit 60 receives the reproduction data D _PB output from the selection circuit 58, detects a bit error, corrects the bit error, and converts the bit error into audio data _SAPB and video signal data. To separate.

データ伸長回路61は、誤り検出訂正回路60で分離され
たビデオ信号のデータを受け、データ圧縮回路45とは逆
にデータを伸長する。The data decompression circuit 61 receives the data of the video signal separated by the error detection and correction circuit 60, and decompresses the data in a manner opposite to the data compression circuit 45.

かくしてデイジタルアナログ変換回路62を介してビデ
オ信号S_VPBを得ることができる。Thus, the video signal _SVPB can be obtained via the digital / analog conversion circuit 62.

以上の構成において、ビデオ信号S_Vはアナログデイジ
タル変換回路44でデイジタルビデオ信号D_Vに変換された
後、データ圧縮回路45で約25〔Mbps〕のデータD_Rに圧縮
される。In the above configuration, a video signal S _V is converted into a digital video signal D _V in analog-to-digital converter circuit 44, it is compressed to data D _R of approximately 25 [Mbps] at a data compression circuit 45.

圧縮されたデータD_Rは、エラーコレクシヨン回路46で
オーデイオ信号D_Aと共にシヤフリング、誤り訂正用の符
号付加等の処理が施され、30〔Mbps〕の記録データD_REC
に変換される。The compressed data D _R is subjected to processing such as shuffling and addition of a code for error correction together with the audio signal D _A in an error correction circuit 46, and the recording data D _REC of 30 [Mbps] is obtained.
Is converted to

記録データD_RECは、プリコード回路２で（２）式の演
算処理が施されてプリコードデータD_PRに変換された
後、ブロツク毎に分割されて磁気テープ５に記録され、
同時に周波数15〔MHz〕の基準信号を記録したプリアン
ブルが形成される。Recording data D _REC is recorded after being converted into precoded data D _PR and the pre-coding circuit 2 (2) calculation of expression is performed, the magnetic tape 5 are divided for each block,
At the same time, a preamble in which a reference signal having a frequency of 15 [MHz] is recorded is formed.

これに対して磁気ヘツド6A及び6Bから出力される再生
信号S_RFは、イコライザ回路９及び演算処理回路10を介
して、アナログデイジタル変換回路21に入力され、これ
により再生信号S_RFの信号レベルが立ち上がり及び立ち
下がる周期で、入力データy_kに変換される。Reproduced signal S _RF which contrast is output from the magnetic head 6A and 6B, via the equalizer circuit 9, and the arithmetic processing circuit 10, is input to the analog-to-digital converter 21, is thereby reproduced signal S _RF signal level the rising and falling periods, are converted into the input data y _k.

入力データy_kは、偶数系列及び奇数系列に分割された
後、それぞれビタビ復号回路51及び52に与えられる。The input data y _k is divided into an even-numbered sequence and an odd-numbered sequence, and then supplied to Viterbi decoding circuits 51 and 52, respectively.

さらに入力データy_kは、レベル検出回路53及び54で、
その立ち上がり及び立ち下がりの値が、所定の基準レベ
ルに基づいて検出され、その検出結果がビタビ復号回路
51及び52の比較回路55に出力される。Further, the input data y _k is _supplied to level detection circuits 53 and 54,
The rising and falling values are detected based on a predetermined reference level, and the detection result is used as a Viterbi decoding circuit.
It is output to the comparison circuit 55 of 51 and 52.

これにより比較回路55のしきい値C₁が、入力データy_k
の値の変動に追従して切り換えられ、これにより予測入
力値D₅が入力データy_kの値の変動に応じて補正され、補
正された予測入力値D₅に基づいて入力データy_kが再生デ
ータD_PBO（D_PBE）に復号される。As a result, the threshold value C ₁ of the comparison circuit 55 is changed to the input data y _k
Is switched according to the change in the value of the input data y _k , whereby the predicted input value D ₅ is corrected according to the change in the value of the input data y _k, and the input data y _k is reproduced based on the corrected predicted input value D ₅ The data is decoded into D _PBO (D _PBE ).

再生データD_PBO及びD_PBEは、選択回路58において、偶
数系列及び奇数系列に分割前の配列に戻された後、誤り
検出訂正回路60、データ伸長回路61及びデイジタルアナ
ログ変換回路62を順次介して、記録時とは逆にビデオ信
号S_VPBに変換される。After the reproduced data D _PBO and D _PBE are returned to an even-numbered sequence and an odd-numbered sequence before being divided by the selection circuit 58, they are sequentially passed through an error detection / correction circuit 60, a data expansion circuit 61, and a digital-to-analog conversion circuit 62. The video signal is converted to a video signal S _VPB in the opposite direction of recording.

以上の構成によれば、入力データy_kの値に応じて比較
回路55のしきい値C_tを切り換えて、入力データy_kの値の
変動に応じて予測入力値D₅を補正すると共に、確からし
さのデータΔｋを補正することにより、再生信号S_RFの
信号レベルが大きく変動して、入力データy_kの値が変動
した場合でも、従来に比してビツト誤りの少ない再生デ
ータD_PBO（D_PBE）を得ることができる。According to the above configuration, by switching the threshold value C _t of the comparator circuit 55 in accordance with the value of the input data y _k, as well as correcting the predicted input value D ₅ in accordance with the variation of the value of the input data y _k, by correcting the likelihood of data .DELTA.k, reproduced signal S _RF signal level fluctuates greatly, the input data y even if the value of _k is varied, as compared with the conventional bit error less reproduced data D _PBO ( _DPBE ) can be obtained.

（G2）他の実施例 なお上述の実施例においては、入力データy_kの値に応
じて２段階に、しきい値C₁を切り換える場合について述
べたが、本発明はこれに限らず、必要に応じて段階数を
増やすようにしてもよい。In the embodiment of (G2) Other embodiments Note that above, in two stages in accordance with the value of the input data y _k, has dealt with the case of switching the threshold C _1, the present invention is not limited to this, necessary May be increased according to the number of steps.

さらに上述の実施例においては、入力データy_kの値を
直接検出して予測入力値D₅を補正する場合について述べ
たが、本発明はこれに限らず、例えば確からしさのデー
タΔｋを基準にして、入力データy_kの値の変動に応じて
予測入力値D₅を補正するようにしてもよい。Further, in the aforementioned embodiments, it has dealt with the case of correcting the predicted input value D ₅ the value of the input data y _k directly detected and, the present invention is not limited thereto, with reference to the example probability data Δk Te, may be corrected predicted input value D ₅ in accordance with the variation of the value of the input data y _k.

さらに上述の実施例においては、フアーガソンのアル
ゴリズム等を用いて復号する場合について述べたが、本
発明はこれに限らず、広くビタビ復号回路で入力データ
y_kを復号する場合に適用することができる。Furthermore, in the above-described embodiment, the case where decoding is performed using the Ferguson algorithm or the like has been described. However, the present invention is not limited to this.
This can be applied when decoding y _k .

さらに上述の実施例においては、クラスIVのパーシヤ
ルレスポンス方式を適用してデイジタルビデオ信号を記
録再生する場合について述べたが、本発明はこれに限ら
ず、例えばクラスＶのパーシヤルレスポンス方式を適用
してデイジタルビデオ信号を記録再生する場合等にも広
く適用することができる。Further, in the above-described embodiment, the case where the digital video signal is recorded and reproduced by applying the class IV partial response method has been described. However, the present invention is not limited to this. For example, the class V partial response method is applied. Thus, the present invention can be widely applied to a case where a digital video signal is recorded and reproduced.

さらに上述の実施例においては、デイジタルビデオ信
号を記録再生する場合について述べたが、本発明はこれ
に限らず、種々のデイジタル信号を記録再生する場合に
広く適用することができる。Further, in the above-described embodiment, the case of recording and reproducing a digital video signal has been described. However, the present invention is not limited to this, and can be widely applied to the case of recording and reproducing various digital signals.

さらに上述の実施例においては、磁気テープにデータ
を記録再生する場合について述べたが、本発明は磁気テ
ープに限らず、広く磁気記録媒体を利用した磁気記録再
生装置に適用することができる。Further, in the above-described embodiment, the case where data is recorded / reproduced on the magnetic tape has been described. However, the present invention is not limited to the magnetic tape, and can be widely applied to a magnetic recording / reproducing apparatus using a magnetic recording medium.

Ｈ発明の効果 上述のように本発明によれば、ビタビ復号回路を有す
る磁気記録再生装置において、ビタビ復号回路内の予測
入力値を入力データの値に対応する再生信号のレベルに
応じて補正するようにしたことにより、再生信号のレベ
ルが大きく変動してもビツト誤りの少ないデータを復号
することができ、かくして格段とビツト誤りを改善する
ことができる磁気記録再生装置を実現し得る。H Effects of the Invention As described above, according to the present invention, in a magnetic recording / reproducing apparatus having a Viterbi decoding circuit, a predicted input value in the Viterbi decoding circuit is corrected according to a level of a reproduced signal corresponding to a value of input data. By doing so, it is possible to decode data with little bit error even if the level of the reproduction signal fluctuates greatly, and thus to realize a magnetic recording / reproducing apparatus that can remarkably improve bit error.

【図面の簡単な説明】[Brief description of the drawings]

第１図は本発明の一実施例によるビデオテープレコーダ
を示すブロツク図、第２図はそのデータの構成を示す略
線図、第３図はビタビ復号回路を示すブロツク図、第４
図は磁気記録再生系の周波数特性を示す特性曲線図、第
５図はクラスIVのパーシヤルレスポンス方式の説明を供
する特性曲線図、第６図はパーシヤルレスポンス方式を
適用したビデオテープレコーダを示すブロツク図、第７
図はその動作の説明に供する信号波形図、第８図はプリ
コード回路を示すブロツク図、第９図は演算処理回路を
示すブロツク図、第10図及び第11図は演算処理回路の動
作の説明に供する図表、第12図及び第13図は磁気記録再
生系の等価回路を示すブロツク図、第14図はビタビ復号
回路を示すブロツク図、第15図、第16図、第17図、第18
図、第19図及び第20図はその動作の説明に供する図表で
ある。 １、43……ビデオテープレコーダ、２……プリコード回
路、５……磁気テープ、30、51、52……ビタビ復号回
路、35、39、55……比較回路。FIG. 1 is a block diagram showing a video tape recorder according to an embodiment of the present invention, FIG. 2 is a schematic diagram showing a data structure thereof, FIG. 3 is a block diagram showing a Viterbi decoding circuit, and FIG.
FIG. 5 is a characteristic curve diagram showing frequency characteristics of a magnetic recording / reproducing system, FIG. 5 is a characteristic curve diagram for explaining a class IV partial response system, and FIG. 6 is a video tape recorder to which a partial response system is applied. Block diagram, seventh
FIG. 8 is a signal waveform diagram for explaining the operation, FIG. 8 is a block diagram showing a precoding circuit, FIG. 9 is a block diagram showing an arithmetic processing circuit, and FIG. 10 and FIG. FIGS. 12 and 13 are block diagrams showing an equivalent circuit of a magnetic recording / reproducing system, FIG. 14 is a block diagram showing a Viterbi decoding circuit, FIG. 15, FIG. 16, FIG. 17, FIG. 18
FIG. 19, FIG. 19 and FIG. 20 are charts for explanation of the operation. 1, 43 video tape recorder, 2 precode circuit, 5 magnetic tape, 30, 51, 52 Viterbi decoding circuit, 35, 39, 55 comparison circuit.

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−44573（ＪＰ，Ａ) 特開 平２−202725（ＪＰ，Ａ) 特開 昭62−18118（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) H04N 5/91 - 5/956 G11B 20/10 341 H03M 13/12────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-2-44573 (JP, A) JP-A-2-202725 (JP, A) JP-A-62-18118 (JP, A) (58) Survey Field (Int.Cl. ⁶ , DB name) H04N 5/91-5/956 G11B 20/10 341 H03M 13/12

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】パーシヤルレスポンス方式を利用して、所
定のデータを磁気記録媒体に記録すると共に、上記磁気
記録媒体から得られる再生信号を、ビタビ復号回路で復
号するようになされた磁気記録再生装置において、 上記再生信号のレベルの瞬時値を検出する検出手段と、 上記検出手段の出力に応じて上記ビタビ復号回路内の予
測入力値を補正する補正手段と を具え、上記ビタビ復号回路の入力データの値に対応す
る上記再生信号のレベルに応じて、上記予測入力値を補
正するようにした ことを特徴とする磁気記録再生装置。1. A magnetic recording / reproducing apparatus which records predetermined data on a magnetic recording medium using a partial response system and decodes a reproduction signal obtained from the magnetic recording medium by a Viterbi decoding circuit. An apparatus, comprising: detecting means for detecting an instantaneous value of the level of the reproduced signal; and correcting means for correcting a predicted input value in the Viterbi decoding circuit according to an output of the detecting means. A magnetic recording / reproducing apparatus, wherein the predicted input value is corrected according to a level of the reproduced signal corresponding to a data value.