JP2783929B2 - ステアリングモータの駆動制御装置 - Google Patents
ステアリングモータの駆動制御装置Info
- Publication number
- JP2783929B2 JP2783929B2 JP3355248A JP35524891A JP2783929B2 JP 2783929 B2 JP2783929 B2 JP 2783929B2 JP 3355248 A JP3355248 A JP 3355248A JP 35524891 A JP35524891 A JP 35524891A JP 2783929 B2 JP2783929 B2 JP 2783929B2
- Authority
- JP
- Japan
- Prior art keywords
- chopper
- circuit
- steering motor
- voltage
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Direct Current Motors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、バッテリフォーク車な
どにおける電動式ステアリングを稼働するステアリング
モータの駆動制御装置に関する。
どにおける電動式ステアリングを稼働するステアリング
モータの駆動制御装置に関する。
【０００２】
【従来の技術】従来、複数個の電動式ステアリング機構
を有する車に搭載される装置において、それぞれの電動
式ステアリングを稼働するステアリングモータをチョッ
パ制御する場合、基準三角波電圧とチョッパ指令の電圧
とを比較回路で比較し、この比較結果に基づいてチョッ
パ制御を行う各パルスを出力することが知られている。
この基準三角波電圧の周期、および最大値、最小値のタ
イミングは個々のステアリングモータについて決められ
ていないか、もしくは同一である場合が多い。
を有する車に搭載される装置において、それぞれの電動
式ステアリングを稼働するステアリングモータをチョッ
パ制御する場合、基準三角波電圧とチョッパ指令の電圧
とを比較回路で比較し、この比較結果に基づいてチョッ
パ制御を行う各パルスを出力することが知られている。
この基準三角波電圧の周期、および最大値、最小値のタ
イミングは個々のステアリングモータについて決められ
ていないか、もしくは同一である場合が多い。
【０００３】
【発明が解決しようとする課題】この場合、基準三角波
電圧の周期、および最大値、最小値のタイミングが同時
に重なることがあり、このとき、電源電流は重畳されて
しまう。例えば、図４のように、基準三角波の各電圧が
同じタイミングで印加されると、その瞬間の電源電流は
極めて大きくなる。このため、バッテリの電圧低下、主
回路での電圧降下が著しく現れ、モータに印加される電
圧が低くなり、モータのパワーが十分に得られなくなっ
たり、またバッテリの電流集中によりバッテリ寿命が短
縮したりする可能性がある。特に、制御系の全ての回路
を１つのプリント基板に装備したときの、これらの問題
は無視できなくなる。
電圧の周期、および最大値、最小値のタイミングが同時
に重なることがあり、このとき、電源電流は重畳されて
しまう。例えば、図４のように、基準三角波の各電圧が
同じタイミングで印加されると、その瞬間の電源電流は
極めて大きくなる。このため、バッテリの電圧低下、主
回路での電圧降下が著しく現れ、モータに印加される電
圧が低くなり、モータのパワーが十分に得られなくなっ
たり、またバッテリの電流集中によりバッテリ寿命が短
縮したりする可能性がある。特に、制御系の全ての回路
を１つのプリント基板に装備したときの、これらの問題
は無視できなくなる。
【０００４】本発明は、上述した問題点を解決するもの
で、電動式ステアリングを稼働するステアリングモータ
をチョッパ制御する場合、基準三角波の各電圧のタイミ
ングをずらせて、電源電流が重畳されることが低減され
るステアリングモータの駆動制御装置を提供することを
目的とする。特に、制御系の全ての回路を１つの回路基
板に装備した場合において、動作上、支障がないように
することを目的とする。
で、電動式ステアリングを稼働するステアリングモータ
をチョッパ制御する場合、基準三角波の各電圧のタイミ
ングをずらせて、電源電流が重畳されることが低減され
るステアリングモータの駆動制御装置を提供することを
目的とする。特に、制御系の全ての回路を１つの回路基
板に装備した場合において、動作上、支障がないように
することを目的とする。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に本発明は、複数個の電動式ステアリング機構を有する
車に搭載される装置において、それぞれの電動式ステア
リングを稼働するステアリングモータと、これらのステ
アリングモータをチョッパ制御する駆動回路とを備え、
この駆動回路は所定周期ずつ位相をずらせた基準三角波
電圧を出力する回路と、この基準三角波電圧とチョッパ
指令の電圧とを比較する比較回路をもち、この比較回路
からのパルス出力に基づいてステアリングモータをチョ
ッパ制御するようにしたものである。
に本発明は、複数個の電動式ステアリング機構を有する
車に搭載される装置において、それぞれの電動式ステア
リングを稼働するステアリングモータと、これらのステ
アリングモータをチョッパ制御する駆動回路とを備え、
この駆動回路は所定周期ずつ位相をずらせた基準三角波
電圧を出力する回路と、この基準三角波電圧とチョッパ
指令の電圧とを比較する比較回路をもち、この比較回路
からのパルス出力に基づいてステアリングモータをチョ
ッパ制御するようにしたものである。
【０００６】
【作用】上記の構成によれば、所定周期ずつ位相をずら
せた基準三角波電圧とチョッパ指令の電圧とを比較し、
この比較結果をもとに、チョッパ制御を行う各パルスを
出力する。これにより、電源電流が重畳されることが低
減され、バッテリ電圧の低下、主回路での電圧降下を防
止することができる。
せた基準三角波電圧とチョッパ指令の電圧とを比較し、
この比較結果をもとに、チョッパ制御を行う各パルスを
出力する。これにより、電源電流が重畳されることが低
減され、バッテリ電圧の低下、主回路での電圧降下を防
止することができる。
【０００７】
【実施例】以下、本発明の一実施例について図面ととも
に説明する。図１はトランジスタブリッジ回路周辺の回
路図である。このトランジスタブリッジ回路１は、４つ
のＭＯＳ型電界効果トランジスタ（以下ＦＥＴという）
２，３，４，５から構成されている。ＦＥＴ２，４の直
列接続とＦＥＴ３，５の直列接続の中点間にはバッテリ
フォーク車などにおける電動式ステアリングを稼働する
一つのステアリングモータ７が接続されている。ＦＥＴ
２，３の他端はバッテリ６の正極に接続され、ＦＥＴ
４，５の他端はバッテリ６の負極に接続されている。こ
のトランジスタブリッジ回路１により、ステアリングモ
ータ７が正転または逆転駆動される。このトランジスタ
ブリッジ回路１は、図示していないが、バッテリフォー
ク車の個々に独立したステアリングモータの数だけ、例
えば３個設けられている。
に説明する。図１はトランジスタブリッジ回路周辺の回
路図である。このトランジスタブリッジ回路１は、４つ
のＭＯＳ型電界効果トランジスタ（以下ＦＥＴという）
２，３，４，５から構成されている。ＦＥＴ２，４の直
列接続とＦＥＴ３，５の直列接続の中点間にはバッテリ
フォーク車などにおける電動式ステアリングを稼働する
一つのステアリングモータ７が接続されている。ＦＥＴ
２，３の他端はバッテリ６の正極に接続され、ＦＥＴ
４，５の他端はバッテリ６の負極に接続されている。こ
のトランジスタブリッジ回路１により、ステアリングモ
ータ７が正転または逆転駆動される。このトランジスタ
ブリッジ回路１は、図示していないが、バッテリフォー
ク車の個々に独立したステアリングモータの数だけ、例
えば３個設けられている。
【０００８】ＦＥＴ２，３は、それぞれＯＮ／ＯＦＦ制
御回路８，９により、導通制御される。このＯＮ／ＯＦ
Ｆ制御回路８，９は、不図示のスイッチングレギュレー
タ回路の出力電圧を電源としており、発光部と受光部を
有するフォトカプラ１０，１１等を持ち、その入力側に
ＦＥＴ２，３を導通させるか否かのＯＮ／ＯＦＦ指令が
入力される。また、ＦＥＴ４，５は、それぞれチョッパ
制御回路１２，１３により、導通制御される。後述する
比較回路から、チョッパ制御回路１２，１３の入力側
に、チョッパパルスが入力される。上記のＯＮ／ＯＦＦ
指令入力とチョッパパルス入力は、不図示の制御回路に
より、連動制御されるようになっている。すなわち、Ｏ
Ｎ指令がＯＮ／ＯＦＦ制御回路８に入力されるときに、
チョッパパルスはチョッパ制御回路１３に入力される。
また、ＯＮ指令がＯＮ／ＯＦＦ制御回路９に入力される
ときに、チョッパパルスはチョッパ制御回路１２に入力
される。
御回路８，９により、導通制御される。このＯＮ／ＯＦ
Ｆ制御回路８，９は、不図示のスイッチングレギュレー
タ回路の出力電圧を電源としており、発光部と受光部を
有するフォトカプラ１０，１１等を持ち、その入力側に
ＦＥＴ２，３を導通させるか否かのＯＮ／ＯＦＦ指令が
入力される。また、ＦＥＴ４，５は、それぞれチョッパ
制御回路１２，１３により、導通制御される。後述する
比較回路から、チョッパ制御回路１２，１３の入力側
に、チョッパパルスが入力される。上記のＯＮ／ＯＦＦ
指令入力とチョッパパルス入力は、不図示の制御回路に
より、連動制御されるようになっている。すなわち、Ｏ
Ｎ指令がＯＮ／ＯＦＦ制御回路８に入力されるときに、
チョッパパルスはチョッパ制御回路１３に入力される。
また、ＯＮ指令がＯＮ／ＯＦＦ制御回路９に入力される
ときに、チョッパパルスはチョッパ制御回路１２に入力
される。
【０００９】図２は３個のステアリングモータをチョッ
パ制御するチョッパパルス発生回路の回路図である。こ
の回路は１枚のプリント基板上に装備され、３個の比較
回路２１，３１，４１と、パルス発生回路（ＩＣ４０１
５）２４と、クロックパルス発生回路（ＩＣ５５５）２
５とから構成されている。比較回路２１は、例えば、ス
テアリングモータ７をチョッパ制御するチョッパパルス
を出力するもので、比較回路３１，４１は不図示の残り
２個のステアリングモータをチョッパ制御するチョッパ
パルスを出力するものである。
パ制御するチョッパパルス発生回路の回路図である。こ
の回路は１枚のプリント基板上に装備され、３個の比較
回路２１，３１，４１と、パルス発生回路（ＩＣ４０１
５）２４と、クロックパルス発生回路（ＩＣ５５５）２
５とから構成されている。比較回路２１は、例えば、ス
テアリングモータ７をチョッパ制御するチョッパパルス
を出力するもので、比較回路３１，４１は不図示の残り
２個のステアリングモータをチョッパ制御するチョッパ
パルスを出力するものである。
【００１０】それぞれの比較回路２１，３１，４１の＋
入力端子には、チョッパ指令が入力され、−入力端子に
は、パルス発生回路２４から出力された互いに位相のず
れた基準三角波が入力される。それぞれの比較回路２
１，３１，４１において、基準三角波電圧とチョッパ指
令の電圧とを比較した後、チョッパパルスを出力する。
これらのチョッパパルス出力は、不図示の制御回路によ
り、対応するトランジスタブリッジ回路のチョッパ制御
回路１２，１３のいずれかに入力される。また、パルス
発生回路２４のクロック端子には、クロックパルス発生
回路２５からクロックパルスが入力される。なお、パル
ス発生回路２４およびクロックパルス発生回路２５は、
電源６より電源供給を受けている。
入力端子には、チョッパ指令が入力され、−入力端子に
は、パルス発生回路２４から出力された互いに位相のず
れた基準三角波が入力される。それぞれの比較回路２
１，３１，４１において、基準三角波電圧とチョッパ指
令の電圧とを比較した後、チョッパパルスを出力する。
これらのチョッパパルス出力は、不図示の制御回路によ
り、対応するトランジスタブリッジ回路のチョッパ制御
回路１２，１３のいずれかに入力される。また、パルス
発生回路２４のクロック端子には、クロックパルス発生
回路２５からクロックパルスが入力される。なお、パル
ス発生回路２４およびクロックパルス発生回路２５は、
電源６より電源供給を受けている。
【００１１】次に、上記構成の回路動作を図３を参照し
て説明する。図３は比較回路２１，３１，４１の各端子
に入出力されるパルスの電圧波形および電源の電流波形
を示したものである。クロックパルス発生回路２５から
はクロックパルスが出力され、このクロックパルスはパ
ルス発生回路２４のクロック端子に入力される。このク
ロックパルスに同期して、パルス発生回路２４の出力端
子から、互いに４分の１周期ずつずれたパルスが出力さ
れ、これを各々積分して、図３ので示されるよう
に、互いに４分の１周期ずつずれた基準三角波が作られ
る。この各基準三角波は、それぞれ比較回路２１，３
１，４１の−入力端子に入力される。
て説明する。図３は比較回路２１，３１，４１の各端子
に入出力されるパルスの電圧波形および電源の電流波形
を示したものである。クロックパルス発生回路２５から
はクロックパルスが出力され、このクロックパルスはパ
ルス発生回路２４のクロック端子に入力される。このク
ロックパルスに同期して、パルス発生回路２４の出力端
子から、互いに４分の１周期ずつずれたパルスが出力さ
れ、これを各々積分して、図３ので示されるよう
に、互いに４分の１周期ずつずれた基準三角波が作られ
る。この各基準三角波は、それぞれ比較回路２１，３
１，４１の−入力端子に入力される。
【００１２】また、比較回路２１，３１，４１の＋入力
端子にはそれぞれチョッパ指令が入力される。比較回路
２１，３１，４１は入力された基準三角波電圧とチョッ
パ指令の電圧とを比較し、図３ののように、基準
三角波電圧よりチョッパ指令の電圧の方が大きいとき、
チョッパパルスを出力する。
端子にはそれぞれチョッパ指令が入力される。比較回路
２１，３１，４１は入力された基準三角波電圧とチョッ
パ指令の電圧とを比較し、図３ののように、基準
三角波電圧よりチョッパ指令の電圧の方が大きいとき、
チョッパパルスを出力する。
【００１３】図１において、ＯＮ指令がＯＮ／ＯＦＦ制
御回路８に入力されて、ＦＥＴ２が導通されるとき、前
記のチョッパパルスはチョッパ制御回路１３に入力され
て、ＦＥＴ５が導通される。これにより、バッテリ６か
ら、ＦＥＴ２、ステアリングモータ７、ＦＥＴ５の回路
に電流が流れる。逆に、ＯＮ指令がＯＮ／ＯＦＦ制御回
路９に入力されて、ＦＥＴ３が導通されるとき、前記の
チョッパパルスはチョッパ制御回路１２に入力され、Ｆ
ＥＴ４が導通される。これにより、バッテリ６から、Ｆ
ＥＴ３、ステアリングモータ７、ＦＥＴ４の回路に電流
が流れる。
御回路８に入力されて、ＦＥＴ２が導通されるとき、前
記のチョッパパルスはチョッパ制御回路１３に入力され
て、ＦＥＴ５が導通される。これにより、バッテリ６か
ら、ＦＥＴ２、ステアリングモータ７、ＦＥＴ５の回路
に電流が流れる。逆に、ＯＮ指令がＯＮ／ＯＦＦ制御回
路９に入力されて、ＦＥＴ３が導通されるとき、前記の
チョッパパルスはチョッパ制御回路１２に入力され、Ｆ
ＥＴ４が導通される。これにより、バッテリ６から、Ｆ
ＥＴ３、ステアリングモータ７、ＦＥＴ４の回路に電流
が流れる。
【００１４】以上のように、パルス発生回路２４の出力
端子から、互いに４分の１周期ずつずれたパルスを出力
し、これを各々積分して作られた基準三角波が比較回路
２１，３１，４１に入力され、この基準三角波電圧とチ
ョッパ指令の電圧とを比較した後、ステアリングモータ
をチョッパ制御する各チョッパパルスが出力される。そ
れ故に、このチョッパパルスは、一時期に多くが重畳さ
れることがなくなる。従って、電源の電流波形は図３の
で示したようになり、図４ので表した従来の電源の
電流波形に比べてピーク値が小さくなり、主回路の電圧
降下などが少なくなる。特に、制御系の全ての回路が１
枚のプリント基板に装備されているとき、その効果は大
きい。
端子から、互いに４分の１周期ずつずれたパルスを出力
し、これを各々積分して作られた基準三角波が比較回路
２１，３１，４１に入力され、この基準三角波電圧とチ
ョッパ指令の電圧とを比較した後、ステアリングモータ
をチョッパ制御する各チョッパパルスが出力される。そ
れ故に、このチョッパパルスは、一時期に多くが重畳さ
れることがなくなる。従って、電源の電流波形は図３の
で示したようになり、図４ので表した従来の電源の
電流波形に比べてピーク値が小さくなり、主回路の電圧
降下などが少なくなる。特に、制御系の全ての回路が１
枚のプリント基板に装備されているとき、その効果は大
きい。
【００１５】なお、上記の実施例では、チョッパ指令の
電圧と比較する基準三角波の各電圧のタイミングを４分
の１周期ずつずらせたものを示したが、このずらせる周
期は４分の１だけに限られず、ステアリングモータをチ
ョッパ制御する各チョッパパルスが重畳されることが少
なくなるように設定すればよく、例えば、３分の１でも
可能である。また、この実施例では、トランジスタブリ
ッジ回路が３つの場合について述べたが、少なくとも２
個以上の場合に適用可能である。
電圧と比較する基準三角波の各電圧のタイミングを４分
の１周期ずつずらせたものを示したが、このずらせる周
期は４分の１だけに限られず、ステアリングモータをチ
ョッパ制御する各チョッパパルスが重畳されることが少
なくなるように設定すればよく、例えば、３分の１でも
可能である。また、この実施例では、トランジスタブリ
ッジ回路が３つの場合について述べたが、少なくとも２
個以上の場合に適用可能である。
【００１６】
【発明の効果】以上のように本発明によれば、基準三角
波の各電圧のタイミングをずらせるので、各々のステア
リングモータのチョッパ制御を行うチョッパパルスは、
一時期に多くが重畳されることがなくなり、電源の電流
が重畳されることが低減される。このことにより、バッ
テリの電圧低下、主回路での電圧降下を防止でき、ステ
アリングモータのパワー不足や電源の電流集中によるバ
ッテリ寿命の短縮が防止される。特に、制御系の全ての
回路を１枚のプリント基板に装備しているときに、上記
の主回路での電圧降下の防止効果は大きい。
波の各電圧のタイミングをずらせるので、各々のステア
リングモータのチョッパ制御を行うチョッパパルスは、
一時期に多くが重畳されることがなくなり、電源の電流
が重畳されることが低減される。このことにより、バッ
テリの電圧低下、主回路での電圧降下を防止でき、ステ
アリングモータのパワー不足や電源の電流集中によるバ
ッテリ寿命の短縮が防止される。特に、制御系の全ての
回路を１枚のプリント基板に装備しているときに、上記
の主回路での電圧降下の防止効果は大きい。
【図１】本発明の一実施例によるトランジスタブリッジ
回路周辺の回路図である。
回路周辺の回路図である。
【図２】ステアリングモータをチョッパ制御するための
チョッパパルス発生回路の回路図である。
チョッパパルス発生回路の回路図である。
【図３】比較回路に入出力される電圧波形および電源の
電流波形図である。
電流波形図である。
【図４】従来の比較回路に入出力される電圧波形および
電源の電流波形図である。
電源の電流波形図である。
１ トランジスタブリッジ回路 ２，３，４，５ ＭＯＳ型電界効果トランジスタ（ＦＥ
Ｔ） ６ バッテリ ７ ステアリングモータ １２，１３ チョッパ制御回路 ２１，３１，４１ 比較回路 ２４ パルス発生回路
Ｔ） ６ バッテリ ７ ステアリングモータ １２，１３ チョッパ制御回路 ２１，３１，４１ 比較回路 ２４ パルス発生回路
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭58−185154（ＪＰ，Ａ) 特開 昭62−23390（ＪＰ，Ａ) 実開 平３−91094（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.6，ＤＢ名) H02P 7/29
Claims (1)
- 【請求項１】 複数個の電動式ステアリング機構を有す
る車に搭載される装置において、それぞれの電動式ステ
アリングを稼働するステアリングモータと、これらのス
テアリングモータをチョッパ制御する駆動回路とを備
え、この駆動回路は所定周期ずつ位相をずらせた基準三
角波電圧を出力する回路と、この基準三角波電圧とチョ
ッパ指令の電圧とを比較する比較回路をもち、この比較
回路からのパルス出力に基づいてステアリングモータを
チョッパ制御するようにしたことを特徴とするステアリ
ングモータの駆動制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3355248A JP2783929B2 (ja) | 1991-12-19 | 1991-12-19 | ステアリングモータの駆動制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3355248A JP2783929B2 (ja) | 1991-12-19 | 1991-12-19 | ステアリングモータの駆動制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05176588A JPH05176588A (ja) | 1993-07-13 |
| JP2783929B2 true JP2783929B2 (ja) | 1998-08-06 |
Family
ID=18442833
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3355248A Expired - Lifetime JP2783929B2 (ja) | 1991-12-19 | 1991-12-19 | ステアリングモータの駆動制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2783929B2 (ja) |
-
1991
- 1991-12-19 JP JP3355248A patent/JP2783929B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05176588A (ja) | 1993-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4689905B2 (ja) | ブラシレスモータの駆動制御方法及びその装置 | |
| JPH05176421A (ja) | 直流駆動用モーターコントローラー | |
| JP3884450B2 (ja) | 電動パワーステアリング装置 | |
| JP2002112534A (ja) | Ｄｃ／ｄｃコンバータ | |
| CN104052340A (zh) | 电动机的驱动控制装置 | |
| JP2783929B2 (ja) | ステアリングモータの駆動制御装置 | |
| US4903188A (en) | Pulse width modulated inductive load controller | |
| JP4559201B2 (ja) | Ｄｃ／ｄｃコンバータの突入電流防止回路 | |
| JP2002037099A (ja) | 電動パワーステアリング装置のための電子制御装置 | |
| JP4188110B2 (ja) | Ｐｗｍ駆動装置 | |
| JPH066975A (ja) | 高圧電源回路 | |
| JP2676058B2 (ja) | モータ駆動回路 | |
| US9608545B1 (en) | Switching interference suppression in motor driving circuits using space vector pulse width modulation (PWM) | |
| JPH05176529A (ja) | トランジスタブリッジ回路駆動用電源回路 | |
| JP2939080B2 (ja) | モータ制動装置 | |
| US6693390B2 (en) | Load driving apparatus | |
| US6201716B1 (en) | Controller of power supplying apparatus with short circuit preventing means | |
| US6066942A (en) | DC-to-DC converter | |
| JPH08149802A (ja) | 昇圧回路 | |
| JPH0729684Y2 (ja) | 電動車輌用モ−タ駆動制御装置 | |
| JPH0421363A (ja) | インバータ装置 | |
| JP2924299B2 (ja) | ブラシレスモータの駆動装置 | |
| JPH05250074A (ja) | マイクロコンピュータ | |
| JPH0795799A (ja) | 電流駆動ステッピングモータ駆動装置 | |
| JP2004194449A (ja) | オフサージ低減方法及び電力変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980421 |