JP2774310B2 - Logical operation unit and control device using the same - Google Patents

Description

【発明の詳細な説明】 《産業上の利用分野》 本発明は、フェールセーフな論理演算器及び同演算器
を用いた制御装置に関するものである。Description: TECHNICAL FIELD The present invention relates to a fail-safe logical operation unit and a control device using the same.

《従来の技術》 近年、非常に多くの分野で、安全を考慮した機器の使
用が増えている。人間による操作には必ず誤りがあるか
ら、誤操作による事故を未然に防止することは非常に重
要である。そのためには、安全情報を確実に、しかも誤
りなく処理できる演算器が不可欠となる。この安全情報
を取り扱う演算器の構成部品がたとえ故障しても、機器
の現在の状態を安全側に制御するフェールセーフな処理
をする演算器の構成と、機器の構造そのものをフェール
セーフな構造とすることで、安全を考慮した機器が実現
できる。<< Conventional Technology >> In recent years, in many fields, the use of devices in consideration of safety is increasing. Since there is always an error in human operation, it is very important to prevent an accident due to an erroneous operation. For this purpose, an arithmetic unit capable of processing safety information reliably and without error is indispensable. Even if the components of the arithmetic unit that handles this safety information break down, the configuration of the arithmetic unit that performs fail-safe processing that controls the current state of the device to the safe side, and the structure of the device itself as a fail-safe structure By doing so, a device that considers safety can be realized.

従来、このフェールセーフな論理演算器としては、鉄
道信号における機器に使用されている信号用継電器が代
表的なものである。信号用継電器は、フェールセーフな
演算器として、種々の工夫がなされ、実績もある。この
信号用継電器は、停電、断線、電圧降下等に備えて、原
則として無励磁状態を安全側として回路を組めるような
特別な工夫がしてあり、誤った出力が絶無であるからで
ある。また、信号用継電器の機器を電子回路で実現する
ことも可能である。例えば、特開昭60−68719号公報に
記載されたフェールセーフ論理回路がある。しかし、こ
の論理回路のように半導体素子を使用するときは、短絡
故障と開放故障の両方を考慮しなければならないため、
トランジスタ等の素子を発振状態として、その素子が故
障していないことを確認しつつ、演算をする工夫をしな
ければならない。Conventionally, as this fail-safe logical operation unit, a signal relay used in equipment for railway signals is typical. The signal relay has been devised as a fail-safe operation unit, and has a proven track record. This is because the signal relay is specially designed so that the circuit can be set with the non-excitation state as a safe side in principle in preparation for a power failure, disconnection, voltage drop, and the like, and erroneous output is constant. Further, the signal relay device can be realized by an electronic circuit. For example, there is a fail-safe logic circuit described in JP-A-60-68719. However, when using semiconductor devices like this logic circuit, both short-circuit faults and open faults must be considered,
It is necessary to make a device such as a transistor into an oscillating state and make a calculation while confirming that the device has not failed.

《発明が解決しようとする問題点》 信号用継電器は、機械式接点を使用しているため、故
障時に安全側へ確実に状態が遷移する工夫をするために
製作が難しく、あまり小型化できず、また高価である。
しかし、信号用継電器を駆動するための電力を入力信号
として使用するので、電磁誘導ノイズによる誤動作が絶
無である長所を有する。《Problems to be solved by the invention》 Since the signal relay uses mechanical contacts, it is difficult to manufacture it because it is necessary to make sure that the state transitions to the safe side when a failure occurs. , Also expensive.
However, since power for driving the signal relay is used as an input signal, there is an advantage that malfunction due to electromagnetic induction noise is inevitable.

一方、上記フェールセーフ論理回路（特開昭60−6871
9号）は、信号用継電器よりも低価格で小型であるが、
入力信号として回路を駆動する電力を使用するわけでは
ないので、信号伝送路の電磁誘導ノイズを影響を考慮す
れば、あまり長距離には向いていない。On the other hand, the above-mentioned fail-safe logic circuit (Japanese Patent Laid-Open No. 60-6871)
No. 9) is cheaper and smaller than a signal relay,
Since power for driving a circuit is not used as an input signal, it is not suitable for a long distance in consideration of the influence of electromagnetic induction noise in a signal transmission line.

例えば、フェールセーフな論理積演算器は、安全確認
信号と動作要求信号との論理積で動作許可信号を出力す
るが、素子の故障等で動作許可信号は当然誤って出力さ
れることはなく、稼働率はフェールセーフでない演算器
と比較して低下する。電磁誘導ノイズの発生の可能性が
高い場所では、確かに入力レベルに上下のしきい値を設
定してあるので、電磁誘導ノイズによって誤動作をする
ことはないが、ノイズが混入する度に安全側へ状態が遷
移するので、稼働率が低下するのは避けられない。For example, a fail-safe AND operator outputs an operation permission signal by logical AND of a safety confirmation signal and an operation request signal, but the operation permission signal is not erroneously output due to element failure or the like, The operation rate is reduced as compared with the operation unit that is not fail-safe. In places where there is a high possibility of electromagnetic induction noise, the upper and lower thresholds are set for the input level, so there is no malfunction due to the electromagnetic induction noise. Since the state transitions to, it is inevitable that the operating rate will decrease.

また、直流−交流−直流の交換を各演算器において行
うので、演算速度は制限され、高速な演算にも向いてい
ない。さらに、直流−交流、交流−直流の交換を実現す
るために、半導体素子の使用量が多くなり複雑な回路と
ならざるを得ない。In addition, since the DC-AC-DC exchange is performed in each computing unit, the computation speed is limited and is not suitable for high-speed computation. Furthermore, in order to realize the exchange between DC-AC and AC-DC, the amount of the semiconductor element used increases and the circuit must be complicated.

こうして、本発明は入力信号として交流電気信号又は
断続光を利用することにより、フェールセーフ性の保
持、演算器の小型化、低価格化、耐電磁誘導ノイズ性の
向上、演算器構成の簡素化による信頼性の向上、高稼働
率化、演算及び信号伝送の高速化等の要求に応えうるフ
ェールセーフな論理演算器及び同演算器を用いた制御装
置を提供することを目的とする。Thus, the present invention utilizes an AC electric signal or an intermittent light as an input signal to maintain fail-safeness, reduce the size of the arithmetic unit, reduce the cost, improve the resistance to electromagnetic induction noise, and simplify the configuration of the arithmetic unit. It is an object of the present invention to provide a fail-safe logical operation unit and a control device using the operation unit, which can meet demands for improved reliability, higher operation rate, higher speed of operation and signal transmission, and the like.

《問題点を解決するための手段》 上記課題を解決するため、第一発明に係る論理演算器
は、 （イ）正負の電源電圧の間に並列接続された入力部と出
力部とを有し、 （ロ）前記入力部は、入力エネルギーにより動作される
スイッチング素子と抵抗素子とを直列接続してなる二つ
の入力回路を直列接続するとともに、両入力回路の中間
点を接地して構成してあること、 （ハ）前記出力部は、スイッチング素子からなる二つの
出力回路を直列接続するとともに、両出力回路の中間点
に出力端子を接続して構成してあること、 （ニ）前記入力部と前記出力部は、電源電圧の正負に関
して同一側の入力回路と出力回路同志において、入力回
路のスイッチング素子と抵抗素子との中間点と前記出力
回路のスイッチング素子の制御端子とが接続されている
こと、 を特徴とする。<< Means for Solving the Problems >> In order to solve the above problems, a logical operator according to the first invention has (a) an input unit and an output unit connected in parallel between positive and negative power supply voltages. (B) The input unit is configured by connecting in series two input circuits each having a switching element and a resistance element that are operated by input energy and connected in series, and grounding an intermediate point between both input circuits. (C) the output unit is configured by connecting two output circuits each including a switching element in series, and connecting an output terminal to an intermediate point between the two output circuits; and (d) the input unit. And the output unit is connected to a midpoint between a switching element and a resistance element of the input circuit and a control terminal of the switching element of the output circuit in the input circuit and the output circuit on the same side with respect to the positive and negative of the power supply voltage. It features a.

また、第二発明に係るフェールセーフな制御装置は、
第一発明に係る論理演算器の出力部の出力端子を後段の
スイッチング素子の制御端子に接続し、その後段のスイ
ッチング素子を負荷と電源に対して直列接続したことを
特徴とする。In addition, the fail-safe control device according to the second invention,
An output terminal of an output unit of the logical operation unit according to the first invention is connected to a control terminal of a subsequent switching element, and the subsequent switching element is connected in series to a load and a power supply.

さらに、第三発明に係る論理演算器は、 （イ）正負の電源電圧の間に並列接続された入力部と出
力部とを有し、 （ロ）前記入力部は、スイッチング素子と抵抗素子とを
直列接続して構成されていること、 （ハ）前記出力部はスイッチング素子からなる二つの出
力回路を直列接続して構成されていること、 （ニ）前記入力部のスイッチング素子と抵抗素子との中
間点と、前記各出力回路のスイッチング素子の制御端子
との間が接続されていること、 を特徴とする。Further, the logical operation unit according to the third invention has (a) an input unit and an output unit connected in parallel between positive and negative power supply voltages, and (b) the input unit includes a switching element and a resistance element. (C) the output section is configured by connecting two output circuits each including a switching element in series; and (d) the switching element and the resistance element of the input section. And the control terminal of the switching element of each output circuit is connected.

そして、第四発明に係るフェールセーフな制御装置
は、第三発明に係る論理和演算器の出力部の出力端子を
後段のスイッチング素子の制御端子に接続し、その後段
のスイッチング素子を負荷と電源に対して直列接続して
なることを特徴とする。The fail-safe control device according to the fourth invention connects the output terminal of the output unit of the OR operation unit according to the third invention to the control terminal of the subsequent switching element, and connects the subsequent switching element to the load and the power supply. Are connected in series.

《作用》 第一発明に係る論理演算器においては、入力部の二つ
の入力回路に同時にエネルギーが入力するときは、各入
力回路がオンする。これに基いて一方の出力回路はオン
で、他方の出力回路はオフ状態となる。従って、出力部
の出力端子には正又は負の電源電圧が出力する。<< Operation >> In the logical operation unit according to the first invention, when energy is simultaneously input to two input circuits of the input section, each input circuit is turned on. Based on this, one output circuit is on and the other output circuit is off. Therefore, a positive or negative power supply voltage is output to the output terminal of the output unit.

また、入力部の二つの入力回路のいずれにもエネルギ
ーが入力しない場合は、各入力回路はオフの状態にな
る。これに基いて出力部の一方の出力回路はオフで、他
方の出力回路はオン状態となる。従って、出力部の出力
端子には負又は正の電源電圧が出力する。When energy is not input to either of the two input circuits of the input unit, each input circuit is turned off. Based on this, one output circuit of the output unit is turned off, and the other output circuit is turned on. Therefore, a negative or positive power supply voltage is output to the output terminal of the output unit.

こうして、二つの入力回路に同時にオン・オフの交番
入力があると、出力端子には、入力に同期した交番出力
が得られる。In this way, if the two input circuits are simultaneously turned on and off alternately, an alternating output synchronized with the input is obtained at the output terminal.

第二発明に係る制御装置では、上記論理演算器の出力
端子の後段に負荷に直列接続したスイッチング素子を結
合したものであるから、入力部の二つの入力回路に同時
に交番入力があるときのみ、前記スイッチング素子がス
イッチング動作して負荷を動作させる。In the control device according to the second invention, since the switching element connected in series to the load is coupled to the subsequent stage of the output terminal of the logical operation unit, only when there are alternating inputs to the two input circuits of the input unit at the same time, The switching element performs a switching operation to operate a load.

第三発明に係る論理和演算器では、入力部のスイッチ
ング素子がオンされた場合は、出力部の一方の出力回路
はオン、他方の出力回路はオフの状態となり、出力端子
には正又は負の電圧が出力する。入力部のスイッチング
素子がオフの場合は、出力部の一方の出力回路はオフ、
他方の出力回路はオンとなり、出力端子には負又は正の
電圧が出力する。In the OR operation unit according to the third invention, when the switching element of the input unit is turned on, one output circuit of the output unit is turned on, the other output circuit is turned off, and the output terminal is positive or negative. Output voltage. When the switching element of the input section is off, one output circuit of the output section is off,
The other output circuit is turned on, and a negative or positive voltage is output to the output terminal.

従って、入力部に多系統の信号源のうち一つからでも
交番入力がある場合は、出力端子に入力に同期した交番
出力が得られる。Therefore, when the input section has an alternating input even from one of the multi-system signal sources, an alternating output synchronized with the input is obtained at the output terminal.

第四発明に係る制御装置では、上記論理和演算器の出
力端子の後段に負荷に直列接続したスイッチング素子を
結合したものであるから、入力部の入力回路に交番入力
があるときのみ、前記スイッチング素子がスイッチング
動作して負荷を動作させる。In the control device according to the fourth aspect of the present invention, since the switching element connected in series to the load is coupled to the subsequent stage of the output terminal of the OR operation unit, the switching is performed only when the input circuit of the input unit has an alternating input. The element performs a switching operation to operate the load.

《実施例》 次に、本発明の実施例を、図面を参照しながら説明す
る。<< Example >> Next, an example of the present invention will be described with reference to the drawings.

第一発明による論理演算器は、第１図に示すように、
この演算器を動作させるための正負の電源電圧Vh,Vlの
間に入力部１と出力部２とを並列接続し、入力部１は、
エネルギー入力IN₁,IN₂により動作されるスイッチング
素子と抵抗素子とを直列接続してなる入力回路1a,1bを
直列接続するとともに、その両入力回路の中間点を接地
して構成し、また、出力部２は、電気信号の入力により
動作されるスイッチング素子からなる出力回路2a,2bを
直列接続するとともに、両出力回路の中間点に出力端子
OUTを接続して構成し、さらに、入力部１と出力部２
は、電源電圧の正負に関して同一側の回路1a,2a、1b,2b
において、入力回路のスイッチング素子と抵抗素子との
中間点と出力回路のスイッチング素子の制御端子とを接
続して構成されている。The logical operation unit according to the first invention is, as shown in FIG.
The input unit 1 and the output unit 2 are connected in parallel between positive and negative power supply voltages Vh and Vl for operating this arithmetic unit.
The input circuits 1a and 1b, which are formed by connecting the switching elements and the resistance elements operated by the energy inputs IN ₁ and IN ₂ in series, are connected in series, and the intermediate point between the two input circuits is grounded. The output unit 2 connects output circuits 2a and 2b composed of switching elements operated by input of an electric signal in series, and has an output terminal at an intermediate point between the two output circuits.
OUT, and the input unit 1 and the output unit 2
Are the same circuits 1a, 2a, 1b, 2b
, An intermediate point between the switching element and the resistance element of the input circuit and a control terminal of the switching element of the output circuit are connected.

上記中間点とは、正負の電源電圧に関して電気的中点
を意味するものではない。電気的には、入力状態に応じ
て正側と負側に振れれば、多少のバラツキがあっても良
い。The intermediate point does not mean an electrical midpoint with respect to positive and negative power supply voltages. Electrically, as long as it swings to the positive side and the negative side according to the input state, there may be some variation.

この論理演算器は、入力エネルギーとして電気エネル
ギーと光エネルギーのいずれも使用可能であるが、いず
れのエネルギを用いるかにより、上記入力回路1a,1bの
具体的構成が異なる。以下に分説する。This logic operation unit can use either electric energy or light energy as input energy, but the specific configuration of the input circuits 1a and 1b differs depending on which energy is used. This is explained below.

第一実施例 第２図は、入力エネルギーとして電気エネルギーを用
いる場合の実施例を示す。以下に、これについて詳述す
る。First Embodiment FIG. 2 shows an embodiment in which electric energy is used as input energy. Hereinafter, this will be described in detail.

入力部１を構成する入力回路1aは、Ｐゲートサイリス
タTHPと抵抗素子R₁とで、入力回路1bはＮゲートサイリ
スタTHNと抵抗素子R₂とでそれぞれ構成されている。Input circuit 1a constituting the input unit 1, a P-gate thyristor THP and the resistance element R _1, the input circuit 1b is constituted respectively by the N gate thyristor THN and the resistance element R _2.

また、出力回路2aはPNPトランジスタTR₁と抵抗素子R₅
とで、出力回路2bはNPNトランジスタTR₂と抵抗素子R₈と
でそれぞれ構成されている。Further, the output circuit 2a PNP transistor TR ₁ and the resistance element R ₅
And, the output circuit 2b is constituted respectively by the NPN transistor TR ₂ and the resistance element R _8.

この実施例では、定められた周波数の交番エネルギー
を論理の“1"とする。論理“1"は、構成素子の故障によ
る誤りを含まないものとして扱う。その他の状態は、構
成素子の故障による誤りを含んでいる可能性のある論理
“0"として扱うことで、フェールセーフな論理演算が実
現できる。In this embodiment, the alternating energy of the determined frequency is set to logical "1". The logic “1” is treated as not including an error due to a component failure. The other states are handled as logic “0” which may include an error due to a failure of a component element, so that a fail-safe logic operation can be realized.

入力回路1aのＰゲートサイリスタTHPは、カソード電
位に対してゲート電位を高くした場合にオン状態とな
り、逆に、ある程度以上の速度でゲート電位をカソード
電位より低い電位にすることによってオフ状態となる。
オン状態の時には、保持電流以上の電流を確保するよう
に抵抗素子R₁の抵抗値を決定してあり、オン状態がラッ
チされる。すなわち、サイリスタTHPのゲートに、その
カソード電位を基準とする交番入力があるときのみ、ス
イッチングする。The P gate thyristor THP of the input circuit 1a is turned on when the gate potential is higher than the cathode potential, and turned off when the gate potential is lower than the cathode potential at a certain speed or more. .
When the ON state, Yes to determine the resistance value of the resistance element R ₁ so as to ensure holding current above the current, on-state is latched. That is, switching is performed only when the gate of the thyristor THP has an alternating input based on the cathode potential.

また、入力回路1bのＮゲートサイリスタTHNは、Ｐゲ
ートサイリスタTHPと相補的な動作をするため、アノー
ド電位を基準とする交番入力があるときのみスイッチン
グし、抵抗素子R₂の抵抗値も抵抗素子R₁と同様に設定さ
れている。Further, N gate thyristor THN input circuit 1b, to a complementary operation as P-gate thyristor THP, and viewed switching when there are alternating input referenced to anode potential, the resistance value of the resistance element R ₂ the resistance element It is set in the same manner as R _1.

電源電位はVh＞Vm（接地電位）＞Vlとなるように設定
してあり、出力部の抵抗素子R₅,R₆の抵抗値の比は、ト
ランジスタTR₁とTR₂が同時にオン状態にある時、出力端
子OUTの電位がVmと等しくなるように設定されている。Power supply potential is Yes set such that Vh> Vm (ground potential)> Vl, the ratio of the resistance value of the resistance element R _5, R ₆ of the output unit, the transistor TR ₁ and TR ₂ are in the ON state at the same time At this time, the potential of the output terminal OUT is set to be equal to Vm.

上記構成による作用は、入力部に同時に負の電位が入
力された場合は、入力部のサイリスタTHPはオフ、THNは
オン状態にあり、出力部のトランジスタTR₁はオフ状態
となり、トランジスタTR₂はオン状態になるから、接地
電位Vmに対する出力信号OUTの電位はVlとなる。Operation of the above construction, when a negative potential is simultaneously input to the input unit, the input of the thyristor THP is off, THN is in ON state, the transistor TR ₁ of the output unit is turned off, the transistor TR ₂ is Since the transistor is turned on, the potential of the output signal OUT with respect to the ground potential Vm becomes Vl.

これに対して、入力部に同時に正の電位が入力された
場合は、サイリスタTHPはオン、THNはオフとなり、トラ
ンジスタTR₁はオン状態、TR₂はオフ状態であるから、出
力信号OUTの電位はVhとなる。In contrast, if at the same time a positive potential to the input unit is inputted, the thyristor THP is on, THN is turned off, the transistor TR ₁ is turned on, because TR ₂ is in the OFF state, the potential of the output signal OUT Becomes Vh.

従って、THPとTHNを常に違う状態にすることによっ
て、すなわち、入力IN₁とIN₂に同期した論理“1"が同時
に入力された場合は、出力端子OUTに接地電位Vmに対す
る交番出力が得られるから、演算結果として論理“1"が
出力される。Thus, by always different state THP and THN, that is, when the logic "1" in synchronism with the input IN ₁ and IN ₂ are simultaneously input, the alternating output is obtained with respect to the ground potential Vm to the output terminal OUT Outputs a logic "1" as the operation result.

前記以外の組合せの入力信号の場合、あるいは、構成
要素の故障よる場合の出力信号は、電位Vmに対して必ず
片側の電位しか取り得ない（論理“0"が出力される。）
ことは、演算器の構成が簡素なため、全ての場合につい
て考察すれば明白である。In the case of an input signal in a combination other than the above, or an output signal in the case of a component failure, only one potential with respect to the potential Vm can always be taken (logic "0" is output).
This is clear from consideration of all cases because the configuration of the arithmetic unit is simple.

例えば、トランジスタTR₁が常にオン状態で、トラン
ジスタTR₂がオン・オフ状態になるときは、出力OUTはそ
れぞれVM,Vhとなり、Vl側の電位は出力されない。ま
た、トランジスタTR₁が常にオフ状態で、TR₂がオン・オ
フ状態となるときは、出力OUTはそれぞれVm,Vlとなり、
Vh側の電位は出力されない。For example, a transistor TR ₁ is always on, when the transistor TR ₂ is turned on and off states, the output OUT respectively VM, Vh, and the the Vl side potential is not output. Further, in the transistor TR ₁ is always off, when the TR ₂ is turned on and off states, respectively output OUT Vm, Vl, and the
No Vh-side potential is output.

上述のように、この実施例は、入力信号として定めら
れた周波数の交番エネルギー入力し、なんら整流などの
エネルギー交換を行うことなく論理積演算を行ない、入
力信号に同期した出力信号を交番エネルギーとして出力
するフェールセーフな論理積演算を行なう論理積演算器
の提供を可能にする。As described above, in this embodiment, alternating energy of a frequency determined as an input signal is input, a logical product operation is performed without performing any energy exchange such as rectification, and an output signal synchronized with the input signal is used as alternating energy. It is possible to provide an AND operator for performing a fail-safe AND operation to output.

また、エネルギー入力IN₁とIN₂をワイヤードオア接続
することにより、多入力の論理和演算も実現できる。Moreover, the energy input IN ₁ and IN ₂ by wired OR connection, a logical OR operation of the multi-input can be realized.

第３図は、上記論理演算器を用いて、フェールセーフ
な論理演算機能を有するエネルギー制御装置を構成した
一実施例である。ここでも、論理“1"と論理“0"につい
ては、第２図の場合と同一であるとする。FIG. 3 shows an embodiment in which an energy control device having a fail-safe logical operation function is configured by using the logical operation unit. Here, it is assumed that the logic “1” and the logic “0” are the same as those in FIG.

第３図において、THPaは、前記論理演算器の出力信号
OUTにより動作されるスイッチング素子であるＰゲート
サイリスタであり、カソード電位はVmに対するゲートの
交番入力（論理演算器の出力が論理“1"の場合）によっ
てのみスイッチングする。Vcは負荷Ｌにエネルギーを供
給する電源電位である。使用するサイリスタがＰゲート
の場合は、Vc＞Vmなる関係に、Ｎゲートの場合はVc＜Vm
なる関係に設定する。In FIG. 3, THPa is an output signal of the logical operation unit.
It is a P gate thyristor which is a switching element operated by OUT, and the cathode potential is switched only by an alternate input of the gate with respect to Vm (when the output of the logic operation unit is logic "1"). Vc is a power supply potential for supplying energy to the load L. If the thyristor used is a P-gate, the relationship is Vc> Vm, and if the thyristor is an N-gate, Vc <Vm
Set the relationship as follows.

このスイッチングパルスを、例えば絶縁トランスの１
次側に入力し、２次側に出力されるパルスを整流すれ
ば、フェールセーフな直流電源とすることができる。This switching pulse is applied to, for example, one of the insulating transformers.
By rectifying the pulse input to the secondary side and output to the secondary side, a fail-safe DC power supply can be obtained.

また、上記フェールセーフ論理回路（特開昭60−6871
9）に見られるような容量結合を使用した整流回路で倍
電圧整流を行っても良い。つまり、サイリスタTHPaがス
イッチングしている場合にのみエネルギーが出力される
ようにすれば、フェールセーフなエネルギー制御が実現
される。In addition, the above fail-safe logic circuit (Japanese Patent Application Laid-Open No. 60-6871)
Voltage doubler rectification may be performed by a rectifier circuit using capacitive coupling as shown in 9). That is, if energy is output only when the thyristor THPa is switching, fail-safe energy control is realized.

第二実施例 第４図は、第１図におけるフェールセーフな論理演算
器の入力エネルギーとして光エネルギーを用いる場合の
実施例を示すものであり、第４図では、論理演算器との
その論理演算器を用いたエネルギー制御装置を、合わせ
て示している。Second Embodiment FIG. 4 shows an embodiment in which light energy is used as input energy of the fail-safe logical operation unit in FIG. 1. FIG. 4 shows a logical operation unit and its logical operation. An energy control device using a vessel is also shown.

この実施例においては、定められた周波数の断続光PH
₁,PH₂を論理の“1"とする。論理“1"は、構成素子の故
障による誤りを含まないものとして扱う。その他の状態
は、構成素子の故障による誤りを含んでいる可能性のあ
る論理“0"として扱うことで、フェールセーフな論理演
算が実現できる。In this embodiment, an intermittent light PH of a predetermined frequency is used.
₁ and PH ₂ are logic "1". The logic “1” is treated as not including an error due to a component failure. The other states are handled as logic “0” which may include an error due to a failure of a component element, so that a fail-safe logic operation can be realized.

電源電位は、Vh＞Vm＞Vlの関係とされている。Vcは、
負荷Ｌにエネルギーを供給する電源電位である（使用す
るサイリスタがＰゲートの場合は、Vc＞Vmなる関係に設
定される。） この実施例では、入力部の入力回路1a,1bのスイッチ
ング素子としてフォトトランジスタPT₁,PT₂が用いられ
ている点を除くと、他の構成は、第一実施例のものと同
一である。The power supply potential has a relationship of Vh>Vm> Vl. Vc is
This is a power supply potential for supplying energy to the load L. (If the thyristor used is a P-gate, the relationship is set as Vc> Vm.) In this embodiment, the switching elements of the input circuits 1a and 1b of the input section Except that the phototransistors PT ₁ and PT ₂ are used, the other configuration is the same as that of the first embodiment.

入力部のフォトトランジスタPT₁,PT₂に信号光が同時
に入射することによって、PT₁,PT₂が同時にオンする。
出力部のスイッチングトランジスタTR₁のベース電位
は、ほぼ正の電源電位Vhとなり、TR₁はオンする。同時
に、TR₂のベース電位はほぼ負の電源電位Vlとなり、TR₂
はオフとする。TR₁がオンして、TR₂がオフすると、サイ
リスタTHPのゲート電位がカソードの接地電位Vmよりも
高くなるので、サイリスタTHPはオン状態となる。When signal light is simultaneously incident on the phototransistors PT ₁ and PT ₂ of the input section, PT ₁ and PT ₂ are simultaneously turned on.
The base potential of the switching transistor TR ₁ of the output portion is substantially the positive power supply potential Vh becomes, TR ₁ is turned on. At the same time, the base potential of the TR ₂ is substantially negative supply potential Vl becomes, TR ₂
Is turned off. TR ₁ is turned on, the TR ₂ is turned off, the gate potential of the thyristor THP is higher than the ground potential Vm of the cathode, the thyristor THP is turned on.

さらに、両フォトトランジスタPT₁,PT₂共に信号光が
入射しない状態では、PT₁,PT₂はともにオフ状態にあ
る。スイッチングトランジスタTR₁のベース電位は接地
電位Vmであり、TR₁はオフすると同時に、TR₂のベース電
位はほぼVmとなり、TR₂はオンする。TR₁がオフしてTR₂
がオンすると、サイリスタTHPのゲート電位はVmとな
り、THPはオフする。Further, when no signal light is incident on both the phototransistors PT ₁ and PT _2, both PT ₁ and PT ₂ are off. The base potential of the switching transistor TR ₁ is a ground potential Vm, TR ₁ is simultaneously turned off, the base potential of the TR ₂ is substantially Vm becomes, TR ₂ is turned on. TR ₁ turns off and TR ₂
Is turned on, the gate potential of the thyristor THP becomes Vm, and THP is turned off.

以上の動作の連続で、同期した断続光をフォトトラン
ジスタPT₁とPT₂に入力することによってのみ、出力端子
OUTには入力した断続光に同期した出力パルスが得られ
る。A series of the above operation, only by inputting the synchronized intermittent light to the phototransistor PT ₁ and PT _2, the output terminal
OUT provides an output pulse synchronized with the input intermittent light.

これに対して、例えば、フォトトランジスタPT₁に断
続光が入射し、フォトトランジスタPT₂には直流光が入
射している場合を検討してみる。PT₁は断続光が入射し
ているので、オン・オフを繰り返す。PT₂は直流光が入
射しているので、オンしたままである。PT₁がオンで、
かつ、PT₂がオンの場合は、TR₁とTR₂はそれぞれオンし
ているので、抵抗R₅とR₆の抵抗値の比を1:1としておけ
ば、サイリスタTHPのゲート電位はほぼVmであり、THPの
状態が変化する条件とはならない。また、PT₁がオフ
で、かつ、PT₂がオンの場合は、TR₁はオフ、TR₂がオン
しているので、サイリスタTHPのゲート電位は負とな
り、サイリスタTHPをオフすることができる。しかし、
この場合には、THPオンの条件が成立しないため、THPは
スイッチング動作を行なうことはできない。In contrast, for example, the incident intermittent light the phototransistor PT _1, the phototransistor PT ₂ Try to consider the case where the DC light is incident. Since the intermittent light is incident on PT _1, it is repeatedly turned on and off. PT ₂ is kept on because DC light is incident. PT ₁ is on,
Also, when PT ₂ is on, TR ₁ and TR ₂ are each on, so if the ratio of the resistance values of resistors R ₅ and R ₆ is 1: 1 the gate potential of thyristor THP will be almost Vm Which is not a condition for changing the state of THP. Further, in PT ₁ is off, and, if PT ₂ is on, TR ₁ is turned off, because TR ₂ is turned on, the gate potential of the thyristor THP is negative, it is possible to turn off the thyristor THP. But,
In this case, the condition for turning on the THP is not satisfied, so that the THP cannot perform the switching operation.

このようにフォトトランジスタPT₁とPT₂の入射光のす
べての組合せについて検討すれば、サイリスタTHPのス
イッチング動作は、同期した断続光が同時にPT₁とPT₂に
入力されているときのみであることがわかる。When considered in this way for all combinations of incident light of the phototransistor PT ₁ and PT _2, that the switching operation of the thyristor THP is only when synchronized intermittent light is input to the PT ₁ and PT ₂ simultaneously I understand.

さらに、この回路のどこかが断線したとしても、サイ
リスタTHPのスイッチング動作を行なうのは不可能であ
る。抵抗素子は、導通故障はなく、断線故障のみである
ことは周知であるから、抵抗器を除くトランジスタ・サ
イリスタが導通故障を起こしても、サイリスタTHPのス
イッチング動作は不可能である。Further, even if any part of this circuit is disconnected, it is impossible to perform the switching operation of the thyristor THP. Since it is well known that a resistance element has no conduction failure and only a disconnection failure, even if a transistor thyristor other than a resistor causes a conduction failure, the switching operation of the thyristor THP is impossible.

以上のことから、素子あるいは伝送線路上における故
障による誤りを含まない、定められた断続光を論理“1"
とし、直流光あるいは光のない状態を論理“0"とする演
算ができ、“1"は信頼できるとする安全情報の処理に適
している。From the above, the specified intermittent light, which does not include an error due to a failure on the element or the transmission line, has the logic “1”.
The operation can be performed by setting the DC light or no light state to logic “0”, and “1” is suitable for processing safety information that is reliable.

上記の各実施例では、入力部１の各入力回路1a,1b
に、２系統の電気信号又は光信号をそれぞれ入力するこ
とにより論理積演算器として用いた場合について説明し
たが、同一構成で、２系統の電気信号又は光信号をそれ
ぞれ両入力回路1a,1bに入力することにより、この論理
演算器を論理和演算器として用いることが可能である。In each of the above embodiments, each input circuit 1a, 1b of the input unit 1
In the above, the case where two electric signals or optical signals are respectively input and used as a logical product arithmetic unit has been described, but with the same configuration, two electric signals or optical signals are respectively applied to both input circuits 1a and 1b. By inputting, it is possible to use this logical operation unit as a logical sum operation unit.

第５図は、第三発明に係るフェールセーフ論理和演算
器の基本構成及びその論理和演算器を用いた制御装置の
一例の構成を示す。FIG. 5 shows a basic configuration of a fail-safe logical OR calculator according to the third invention and a configuration of an example of a control device using the logical OR calculator.

この論理和演算器は、この演算器を動作させるための
電源電圧＋Vccと−Vccの間に入力部1Eと出力部2Eを並列
接続し、入力部１は、スイッチング素子T₁と抵抗素子R₁
と直列接続して構成し、出力部２はスイッチング素子と
抵抗素子T₂,R₃、T₃,R₄を直列接続してなる二つの出力回
路2a,2bを直列接続して構成し、さらに、入力部のスイ
ッチング素子T₁と抵抗素子R₁との中間点と、各出力回路
2a,2bのスイッチング素子T₂,T₃の制御端子との間を抵抗
素子R₂を介して接続して構成してある。The OR operation unit is connected in parallel output portion 2E and the input unit 1E between the power supply voltage + Vcc and -Vcc for operating the operation unit, the input unit 1, the switching elements T ₁ and the resistance element R ₁
The output unit 2 is configured by connecting in series two output circuits 2a and 2b formed by connecting a switching element and resistance elements T ₂ , R ₃ , T ₃ and R ₄ in series. , an intermediate point of the switching elements T ₁ of the input unit and the resistance element R _1, the output circuits
2a, are configured by connecting the control terminal of the switching element T _2, T ₃ of 2b via a resistor R _2.

この論理和演算器でも、入力エネルギーとして電気エ
ネルギーと光エネルギーのいずに使用可能である。第５
図は光エネルギーを入力エネルギーに用いる場合の実施
例であるので、入力段のスイッチング素子T₁には、フォ
トトランジスタを用いている。入力エネルギーに電気エ
ネルギーを用いる場合は、このフォトトランジスタに代
えて、サイリスタを用いれば良いことは、上記の説明か
ら明らかである。This OR operator can also use electric energy or light energy as input energy. Fifth
Figure because it is the embodiment of the case of using the light energy to the input energy, the switching element T ₁ of the input stage uses a phototransistor. It is clear from the above description that when electric energy is used as input energy, a thyristor may be used instead of this phototransistor.

続いて、第５図の構成による作用を説明する。 Next, the operation of the configuration of FIG. 5 will be described.

フォトトランジスタT₁に信号光が入射していない場合
は、トランジスタT₂及びT₃のベース電位は負の電源電圧
となるので、NPNトランジスタT₂はオフ状態で、PNPトラ
ンジスタT₃はオン状態である。従って、出力端子OUTの
電位は負の電源電圧とほぼ等しくなる。従って、出力端
子OUTにスイッチング素子としてサイリスタT₄を接続
し、これに負荷Ｌを接続して構成された制御装置におい
ては、サイリスタT₄はオフ状態となる。If the photo transistors T ₁ to signal light is not incident, the base potential of the transistor T ₂ and T ₃ is a negative power supply voltage, NPN transistor T ₂ are in the off state, PNP transistor T ₃ is in the on state is there. Therefore, the potential of the output terminal OUT becomes substantially equal to the negative power supply voltage. Therefore, to connect the thyristor T ₄ as a switching element to the output terminal OUT, and in the control device configured thereto by connecting the load L, the thyristor T ₄ is turned off.

これに対して、フォトトランジスタT₁に信号光が入射
している場合は、トランジスタT₂及びT₃のベース電位は
ほぼ正の電源電圧となるので、NPNトランジスタT₂はオ
ン状態、PNPトランジスタT₃はオフ状態である。従っ
て、出力端子OUTの電位は正の電源電圧とほぼ等しくな
る。従って、サイリスタT₄はオン状態となる。In contrast, when the signal light is incident on the phototransistor T _1, the base potential of the transistor T ₂ and T ₃ is almost the positive supply voltage, NPN transistor T ₂ are turned on, PNP transistor T ₃ is off. Therefore, the potential of the output terminal OUT becomes substantially equal to the positive power supply voltage. Accordingly, the thyristor T ₄ is turned on.

以上の動作の連続で、断続光を入力信号として使用す
れば、入力信号に同期したエネルギーの断続としての出
力信号を得ることができるから、このフォトトランジス
タT₁へ同期した複数の断続光を入力すれば、論理和演算
を実行することができる。A series of the above operation, the use of intermittent light as an input signal, since it is possible to obtain an output signal as an intermittent synchronized energy in the input signal, input a plurality of intermittent light synchronized to the photo transistors T ₁ Then, a logical sum operation can be executed.

そして、この回路において、各トランジスタが短絡故
障あるいは開放故障を起こしても、出力端子OUTにエネ
ルギーの断続としての出力は出ないから、サイリスタT₄
をスイッチングさせることは不可能である。また、各抵
抗が開放故障を起こしても、出力端子OUTの電位が変化
することはないから、サイリスタT₄をスイッチングさせ
ることは不可能である。Then, in this circuit, also each transistor causes a short-circuit failure or open failure, do not leave the output as intermittent energy to the output terminal OUT, and the thyristor T ₄
Cannot be switched. Further, even if the resistance cause open-circuit failure, because it is not the potential of the output terminal OUT is changed, it is not possible to switch the thyristor T _4.

また、サイリスタT₄あるいはサイリスタの負荷Ｌに故
障があれば、エネルギーの断続としての出力は出ないの
は本回路からは明白であり、フェールセーフな論理和演
算器であると言うことができる。Further, if there is a fault in the load L of the thyristor T ₄ or thyristors, no output is output as an intermittent energy is apparent from this circuit can be said to be fail-safe logic OR calculator.

以上のことから、素子あるいは伝送線路上における故
障による誤りを含まない定められた断続光を論理“1"と
し、それ以外を故障誤りを含む可能性のある論理“0"と
する演算ができ、論理“1"を信頼できる情報とする安全
情報の処理に使用できる。From the above, it is possible to calculate a predetermined intermittent light that does not include an error due to a fault on an element or a transmission line as a logic “1”, and set the other as a logic “0” that may include a fault error, It can be used for processing safety information that makes logic "1" reliable information.

上記実施例において、出力部のスイッチングトランジ
スタはPNP型、NPN型の配置位置を図示の例と逆にするこ
とによっても同様に作用することができる。In the above embodiment, the switching transistor of the output section can also operate similarly by reversing the arrangement position of the PNP type and the NPN type from the illustrated example.

また、制御装置の論理演算器の出力端子の後段に接続
されるスイッチング素子は、サイリスタに限定させず、
回路構成がやや複雑になるが、フェールセーフなトラン
ジスタの結合回路を用いることもできる。The switching element connected to the output terminal of the logical operation unit of the control device is not limited to a thyristor.
Although the circuit configuration is slightly complicated, a fail-safe transistor coupling circuit can also be used.

《発明の効果》 上述のように、第一発明に係る論理演算器によれば、
フェールセーフな論理積演算器の小型化と低価格化がも
たらされ、かつ、信号伝送線路での電磁誘導ノイズによ
る影響を絶無とし、さらに組み込み装置の高機能化が促
進され、実用的にきわめて有用である。<< Effects of the Invention >> As described above, according to the logical operator according to the first invention,
The miniaturization and cost reduction of the fail-safe logical AND unit have been brought about, and the influence of electromagnetic induction noise on the signal transmission line has been completely eliminated. Useful.

また、入力信号の入力の仕方により、論理積演算器と
論理和演算器のいずれにも使用できる。Further, it can be used as either an AND operator or an OR operator, depending on how the input signal is input.

さらに、最近の半導体技術の進歩によりワンチップ化
することも可能で、複雑な論理の演算器を構成しても、
従来の演算器と比較して著しく小型の演算器が実現でき
るるだけでなく、高速の光半導体素子を使用することに
より、演算速度も通常の制御用コンピュータと同等の速
度まで期待できる。In addition, it is possible to integrate it into a single chip due to recent advances in semiconductor technology.
Not only can an extremely small arithmetic unit be realized as compared with a conventional arithmetic unit, but also by using a high-speed optical semiconductor device, the arithmetic speed can be expected to be equal to that of a normal control computer.

また、第二発明によれば、フェールセーフな制御装置
を提供することができる。Further, according to the second invention, a fail-safe control device can be provided.

さらに、第三発明に係る論理演算器によれば、簡単な
構成でフェールセーフな論理和演算器を得ることができ
る。Further, according to the logical operation unit according to the third aspect of the invention, a fail-safe logical OR operation unit having a simple configuration can be obtained.

そして、第四発明によれば、上記第三発明を用いたフ
ェールセーフな制御装置の提供が可能である。According to the fourth invention, a fail-safe control device using the third invention can be provided.

入力部に光センサを用いる場合は、伝送路の故障によ
って例えば太陽光等の直流光が混入しても誤動作しない
ように、あるいは演算器の故障による誤り出力信号を含
まない、定められた周波数の断続光を論理“1"とし、故
障時の誤りを含む可能性のある直流光あるいは光がない
状態を論理“0"とすることにより、定められた周波数の
断続光は、自然界にあるいは演算器の設置された環境に
存在しない状態を選択できる。また、光論理演算器を用
いる制御装置においても、前段の演算器の出力段が正常
であると言う確認も同時にできる意味から、故障等の誤
りを含まないと仮定できる。論理“1"と論理“1"との論
理積を取ることにより、演算器が正常な場合には論理
“1"を、それ以外の入力条件あるいは故障の場合にはす
べて論理“0"を出力することができる。When an optical sensor is used for the input unit, a malfunction of the transmission line causes no malfunction even if direct-current light such as sunlight is mixed in, or does not include an error output signal due to a failure of the arithmetic unit. By setting the intermittent light to logic “1” and the state where there is no DC light or light that may contain an error at the time of failure to logic “0”, the intermittent light of the specified frequency can be output to the natural world or to the arithmetic unit. You can select a state that does not exist in the environment where it is installed. Also, in a control device using an optical logic operation unit, it can be simultaneously confirmed that the output stage of the preceding operation unit is normal, so that it can be assumed that no error such as a failure is included. By taking the logical product of logical “1” and logical “1”, logical “1” is output when the operation unit is normal, and logical “0” is output in all other input conditions or failures can do.

【図面の簡単な説明】[Brief description of the drawings]

第１図は第一発明の基本構成を示すブロック図、第２図
は第一発明の一実施例である論理演算器の電気回路図、
第３図は第２図の論理演算器を用いた制御装置の構成を
示す回路図、第４図は第二発明の一実施例を示す回路
図、第５図は第三発明及び第四発明の一実施例を示す回
路図である。 １……入力部、 1a,1b……入力回路、 ２……出力部、 2a,2b……出力回路、 Vh,Vl……電源電圧、 IN₁,IN₂……入力エネルギー。FIG. 1 is a block diagram showing a basic configuration of the first invention, FIG. 2 is an electric circuit diagram of a logical operation unit according to an embodiment of the first invention,
FIG. 3 is a circuit diagram showing a configuration of a control device using the logical operation unit of FIG. 2, FIG. 4 is a circuit diagram showing one embodiment of the second invention, and FIG. 5 is a third invention and a fourth invention. FIG. 3 is a circuit diagram showing one embodiment. 1 ...... input section, 1a, 1b ...... input circuit, 2 ...... output unit, 2a, 2b ...... output circuit, Vh, Vl ...... supply voltage, IN _1, IN ₂ ...... input energy.

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】（イ）正負の電源電圧の間に並列接続され
た入力部と出力部とを有し、 （ロ）前記入力部は、入力エネルギーにより動作される
スイッチング素子と抵抗素子とを直列接続してなる二つ
の入力回路を直列接続するとともに、両入力回路の中間
点を接地してなり、 （ハ）前記出力部は、スイッチング素子からなる二つの
出力回路を直列接続するとともに、両出力回路の中間点
に出力端子を接続してなり、 （ニ）前記入力部と前記出力部は、電源電圧の正負に関
して同一側の入力回路と出力回路同志において、入力回
路のスイッチング素子と抵抗素子との中間点と前記出力
回路のスイッチング素子の制御端子とが接続されてい
る、 論理演算器。(A) an input unit and an output unit connected in parallel between positive and negative power supply voltages; and (b) the input unit includes a switching element and a resistance element operated by input energy. The two input circuits connected in series are connected in series, and the midpoint between the two input circuits is grounded. (C) The output section connects the two output circuits consisting of switching elements in series, An output terminal is connected to an intermediate point of the output circuit. (D) The input section and the output section are connected to the same side of the input circuit and the output circuit with respect to the positive and negative of the power supply voltage. And a control terminal of a switching element of the output circuit is connected to an intermediate point between the logic circuit and the logic circuit. 【請求項２】特許請求の範囲第１項に記載の論理演算器
の出力部の出力端子を後段のスイッチング素子の制御端
子に接続し、その後段のスイッチング素子を負荷と、電
源とアースの間に直列接続してなるフェールセーフな制
御装置。2. An output terminal of an output section of the logical operation unit according to claim 1 is connected to a control terminal of a subsequent switching element, and the subsequent switching element is connected between a load, a power supply, and ground. Fail-safe control unit connected in series. 【請求項３】（イ）正負の電源電圧の間に並列接続され
た入力部と出力部とを有し、 （ロ）前記入力部は、スイッチング素子と抵抗素子とを
直列接続してなり、 （ハ）前記出力部は、スイッチング素子からなる二つの
出力回路を直列接続してなり、 （ニ）前記入力部のスイッチング素子と抵抗素子との中
間点と、前記各出力回路のスイッチング素子の制御端子
との間が接続されている、 論理和演算器。3. An input section and an output section connected in parallel between positive and negative power supply voltages. 2. The input section comprises a switching element and a resistance element connected in series, (C) the output section is formed by connecting two output circuits each including a switching element in series; and (d) controlling an intermediate point between the switching element and the resistance element of the input section, and controlling the switching element of each output circuit. OR operator connected between terminals. 【請求項４】特許請求の範囲第３項に記載の論理和演算
器の出力部の出力端子を後段のスイッチング素子の制御
端子に接続し、その後段のスイッチング素子を負荷と、
電源とアースの間に直列接続してなるフェールセーフな
制御装置。4. An output terminal of an output unit of the logical sum operation unit according to claim 3 is connected to a control terminal of a subsequent switching element, and the subsequent switching element is connected to a load.
A fail-safe control unit connected in series between the power supply and ground.