JP2773111B2 - 二層配線基板の製造方法 - Google Patents
二層配線基板の製造方法Info
- Publication number
- JP2773111B2 JP2773111B2 JP60179978A JP17997885A JP2773111B2 JP 2773111 B2 JP2773111 B2 JP 2773111B2 JP 60179978 A JP60179978 A JP 60179978A JP 17997885 A JP17997885 A JP 17997885A JP 2773111 B2 JP2773111 B2 JP 2773111B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel electrode
- upper pixel
- temperature
- wiring board
- layer wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Manufacturing Of Electric Cables (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、液晶ディスプレイ用二層配線基板の製造方
法に関するものである。 （従来の技術とその問題点） 近年、液晶ディスプレイの実用化が一般化し、さらに
その応用分野が拡大するにつれ、ディスプレイの表示画
素数の増加が図られている。 この表示画素数の増加に伴う、画面に対する画素面積
占有率（以下単に開孔率という）の減少を改善するため
二層配線を用いた液晶ディスプレイ基板が考えられてい
る。即ち、従来の単層基板に於いて、各画素への配線
は、画素間のスペースに設置されている為、画素数が増
加すると、この配線用スペースの占める面積は増大し、
開孔率の減少をもたらす。 そこで、この配線を各画素の下に絶縁層を介して設置
し、各画素と配線は、絶縁層に形成したスルーホールに
より導通を得る様な二層配線構造により開孔率の向上が
期待できる。 第１図は、液晶ディスプレイ用二層配線基板の概略図
である。 下部透明電極（２）を有するガラス基材（１）上に、
絶縁物からなる絶縁層（３）を形成し、その上に透明導
電膜による上部画素電極（５）を形成する。上部画素電
極（５）と下部透明電極（２）は、絶縁層（３）に形成
されたスルーホール（４）を介して導通を得る様な構造
を有する。この様な構造を有する液晶ディスプレイ用二
層配線基板を製造する際に工程上大きな問題となるの
は、上部画素電極（５）の形成工程である。即ち、上部
画素電極（５）は絶縁層（３）上全面に透明導電膜を成
膜後フォトエッチング法により所定のパターンに加工さ
れるが、この時下部透明電極（２）は後から成膜した上
部画素電極用透明導電膜に覆われ電極間の短絡が生ず
る。また、上部画素電極（５）と下部透明電極（２）は
同じ材料であるので、上部画素電極（５）を化学エッチ
ングする際に下部透明電極（２）もエッチングを受け、
パターンの消失、抵抗値の増加等の欠陥が生ずる。従来
法では、この問題を除くため、下部透明電極（２）露出
部に保護マスクを形成した後、全面に透明導電膜を成膜
し上部画素電極（５）を化学エッチングによりパターン
化を行ない下部透明電極保護マスクをリフトオフ法によ
り除去するプロセス、或いは、下部透明電極露出部保護
と上部画素電極形成の２種を兼ねたリフトオフパターン
を用い、全面に上部画素用透明導電膜を成膜後リフトオ
フ法により上部画素電極（５）を形成するプロセスが行
なわれていた。しかし、両プロセスに於て、工程の煩雑
性、リフトオフ工程の低信頼性による製品歩留り率の不
良が生じ、製品コスト上昇が避けられないという欠点が
あった。 （発明の目的） 本発明は、従来法に存する欠点に鑑み、液晶ディスプ
レイ用二層配線基板製造工程の簡素化を行ない製品の歩
留り向上を得る方法に関するものである。 （問題点を解決する具体的手段） 即ち、基板温度を150℃以下の低温で成膜する低温ス
パッタリング法により成膜されたITO膜の熱処理による
化学的性質の変化を利用し、下部透明電極の保護マスク
を形成する事なく上部画素電極をエッチングにより形成
する方法に関するものである。さらに詳しく述べれば、
低温スパッタリング法により成膜されたITO膜は、化学
的安定性（特に耐塩化水素性）に劣り、通常成膜後に25
0〜350℃の温度に於ける大気中加熱処理により所定の化
学的安定性を得ている。本発明は、この点に着目したも
のであり、加熱処理済みの化学的に安定なる下部透明電
極上に低温スパッタリング法によりITO膜を成膜しこのI
TO膜の化学的不安定性即ち、エッチング容易性を利用
し、下部透明電極を侵す事なく上部画素電極用ITO膜を
化学エッチング可能なる希塩酸等の酸性エッチング液を
用い、下部透明電極の保護マスクを形成する事なく上部
画素電極を化学エッチングにより形成する事、及び上部
画素電極の化学的安定性を向上するため250℃以上の温
度で加熱処理を行なう事により液晶ディスプレイ用二層
配線基板を容易に得る方法に関するものである。 （発明の詳述） 本発明によるプロセスを第２図から第６図を用いて詳
細に説明する。 第２図はITOより成る下部透明電極（２）が形成され
たガラス基材（１）である。このITOの下部透明電極
（２）の成膜方法は、いずれの方式によっても良いが成
膜時或いは成膜後200℃以上の温度で加熱処理を受けた
ものでなければならない。第３図は前記基材に絶縁性を
有する有機高分子又は無機化合物よりなる絶縁層（３）
を形成したものである。絶縁層（３）には、上下電極間
の導通を得るためのスルーホール（４）を形成する。ス
ルーホール（４）は、絶縁層（３）にフォトエッチング
法又はリフトオフ法を用いて形成するのが一般的である
が、感光性高分子を絶縁層（３）に直接使用してスルー
ホール（４）をフォトリングラフィーにより形成する事
も可能である。また、液晶ディスプレイ用基板として、
絶縁層（３）は光透過率の高い材料が望ましい。 次に第４図に示す様に、絶縁層（３）の上に低温スパ
ッタリング法により全面に上部画素電極用ITO膜（６）
を成膜する。低温スパッタ法とは、成膜時の基材温度を
150℃以下に保持してスパッタリング成膜を行なう方法
を示し、この方法で得られた上部画素電極用ITO膜
（６）はエッチング性良好な、即ち、下部透明電極
（２）に比較して化学エッチングされ易い特性を有す
る。ガラス基材（１）の温度は、低い程望ましく150℃
以上の温度、エッチング選択性は損なわれるため150℃
以下に設定する。スパッタリング装置は、基材温度上昇
を避けるためマグネトロン方式スパッタリング装置が適
しているが、他の装置に於ても上記条件を満足すればこ
の限りではない。またITO膜の原材料つまりターゲット
に関して述べれば、インジウム−スズ合金ターゲットと
酸素雰囲気による反応性スパッタリング法又はITOター
ゲットによる通常のスパッタリング法の両者とも適用可
能である。 次に第５図に示す様に上部画素電極パターンを形成す
るため、ITO膜上にフォトレジストパターン（７）を形
成する。この後塩酸、硫酸、硝酸等の無機酸溶液を用い
て下部透明電極（２）に何ら影響を与えずに上部画素電
極用ITO膜の化学エッチングを行なう。この時、使用す
る無機酸としては、塩酸が最も望ましく、２〜10体積％
の希塩酸が最良であった。 第６図はフォトレジスト（７）パターンを除去後の二
層配線基板であり、パターン化された上部画素用電極
（５）の化学的安定性向上は、この基板を250℃以上の
温度で加熱処理する事により、従来のITO膜と何ら遜色
のない性能が得られる。 （発明の効果） 以上の様に、従来液晶ディスプレイ用二層配線基板を
製造する際に、下部透明電極の保護工程が不可欠であ
り、そのため製造工程の煩雑化及びそれに伴う信頼性、
歩留りの低下等の問題が有り、コスト上昇の大きな原因
となっていたが、本発明によれば、下部透明電極の保護
工程は一切不要となり工程の簡略化、信頼性の向上、歩
留りの向上が可能となり大巾なコストダウンが可能とな
るものである。 以下に実施例を示す。 〔実施例１〕 シリカコート（厚み1500Å）されたソーダガラス基材
にITO膜をITOターゲットを使用してマグネトロン方式の
高周波スパッタリング装置で成膜を行なった。この時の
成膜雰囲気は５×10-3Torrのアルゴンガスである。 また、膜厚は400Åであり、基材加熱は行なわず、成
膜後350℃の温度で大気中30分間焼成を行なった。次に
下部透明電極を形成するためポジレジスト（東京応化製
OFPR2）を用い、化学エッチング法によりパターンを形
成した。この時のエッチング液組成は濃塩酸75体積％、
塩化第２鉄溶液25体積％であり、液温は50℃であった。
この基材上に透明性の良い感光性ポリイミドをコート
し、露光・現像を行ないスルーホールを形成して絶縁層
とした。再び、ITOターゲットを使用してマグネトロン
方式高周波スパッタリング装置を使用し、基材を常温に
保ったまま、基材全面にITO膜を400Åの膜厚成膜した。
（尚、前回と成膜条件は同じである）続いてポジレジス
ト（東京応化製OFPR2）を使用して、露光・現像、焼付
け後、５体積％濃度の希塩酸で化学エッチングを行ない
画素用電極を形成した。その後レジストを剥膜し、上部
画素電極の耐薬品性を向上する目的で、300℃で30分間
大気中で焼成を行ない、液晶ディスプレイ用二層配線基
板を作成した。 〔実施例２〕 真空蒸着法によりITO膜（膜厚1000Å）が形成された
ソーダガラス基材に下部透明電極を形成するため、ポジ
レジスト（シプレイAZ−1350）を用い化学エッチング法
によりパターン化を行なった。次に同じポジレジストを
使用して、スルーホール形成用リフトオフパターンを形
成し、SiO2をマグネトロン方式高周波スパッタリング装
置により6000Åの膜厚で成膜し、絶縁層とした。スルー
ホールをリフトオフにより形成した後、In−Sn合金（Sn
9重量％）をターゲットに使用し基材温度を40℃に保っ
たまま、マグネトロン方式直流スパッタリング装置によ
り反応性スパッタリングを行ない、基材全面にITO膜を6
00Åの膜厚で形成した。この時のスパッタリング雰囲気
は、酸素分圧が5.0×10-4Torr、アルゴン分圧が4.0×10
-3Torrであった。次にポジレジスト（シプレイAZ−135
0）を使用して、レジストパターンを形成した後、３体
積％濃度の希塩酸で化学エッチングを行ない上部画素電
極を形成した。レジストを剥膜した後、350℃で30分間
大気中で焼成を行ない上部画素電極の耐薬品性の改善を
行ない液晶ディスプレイ用二層配線基板を完成した。
法に関するものである。 （従来の技術とその問題点） 近年、液晶ディスプレイの実用化が一般化し、さらに
その応用分野が拡大するにつれ、ディスプレイの表示画
素数の増加が図られている。 この表示画素数の増加に伴う、画面に対する画素面積
占有率（以下単に開孔率という）の減少を改善するため
二層配線を用いた液晶ディスプレイ基板が考えられてい
る。即ち、従来の単層基板に於いて、各画素への配線
は、画素間のスペースに設置されている為、画素数が増
加すると、この配線用スペースの占める面積は増大し、
開孔率の減少をもたらす。 そこで、この配線を各画素の下に絶縁層を介して設置
し、各画素と配線は、絶縁層に形成したスルーホールに
より導通を得る様な二層配線構造により開孔率の向上が
期待できる。 第１図は、液晶ディスプレイ用二層配線基板の概略図
である。 下部透明電極（２）を有するガラス基材（１）上に、
絶縁物からなる絶縁層（３）を形成し、その上に透明導
電膜による上部画素電極（５）を形成する。上部画素電
極（５）と下部透明電極（２）は、絶縁層（３）に形成
されたスルーホール（４）を介して導通を得る様な構造
を有する。この様な構造を有する液晶ディスプレイ用二
層配線基板を製造する際に工程上大きな問題となるの
は、上部画素電極（５）の形成工程である。即ち、上部
画素電極（５）は絶縁層（３）上全面に透明導電膜を成
膜後フォトエッチング法により所定のパターンに加工さ
れるが、この時下部透明電極（２）は後から成膜した上
部画素電極用透明導電膜に覆われ電極間の短絡が生ず
る。また、上部画素電極（５）と下部透明電極（２）は
同じ材料であるので、上部画素電極（５）を化学エッチ
ングする際に下部透明電極（２）もエッチングを受け、
パターンの消失、抵抗値の増加等の欠陥が生ずる。従来
法では、この問題を除くため、下部透明電極（２）露出
部に保護マスクを形成した後、全面に透明導電膜を成膜
し上部画素電極（５）を化学エッチングによりパターン
化を行ない下部透明電極保護マスクをリフトオフ法によ
り除去するプロセス、或いは、下部透明電極露出部保護
と上部画素電極形成の２種を兼ねたリフトオフパターン
を用い、全面に上部画素用透明導電膜を成膜後リフトオ
フ法により上部画素電極（５）を形成するプロセスが行
なわれていた。しかし、両プロセスに於て、工程の煩雑
性、リフトオフ工程の低信頼性による製品歩留り率の不
良が生じ、製品コスト上昇が避けられないという欠点が
あった。 （発明の目的） 本発明は、従来法に存する欠点に鑑み、液晶ディスプ
レイ用二層配線基板製造工程の簡素化を行ない製品の歩
留り向上を得る方法に関するものである。 （問題点を解決する具体的手段） 即ち、基板温度を150℃以下の低温で成膜する低温ス
パッタリング法により成膜されたITO膜の熱処理による
化学的性質の変化を利用し、下部透明電極の保護マスク
を形成する事なく上部画素電極をエッチングにより形成
する方法に関するものである。さらに詳しく述べれば、
低温スパッタリング法により成膜されたITO膜は、化学
的安定性（特に耐塩化水素性）に劣り、通常成膜後に25
0〜350℃の温度に於ける大気中加熱処理により所定の化
学的安定性を得ている。本発明は、この点に着目したも
のであり、加熱処理済みの化学的に安定なる下部透明電
極上に低温スパッタリング法によりITO膜を成膜しこのI
TO膜の化学的不安定性即ち、エッチング容易性を利用
し、下部透明電極を侵す事なく上部画素電極用ITO膜を
化学エッチング可能なる希塩酸等の酸性エッチング液を
用い、下部透明電極の保護マスクを形成する事なく上部
画素電極を化学エッチングにより形成する事、及び上部
画素電極の化学的安定性を向上するため250℃以上の温
度で加熱処理を行なう事により液晶ディスプレイ用二層
配線基板を容易に得る方法に関するものである。 （発明の詳述） 本発明によるプロセスを第２図から第６図を用いて詳
細に説明する。 第２図はITOより成る下部透明電極（２）が形成され
たガラス基材（１）である。このITOの下部透明電極
（２）の成膜方法は、いずれの方式によっても良いが成
膜時或いは成膜後200℃以上の温度で加熱処理を受けた
ものでなければならない。第３図は前記基材に絶縁性を
有する有機高分子又は無機化合物よりなる絶縁層（３）
を形成したものである。絶縁層（３）には、上下電極間
の導通を得るためのスルーホール（４）を形成する。ス
ルーホール（４）は、絶縁層（３）にフォトエッチング
法又はリフトオフ法を用いて形成するのが一般的である
が、感光性高分子を絶縁層（３）に直接使用してスルー
ホール（４）をフォトリングラフィーにより形成する事
も可能である。また、液晶ディスプレイ用基板として、
絶縁層（３）は光透過率の高い材料が望ましい。 次に第４図に示す様に、絶縁層（３）の上に低温スパ
ッタリング法により全面に上部画素電極用ITO膜（６）
を成膜する。低温スパッタ法とは、成膜時の基材温度を
150℃以下に保持してスパッタリング成膜を行なう方法
を示し、この方法で得られた上部画素電極用ITO膜
（６）はエッチング性良好な、即ち、下部透明電極
（２）に比較して化学エッチングされ易い特性を有す
る。ガラス基材（１）の温度は、低い程望ましく150℃
以上の温度、エッチング選択性は損なわれるため150℃
以下に設定する。スパッタリング装置は、基材温度上昇
を避けるためマグネトロン方式スパッタリング装置が適
しているが、他の装置に於ても上記条件を満足すればこ
の限りではない。またITO膜の原材料つまりターゲット
に関して述べれば、インジウム−スズ合金ターゲットと
酸素雰囲気による反応性スパッタリング法又はITOター
ゲットによる通常のスパッタリング法の両者とも適用可
能である。 次に第５図に示す様に上部画素電極パターンを形成す
るため、ITO膜上にフォトレジストパターン（７）を形
成する。この後塩酸、硫酸、硝酸等の無機酸溶液を用い
て下部透明電極（２）に何ら影響を与えずに上部画素電
極用ITO膜の化学エッチングを行なう。この時、使用す
る無機酸としては、塩酸が最も望ましく、２〜10体積％
の希塩酸が最良であった。 第６図はフォトレジスト（７）パターンを除去後の二
層配線基板であり、パターン化された上部画素用電極
（５）の化学的安定性向上は、この基板を250℃以上の
温度で加熱処理する事により、従来のITO膜と何ら遜色
のない性能が得られる。 （発明の効果） 以上の様に、従来液晶ディスプレイ用二層配線基板を
製造する際に、下部透明電極の保護工程が不可欠であ
り、そのため製造工程の煩雑化及びそれに伴う信頼性、
歩留りの低下等の問題が有り、コスト上昇の大きな原因
となっていたが、本発明によれば、下部透明電極の保護
工程は一切不要となり工程の簡略化、信頼性の向上、歩
留りの向上が可能となり大巾なコストダウンが可能とな
るものである。 以下に実施例を示す。 〔実施例１〕 シリカコート（厚み1500Å）されたソーダガラス基材
にITO膜をITOターゲットを使用してマグネトロン方式の
高周波スパッタリング装置で成膜を行なった。この時の
成膜雰囲気は５×10-3Torrのアルゴンガスである。 また、膜厚は400Åであり、基材加熱は行なわず、成
膜後350℃の温度で大気中30分間焼成を行なった。次に
下部透明電極を形成するためポジレジスト（東京応化製
OFPR2）を用い、化学エッチング法によりパターンを形
成した。この時のエッチング液組成は濃塩酸75体積％、
塩化第２鉄溶液25体積％であり、液温は50℃であった。
この基材上に透明性の良い感光性ポリイミドをコート
し、露光・現像を行ないスルーホールを形成して絶縁層
とした。再び、ITOターゲットを使用してマグネトロン
方式高周波スパッタリング装置を使用し、基材を常温に
保ったまま、基材全面にITO膜を400Åの膜厚成膜した。
（尚、前回と成膜条件は同じである）続いてポジレジス
ト（東京応化製OFPR2）を使用して、露光・現像、焼付
け後、５体積％濃度の希塩酸で化学エッチングを行ない
画素用電極を形成した。その後レジストを剥膜し、上部
画素電極の耐薬品性を向上する目的で、300℃で30分間
大気中で焼成を行ない、液晶ディスプレイ用二層配線基
板を作成した。 〔実施例２〕 真空蒸着法によりITO膜（膜厚1000Å）が形成された
ソーダガラス基材に下部透明電極を形成するため、ポジ
レジスト（シプレイAZ−1350）を用い化学エッチング法
によりパターン化を行なった。次に同じポジレジストを
使用して、スルーホール形成用リフトオフパターンを形
成し、SiO2をマグネトロン方式高周波スパッタリング装
置により6000Åの膜厚で成膜し、絶縁層とした。スルー
ホールをリフトオフにより形成した後、In−Sn合金（Sn
9重量％）をターゲットに使用し基材温度を40℃に保っ
たまま、マグネトロン方式直流スパッタリング装置によ
り反応性スパッタリングを行ない、基材全面にITO膜を6
00Åの膜厚で形成した。この時のスパッタリング雰囲気
は、酸素分圧が5.0×10-4Torr、アルゴン分圧が4.0×10
-3Torrであった。次にポジレジスト（シプレイAZ−135
0）を使用して、レジストパターンを形成した後、３体
積％濃度の希塩酸で化学エッチングを行ない上部画素電
極を形成した。レジストを剥膜した後、350℃で30分間
大気中で焼成を行ない上部画素電極の耐薬品性の改善を
行ない液晶ディスプレイ用二層配線基板を完成した。
【図面の簡単な説明】
第１図は、本発明による二層配線基板の一例を示す斜視
図であり、第２図から第６図までは、本発明の二層配線
基板の製造方法の一実施例を順に示す説明図である。 （１）……ガラス基材 （２）……下部透明電極 （３）……絶縁層 （４）……スルーホール （５）……上部画素電極 （６）……上部画素電極用ITO膜 （７）……フォトレジスト
図であり、第２図から第６図までは、本発明の二層配線
基板の製造方法の一実施例を順に示す説明図である。 （１）……ガラス基材 （２）……下部透明電極 （３）……絶縁層 （４）……スルーホール （５）……上部画素電極 （６）……上部画素電極用ITO膜 （７）……フォトレジスト
Claims (1)
- (57)【特許請求の範囲】 １．ITO（インジウム−スズ酸化物）を材料とする下部
透明電極を有するガラス基板上に有機物又は無機物より
なる絶縁層を介してITOを材料とする上部画素電極を形
成し、該上部画素電極と該下部透明電極間の導通は絶縁
層に形成したスルーホールにより得る構造を有する液晶
ディスプレイ用二層配線基板の製造方法において、 （ｉ）スパッタリング成膜時の基材温度150℃以下で行
なう低温スパッタリング法により形成された上部画素電
極用ITO透明導電膜を下部透明電極に損傷を与えないエ
ッチング液を用い選択的フォトエッチングして上部画素
電極とする工程、 （ii）エッチング終了後250℃以上の温度で基材 を加熱する工程、 を特徴とする液晶ディスプレイ用二層配線基板の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60179978A JP2773111B2 (ja) | 1985-08-15 | 1985-08-15 | 二層配線基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60179978A JP2773111B2 (ja) | 1985-08-15 | 1985-08-15 | 二層配線基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6239821A JPS6239821A (ja) | 1987-02-20 |
| JP2773111B2 true JP2773111B2 (ja) | 1998-07-09 |
Family
ID=16075310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60179978A Expired - Lifetime JP2773111B2 (ja) | 1985-08-15 | 1985-08-15 | 二層配線基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2773111B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3053093B2 (ja) * | 1988-07-29 | 2000-06-19 | 株式会社日立製作所 | アクティブマトリクス液晶表示装置 |
-
1985
- 1985-08-15 JP JP60179978A patent/JP2773111B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6239821A (ja) | 1987-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5366588A (en) | Method of manufacturing an electrically conductive pattern of tin-doped indium oxide (ITO) on a substrate | |
| JPS62131578A (ja) | 薄膜トランジスタの製造方法 | |
| JP2773111B2 (ja) | 二層配線基板の製造方法 | |
| JP3272620B2 (ja) | 有機エレクトロ・ルミネッセンス表示装置及びその製造方法 | |
| JP3094421B2 (ja) | 透明導電膜の形成方法 | |
| JPH02189981A (ja) | 半導体装置及びその製造法 | |
| JPH05224220A (ja) | 液晶表示素子用基板のパタ−ン形成方法 | |
| JPS60161686A (ja) | 薄膜非線形素子の製造方法 | |
| JP2002352627A (ja) | 酸化インジウム錫薄膜およびその製造方法、液晶表示素子 | |
| KR100372305B1 (ko) | 액정표시장치의박막트랜지스터기판및그제조방법 | |
| JPH06308539A (ja) | マトリクスアレイ基板の製造方法 | |
| JPH10107015A (ja) | パターン形成方法 | |
| JPH06151460A (ja) | 逆スタッガ型ｔｆｔの製造方法 | |
| JP2921503B2 (ja) | 電気的コンタクトの製造方法 | |
| JPH01134812A (ja) | 導電性薄膜の製造法 | |
| JPS6227154B2 (ja) | ||
| JPS61145530A (ja) | 薄膜トランジスタアレイの製造方法 | |
| JPH0351821A (ja) | Ｍｉｍ型非線形スイッチング素子の製造方法 | |
| JPH10280127A (ja) | Ｉｔｏ膜の成膜方法及びｉｔｏ電極の形成方法及びこのｉｔｏ電極を備えた液晶素子の製造方法 | |
| JP3332409B2 (ja) | 透明導電膜を有するガラス基板 | |
| JPH0690954B2 (ja) | エレクトロルミネツセントデイスプレイ用透明電極の形成方法 | |
| JPS61161765A (ja) | 薄膜トランジスタアレイの製造方法 | |
| JPH0634438B2 (ja) | 配線電極の形成方法 | |
| JPS5923373A (ja) | エレクトロクロミツク表示装置の電極製造方法 | |
| JPS59119611A (ja) | 透明導電膜のパタ−ン形成方法 |