JP2770656B2 - 集積回路装置 - Google Patents

集積回路装置

Info

Publication number
JP2770656B2
JP2770656B2 JP4144898A JP14489892A JP2770656B2 JP 2770656 B2 JP2770656 B2 JP 2770656B2 JP 4144898 A JP4144898 A JP 4144898A JP 14489892 A JP14489892 A JP 14489892A JP 2770656 B2 JP2770656 B2 JP 2770656B2
Authority
JP
Japan
Prior art keywords
clock
circuit
external
signal
input interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4144898A
Other languages
English (en)
Other versions
JPH05313785A (ja
Inventor
章 臼井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP4144898A priority Critical patent/JP2770656B2/ja
Priority to US08/060,733 priority patent/US5598447A/en
Publication of JPH05313785A publication Critical patent/JPH05313785A/ja
Application granted granted Critical
Publication of JP2770656B2 publication Critical patent/JP2770656B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、高速の内部信号処理
が要求される集積回路装置に関する。
【０００２】
【従来の技術】音声処理システム等では、複数の大規模
集積回路装置（ＬＳＩ）がクロックを共有して信号処理
を行う。現在のＬＳＩプロセスによるＬＳＩの処理速度
は、最高で２０ＭＨｚ〜５０ＭＨｚであるが、近い将来
これが数百ＭＨｚになることが十分予想される。従って
たとえば、音声処理システムでは、サンプリング周波数
４４．１ｋＨｚに対して、内部処理にはこれよりはるか
に高速の内部クロックが要求される。
【０００３】
【発明が解決しようとする課題】通常ＬＳＩの外部クロ
ックとして用いられる水晶発振器は、１００ＭＨｚ程度
のものが実用化されているが、この様な高速のクロック
を複数のＬＳＩが共有する場合、次のような問題が生じ
る。第１に、ＬＳＩ搭載基板上でこの様な高速クロック
を引き回すことが困難である。第２に、高速クロックを
各ＬＳＩのクロック端子まで引き回せたとしても、これ
をＬＳＩ内部に取り込むことが困難である。第３に、シ
ステムを構成する各ＬＳＩでの外部クロックと内部クロ
ックの位相関係を一定に保つことが困難である。この発
明は、上記した点に鑑みなされたもので、高速の内部信
号処理が必要とされるシステムに有用な内部クロック発
生手段を持つ集積回路装置を提供することを目的とす
る。
【０００４】
【課題を解決するための手段】この発明に係る集積回路
装置は、サンプリングデータ信号のディジタル処理用集
積回路装置であって、外部同期信号に同期して外部クロ
ックによりデータの取り込みを行う入力インターフェイ
スと、この入力インターフェイスにより取り込まれたデ
ータを前記外部クロックより高速の内部クロックにより
処理する信号処理回路と、この信号処理回路により処理
されたデータを前記外部同期信号に同期して前記外部ク
ロックにより出力する出力インターフェイスと、クロッ
ク発振回路を内蔵して前記外部クロック信号に同期して
前記信号処理回路を駆動する前記内部クロックを発生す
るＰＬＬ回路と、前記入力インターフェイス及び出力イ
ンターフェイスと前記信号処理回路の間にそれぞれ介在
させたＦＩＦＯバッファとを有することを特徴とする。
【０００５】
【作用】この発明によれば、高速の外部クロック源を複
数のＬＳＩで共有する従来方式と異なって、ＬＳＩ搭載
基板上で高速クロックを伝送する必要がなくなる。また
内蔵ＰＬＬの発振周波数を任意に選ぶことができ、各Ｌ
ＳＩの処理内容に応じて好ましい発振周波数を使用する
ことができる。入出力データの位相は、入出力のサンプ
リング周波数の位相だけが問題であり、内部処理クロッ
クとの位相関係は、ＦＩＦＯによって外部とは無関係に
することができる。
【０００６】
【実施例】以下、図面を参照しながらこの発明の実施例
を説明する。図１は、この発明の一実施例に係るＬＳＩ
のブロック構成である。図において、１は音声信号のデ
ィジタル処理用ＬＳＩチップであり、入力インターフェ
イス２、ＦＩＦＯバッファ３、信号処理論理回路４、Ｆ
ＩＦＯバッファ５、出力インターフェイス６、および内
部クロックを発生するＰＬＬ回路７を有する。入力イン
ターフェイス２および出力インターフェイス６は、外部
同期信号に同期してかつ外部クロックにより駆動され
て、外部とのデータのやり取りを行うものである。入力
インターフェイス２はたとえば、入力されたシリアルデ
ータをパラレルデータに変換するシリアル／パラレル変
換器であり、出力インターフェイス６は、処理されたパ
ラレルデータをシリアルデータに変換して外部に出力す
るためのパラレル／シリアル変換器である。ここで外部
クロックは、複数のＬＳＩで共有される水晶発振器から
の基準クロック（たとえば４４．１×ｎ［ｋＨｚ］）で
あり、外部同期信号は他のＬＳＩから供給されるサンプ
リングクロック（例えば４４．１［ｋＨｚ］）である。
【０００７】ＰＬＬ回路７は、内部クロックを発生する
可変の局部発振器としてのクロック発振回路８、その出
力を分周する分周回路９、外部クロックを外部同期信号
に同期して分周する分周回路１１、およびこれら分周回
路９，１１の出力の位相比較を行って、位相ロックを行
うべくクロック発振回路８に電圧制御信号を供給する位
相比較器１０により構成される。ＰＬＬ回路７のクロッ
ク発振回路８は例えば、図２に示すようなリングオシレ
ータにより構成される。これは、ｐチャネルＭＯＳトラ
ンジスタＱi1（ｉ＝１，２，…，ｍ）とｎチャネルＭＯ
ＳトランジスタＱi2によるＣＭＯＳインバータチェーン
を用いたリングオシレータであり、各インバータには、
位相比較器１０からの電圧制御信号によってインバータ
の電流を制御するｎチャネルＭＯＳトランジスタＱi3が
Ｖss側に直列に挿入されている。このＭＯＳトランジス
タＱi3により、クロック発振回路８は発振周波数が可変
制御できるようになっており、外部同期信号に同期して
かつ外部クロックがｎ逓倍（ｎは任意の整数）された高
速内部クロックが得られることになる。
【０００８】なお、ＦＩＦＯバッファ３および５は、入
力インターフェイス２および出力インターフェイス６が
外部クロックにより動作し、信号処理回路４がこれより
高速の内部クロックにより動作することにより生じるジ
ッタを吸収するために設けられている。
【０００９】この実施例によれば、ＬＳＩ搭載基板上で
はそれほど高速でない水晶発振器等による外部クロック
を共有して、ＬＳＩ内部では高速の内部クロックによる
高速の信号処理が可能になる。ＰＬＬ回路７により得ら
れる内部クロックは外部同期信号に同期しており、また
入出力インターフェイス２，６は、外部同期信号によっ
て外部回路との同期を取りながらデータの入出力を行う
から、各ＬＳＩ間での同期関係は一定に保たれる。
【００１０】
【発明の効果】以上説明したようにこの発明によれば、
高速内部クロックを発生するＰＬＬ回路を内蔵して、集
積回路搭載基板上での高速クロックの引回しを不要と
し、各集積回路間の同期関係を一定に保って高速内部信
号処理を可能とした集積回路装置を得ることができる。
【図面の簡単な説明】
【図１】この発明の一実施例に係るＬＳＩのブロック構
成を示す図。
【図２】同実施例のＰＬＬ回路構成を示す図。
【符号の説明】
１…ＬＳＩチップ、２…入力インターフェイス、３…Ｆ
ＩＦＯバッファ、４…信号処理論理回路、５…ＦＩＦＯ
バッファ、６…出力インターフェイス、７…ＰＬＬ回
路、８…クロック発振回路、９…分周回路、１０…位相
比較器、１１…分周回路。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) G06F 1/08 H03L 7/06

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】 サンプリングデータ信号のディジタル処
    理用集積回路装置であって、 外部同期信号に同期して外部クロックによりデータの取
    り込みを行う入力インターフェイスと、 この入力インターフェイスにより取り込まれたデータを
    前記外部クロックより高速の内部クロックにより処理す
    る信号処理回路と、 この信号処理回路により処理されたデータを前記外部同
    期信号に同期して前記外部クロックにより出力する出力
    インターフェイスと、 クロック発振回路を内蔵して前記外部クロック信号に同
    期して前記信号処理回路を駆動する前記内部クロックを
    発生するＰＬＬ回路と、前記入力インターフェイス及び出力インターフェイスと
    前記信号処理回路の間にそれぞれ介在させたＦＩＦＯバ
    ッファと を有することを特徴とする集積回路装置。
JP4144898A 1992-05-11 1992-05-11 集積回路装置 Expired - Fee Related JP2770656B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP4144898A JP2770656B2 (ja) 1992-05-11 1992-05-11 集積回路装置
US08/060,733 US5598447A (en) 1992-05-11 1993-05-10 Integrated circuit device having internal fast clock source

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4144898A JP2770656B2 (ja) 1992-05-11 1992-05-11 集積回路装置

Publications (2)

Publication Number Publication Date
JPH05313785A JPH05313785A (ja) 1993-11-26
JP2770656B2 true JP2770656B2 (ja) 1998-07-02

Family

ID=15372895

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4144898A Expired - Fee Related JP2770656B2 (ja) 1992-05-11 1992-05-11 集積回路装置

Country Status (2)

Country Link
US (1) US5598447A (ja)
JP (1) JP2770656B2 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0840237B1 (en) * 1996-10-29 2007-01-03 Matsushita Electric Industrial Co., Ltd. Synchronization of data processor with external bus
JP3349983B2 (ja) 1999-05-14 2002-11-25 エヌイーシーマイクロシステム株式会社 半導体集積回路装置
US6442697B1 (en) 2000-03-24 2002-08-27 Intel Corporation Method and apparatus to control processor power and performance for single phase lock loop (PLL) processor systems
US6667704B1 (en) * 2001-08-15 2003-12-23 Cirrus Logic, Inc. Data conversion circuits and methods with input clock signal frequency detection and master mode output clock signal generation
US6556157B1 (en) * 2001-08-15 2003-04-29 Cirrus Logic, Inc. Frequency detect circuit for determining sample speed mode of decoded audio input data streams
US6911842B1 (en) * 2002-03-01 2005-06-28 Xilinx, Inc. Low jitter clock for a physical media access sublayer on a field programmable gate array
US7286069B1 (en) * 2004-05-25 2007-10-23 Cirrus Logic, Inc. Systems and methods for clock mode determination utilizing divide ratio testing
JP2007265327A (ja) * 2006-03-30 2007-10-11 Fujitsu Ltd 電子装置のクロック発生回路の検査方法及び電子装置
JP5560932B2 (ja) * 2010-06-15 2014-07-30 富士通株式会社 クロック分配回路及びその回路を含む半導体回路装置
US9711166B2 (en) * 2013-05-23 2017-07-18 Knowles Electronics, Llc Decimation synchronization in a microphone
CN105379308B (zh) 2013-05-23 2019-06-25 美商楼氏电子有限公司 麦克风、麦克风***及操作麦克风的方法
US10020008B2 (en) 2013-05-23 2018-07-10 Knowles Electronics, Llc Microphone and corresponding digital interface
TW201503601A (zh) * 2013-07-10 2015-01-16 Jmicron Technology Corp 能校正自身頻率的晶片上振盪方法以及能校正自身頻率的晶片上振盪裝置
DE102013216223A1 (de) 2013-08-15 2015-02-19 Robert Bosch Gmbh Universell einsetzbare Steuer- und Auswerteeinheit insbesondere zum Betrieb einer Lambdasonde
US9502028B2 (en) 2013-10-18 2016-11-22 Knowles Electronics, Llc Acoustic activity detection apparatus and method
US9147397B2 (en) 2013-10-29 2015-09-29 Knowles Electronics, Llc VAD detection apparatus and method of operating the same
TW201640322A (zh) 2015-01-21 2016-11-16 諾爾斯電子公司 用於聲音設備之低功率語音觸發及方法
US10121472B2 (en) 2015-02-13 2018-11-06 Knowles Electronics, Llc Audio buffer catch-up apparatus and method with two microphones
US9478234B1 (en) 2015-07-13 2016-10-25 Knowles Electronics, Llc Microphone apparatus and method with catch-up buffer

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4513427A (en) * 1982-08-30 1985-04-23 Xerox Corporation Data and clock recovery system for data communication controller
US4596026A (en) * 1983-05-09 1986-06-17 Raytheon Company Asynchronous data clock generator
JPS63101919A (ja) * 1986-10-20 1988-05-06 Matsushita Electric Ind Co Ltd クロツク制御回路
JP2553692B2 (ja) * 1989-03-03 1996-11-13 株式会社日立製作所 クロック発生装置及び周波数ー電流変換回路
JPH0693216B2 (ja) * 1987-04-27 1994-11-16 株式会社日立製作所 情報処理装置
JP2536929B2 (ja) * 1989-07-21 1996-09-25 富士通株式会社 位相整合回路
US5233314A (en) * 1992-03-27 1993-08-03 Cyrix Corporation Integrated charge-pump phase-locked loop circuit

Also Published As

Publication number Publication date
JPH05313785A (ja) 1993-11-26
US5598447A (en) 1997-01-28

Similar Documents

Publication Publication Date Title
JP2770656B2 (ja) 集積回路装置
US5675274A (en) Semiconductor clock signal generation circuit
JP3487309B2 (ja) 半導体集積回路装置
JP4446070B2 (ja) Ｄｌｌ回路、それを使用する半導体装置及び遅延制御方法
JP2007151102A (ja) ラインスキュー最小化装置
JPH09181713A (ja) 高速ディジタルデータ・リタイミング装置
US20030020529A1 (en) Clock generating circuit generating a plurality of clock signals
JPH09214475A (ja) 集積回路のデータ転送方法およびその装置
JP2809541B2 (ja) コーデック
US6255883B1 (en) System and method for balancing clock distribution between two devices
JP3028023B2 (ja) 集積化ディジタル回路
EP0610052A2 (en) Method and apparatus for timing control
JP3349983B2 (ja) 半導体集積回路装置
JP2000353027A (ja) クロック制御方法およびそれを用いた電子回路装置
JP3521275B2 (ja) 位相合わせ装置
JPS61187470A (ja) 電荷結合素子駆動回路
JP2971661B2 (ja) バックプレーン間のデジタルデータ伝送方式
JPH1056362A (ja) ディジタル信号処理集積回路
JPH10283060A (ja) 集積回路
JPS63101919A (ja) クロツク制御回路
JPH05153111A (ja) 同期回路
JPH08251149A (ja) クロック信号分配方式
US20040057548A1 (en) Quasi-synchronous multi-stage event synchronization apparatus
JPH10190448A (ja) 位相比較回路及び信号発生回路
US6801055B1 (en) Data driven clocking

Legal Events

Date Code Title Description
S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090417

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090417

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100417

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110417

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120417

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees