JP2767830B2 - Dチャネルアクセス回路 - Google Patents
Dチャネルアクセス回路Info
- Publication number
- JP2767830B2 JP2767830B2 JP63246641A JP24664188A JP2767830B2 JP 2767830 B2 JP2767830 B2 JP 2767830B2 JP 63246641 A JP63246641 A JP 63246641A JP 24664188 A JP24664188 A JP 24664188A JP 2767830 B2 JP2767830 B2 JP 2767830B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- channel
- input
- gate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Communication Control (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、CCITT(国際電信電話諮問委員会)勧告I.4
30インタフェースにおけるDチャネルアクセス回路に関
する。
30インタフェースにおけるDチャネルアクセス回路に関
する。
CCITT勧告I.430準拠のTE(Terminal Equipment)側の
Dチャネルアクセス回路には、レイヤ1側回路に備えら
れて、レイヤ2側回路から入力されるDチャネル信号
を、Dチャネル送出信号として出力するものがある。入
力されるDチャネル信号は、データ通信におけるダイヤ
ル信号等を運ぶ信号チャネルに係る信号である。
Dチャネルアクセス回路には、レイヤ1側回路に備えら
れて、レイヤ2側回路から入力されるDチャネル信号
を、Dチャネル送出信号として出力するものがある。入
力されるDチャネル信号は、データ通信におけるダイヤ
ル信号等を運ぶ信号チャネルに係る信号である。
このようなDチャネルアクセス回路の一例を第2図に
示す。第2図において、レイヤ2側回路からのDチャネ
ル信号fが、レイヤ1側回路のDチャネルアクセス回路
のゲート21に入力される。そして、レイヤ2側回路から
Dチャネルアクセス要求信号gがゲート21に入力される
と、ゲート21がDチャネル信号fをレイヤ1でのDチャ
ネル送出信号hとして出力する。
示す。第2図において、レイヤ2側回路からのDチャネ
ル信号fが、レイヤ1側回路のDチャネルアクセス回路
のゲート21に入力される。そして、レイヤ2側回路から
Dチャネルアクセス要求信号gがゲート21に入力される
と、ゲート21がDチャネル信号fをレイヤ1でのDチャ
ネル送出信号hとして出力する。
上述した従来のDチャネルアクセス回路は、Dチャネ
ル信号の送出要求の場合、レイヤ1側回路とレイヤ2側
回路との間で、Dチャネル信号そのものとそれに加えて
Dチャネルアクセス要求信号の2つを必要とする欠点を
有している。
ル信号の送出要求の場合、レイヤ1側回路とレイヤ2側
回路との間で、Dチャネル信号そのものとそれに加えて
Dチャネルアクセス要求信号の2つを必要とする欠点を
有している。
本発明の目的は、このような欠点を除去し、Dチャネ
ルアクセス要求信号を設けることなく、入力されるDチ
ャネル信号を出力できるDチャネルアクセス回路を提供
することにある。
ルアクセス要求信号を設けることなく、入力されるDチ
ャネル信号を出力できるDチャネルアクセス回路を提供
することにある。
本発明は、レイヤ1側回路に備えられて、レイヤ2側
回路から入力されるDチャネル信号を、Dチャネル送出
信号として送出するDチャネルアクセス回路であって、 前記Dチャネル信号の2進“0"を検出して“0"のセッ
ト信号を出力する第1の検出部と、 前記Dチャネル信号の2進“1"の所定数連続を検出し
て“1"のリセット信号を出力する第2の検出部と、 前記第1の検出部からのセット信号と、前記第2の検
出部からのリセット信号とを入力とするフリップフロッ
プと、 前記レイヤ2側回路から入力されるDチャネル信号を
一方の入力とし、前記フリップフロップの出力信号を他
方の入力とするゲートとを備え、 前記ゲートは、前記他方の入力に入力される前記フリ
ップフロップの出力信号が“1"のとき、前記Dチャネル
信号を、レイヤ1側回路として前記Dチャネル送出信号
として出力し、また、前記他方の入力に入力される前記
フリップフロップの出力信号が“0"のとき、前記Dチャ
ネル信号の通過を阻止する、 ことを特徴としている。
回路から入力されるDチャネル信号を、Dチャネル送出
信号として送出するDチャネルアクセス回路であって、 前記Dチャネル信号の2進“0"を検出して“0"のセッ
ト信号を出力する第1の検出部と、 前記Dチャネル信号の2進“1"の所定数連続を検出し
て“1"のリセット信号を出力する第2の検出部と、 前記第1の検出部からのセット信号と、前記第2の検
出部からのリセット信号とを入力とするフリップフロッ
プと、 前記レイヤ2側回路から入力されるDチャネル信号を
一方の入力とし、前記フリップフロップの出力信号を他
方の入力とするゲートとを備え、 前記ゲートは、前記他方の入力に入力される前記フリ
ップフロップの出力信号が“1"のとき、前記Dチャネル
信号を、レイヤ1側回路として前記Dチャネル送出信号
として出力し、また、前記他方の入力に入力される前記
フリップフロップの出力信号が“0"のとき、前記Dチャ
ネル信号の通過を阻止する、 ことを特徴としている。
次に、本発明の実施例について図面を参照して説明す
る。
る。
第1図は、本発明の一実施例を示す回路図である。こ
のDチャネルアクセス回路は、レイヤ1側回路に備えら
れており、検出部11,12と、ゲート13,14,15とで構成さ
れる。
のDチャネルアクセス回路は、レイヤ1側回路に備えら
れており、検出部11,12と、ゲート13,14,15とで構成さ
れる。
このような構成のDチャネルアクセス回路において、
検出部11と検出部12とは、入力されるDチャネル信号a
の特性を利用して、Dチャネルの2進“0"を検出し、D
チャネルの2進“1"連続7個を検出する。そして、2進
“0"を検出する検出部11が、2進“0"の検出信号を、セ
ット信号bとしてゲート13に出力する。また、2進“1"
連続7個を検出する検出部12が、2進“1"連続7個の検
出信号を、リセット信号cとしてゲート14に出力する。
検出部11と検出部12とは、入力されるDチャネル信号a
の特性を利用して、Dチャネルの2進“0"を検出し、D
チャネルの2進“1"連続7個を検出する。そして、2進
“0"を検出する検出部11が、2進“0"の検出信号を、セ
ット信号bとしてゲート13に出力する。また、2進“1"
連続7個を検出する検出部12が、2進“1"連続7個の検
出信号を、リセット信号cとしてゲート14に出力する。
ゲート13とゲート14とは、フリップフロップを構成し
ており、入力されるセット信号bとリセット信号dとに
基づいて、出力信号dをゲート15の他方の入力端子に出
力する。
ており、入力されるセット信号bとリセット信号dとに
基づいて、出力信号dをゲート15の他方の入力端子に出
力する。
ゲート15は、一方の入力端子にDチャネル信号aが入
力され、他方の入力端子に入力される出力信号に基づい
て、Dチャネル信号aをレイヤ1側回路のDチャネル送
出信号eとして送出する。
力され、他方の入力端子に入力される出力信号に基づい
て、Dチャネル信号aをレイヤ1側回路のDチャネル送
出信号eとして送出する。
次に、本実施例の動作について説明する。
レイヤ2側回路からDチャネル信号aが出力される
と、このDチャネル信号aがゲート15の一方の入力端子
と、検出部11,12とに入力される。Dチャネル信号aが
入力されると、検出部11がDチャネル信号aにおける、
2進“0"の検出をする。そして、検出部11が2進“0"の
検出信号をセット信号bとして、ゲート13に出力する。
一方、Dチャネル信号aが入力されると、検出部12がD
チャネル信号aにおける、2進“1"の7個連続を検出す
る。そして、検出部12が2進“1"の7個連続検出信号を
リセット信号cとして、ゲート14に出力する。このセッ
ト信号bとリセット信号cに基づいて、ゲート13とゲー
ト14とで構成されるフリップフロップが出力信号dを、
ゲート15の他方の入力端子に出力する。一方の入力端子
にDチャネル信号aが入力されているゲート15は、他方
の入力端子に入力される出力信号dが2進“1"のとき、
Dチャネル信号aを、レイヤ1側回路としてのDチャネ
ル送出信号eとして出力する。また、入力される出力信
号dが2進“0"のとき、ゲート15はDチャネル信号aの
通過を阻止する。
と、このDチャネル信号aがゲート15の一方の入力端子
と、検出部11,12とに入力される。Dチャネル信号aが
入力されると、検出部11がDチャネル信号aにおける、
2進“0"の検出をする。そして、検出部11が2進“0"の
検出信号をセット信号bとして、ゲート13に出力する。
一方、Dチャネル信号aが入力されると、検出部12がD
チャネル信号aにおける、2進“1"の7個連続を検出す
る。そして、検出部12が2進“1"の7個連続検出信号を
リセット信号cとして、ゲート14に出力する。このセッ
ト信号bとリセット信号cに基づいて、ゲート13とゲー
ト14とで構成されるフリップフロップが出力信号dを、
ゲート15の他方の入力端子に出力する。一方の入力端子
にDチャネル信号aが入力されているゲート15は、他方
の入力端子に入力される出力信号dが2進“1"のとき、
Dチャネル信号aを、レイヤ1側回路としてのDチャネ
ル送出信号eとして出力する。また、入力される出力信
号dが2進“0"のとき、ゲート15はDチャネル信号aの
通過を阻止する。
このようにして本実施例は、Dチャネルの2進“0"検
出信号をセット信号とし、Dチャネルの2進“1"連続7
検出信号をリセット信号とするフリップフロップ、すな
わちゲート信号作成回路を有し、この回路からの出力信
号でDチャネル信号のゲートをとるので、レイヤ1とし
てのDチャネル送出信号を出力できる。
出信号をセット信号とし、Dチャネルの2進“1"連続7
検出信号をリセット信号とするフリップフロップ、すな
わちゲート信号作成回路を有し、この回路からの出力信
号でDチャネル信号のゲートをとるので、レイヤ1とし
てのDチャネル送出信号を出力できる。
以上説明したように本発明は、Dチャネル送出用の信
号として特にDチャネルアクセス要求信号を設けること
なく、Dチャネル送出信号を送出できる。
号として特にDチャネルアクセス要求信号を設けること
なく、Dチャネル送出信号を送出できる。
第1図は、本発明の一実施例を示す回路図、 第2図は、従来のDチャネルアクセス回路の一例を示す
回路図である。 11,12……検出部 13,14,15……ゲート
回路図である。 11,12……検出部 13,14,15……ゲート
Claims (1)
- 【請求項1】レイヤ1側回路に備えられて、レイヤ2側
回路から入力されるDチャネル信号を、Dチャネル送出
信号として送出するDチャネルアクセス回路であって、 前記Dチャネル信号の2進“0"を検出して“0"のセット
信号を出力する第1の検出部と、 前記Dチャネル信号の2進“1"の所定数連続を検出して
“1"のリセット信号を出力する第2の検出部と、 前記第1の検出部からのセット信号と、前記第2の検出
部からのリセット信号とを入力とするフリップフロップ
と、 前記レイヤ2側回路から入力されるDチャネル信号を一
方の入力とし、前記フリップフロップの出力信号を他方
の入力とするゲートとを備え、 前記ゲートは、前記他方の入力に入力される前記フリッ
プフロップの出力信号が“1"のとき、前記Dチャネル信
号を、レイヤ1側回路としての前記Dチャネル送出信号
として出力し、また、前記他方の入力に入力される前記
フリップフロップの出力信号が“0"のとき、前記Dチャ
ネル信号の通過を阻止する、 ことを特徴とするDチャネルアクセス回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63246641A JP2767830B2 (ja) | 1988-09-30 | 1988-09-30 | Dチャネルアクセス回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63246641A JP2767830B2 (ja) | 1988-09-30 | 1988-09-30 | Dチャネルアクセス回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0294946A JPH0294946A (ja) | 1990-04-05 |
JP2767830B2 true JP2767830B2 (ja) | 1998-06-18 |
Family
ID=17151433
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63246641A Expired - Lifetime JP2767830B2 (ja) | 1988-09-30 | 1988-09-30 | Dチャネルアクセス回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2767830B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4753465B2 (ja) * | 2000-11-15 | 2011-08-24 | トックベアリング株式会社 | ダンパとその製造方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6074839A (ja) * | 1983-09-30 | 1985-04-27 | Toshiba Corp | リピ−タ装置 |
JPS63227247A (ja) * | 1987-03-17 | 1988-09-21 | Fujitsu Ltd | Isdn網のdチヤネルエコ−機能検査装置 |
-
1988
- 1988-09-30 JP JP63246641A patent/JP2767830B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0294946A (ja) | 1990-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
FI952255A0 (fi) | Liukuvaan ikkunaan perustuva datavuonohjaus, joka käyttää säädettävää ikkunakokoa | |
JP3094087B2 (ja) | インタフエースユニツト | |
ES8404591A1 (es) | Una instalacion de transmision simultanea digital de cuarto orden. | |
US4805171A (en) | Unitary PCM rate converter and multiframe buffer | |
JP2767830B2 (ja) | Dチャネルアクセス回路 | |
KR940017431A (ko) | 다수의 데이타 채널을 갖는 로킬 통신 시스템 및 그 시스템에 사용하기 위한 장치 | |
US3935391A (en) | Time division multiplex switching system | |
JPS5745769A (en) | Control signal system for subscriber terminal connection | |
CA2173949A1 (en) | A signal receiving and a signal transmitting unit | |
US4506359A (en) | TASI Apparatus for use with systems having interregister multifrequency signalling | |
US4829513A (en) | Time slot summation communication system for allowing conference calls | |
JPS5671358A (en) | Control system for button telephone | |
JPH0734559B2 (ja) | ディジタル伝送方式 | |
JPH0750657A (ja) | 全二重伝送システム | |
SU1136174A1 (ru) | Устройство дл сопр жени канала ввода-вывода с внешними устройствами | |
JPH0129453B2 (ja) | ||
JP2773705B2 (ja) | 多重レイヤ信号終端装置 | |
JP3296639B2 (ja) | 通信切替システム装置 | |
JP2932480B2 (ja) | スペクトラム反転秘話方式 | |
JPS5926683Y2 (ja) | 短絡検出回路 | |
JP2630071B2 (ja) | データ送受信方式 | |
JP3091011B2 (ja) | 信号ライン接続装置 | |
KR950002317A (ko) | 디지탈 키폰 시스템의 일반 전화기 접속 장치 | |
JPH01162030A (ja) | 網終端装置 | |
JPS6174439A (ja) | 光モデムの変調方式 |