JP2765188B2 - 信号処理回路 - Google Patents
信号処理回路Info
- Publication number
- JP2765188B2 JP2765188B2 JP2137804A JP13780490A JP2765188B2 JP 2765188 B2 JP2765188 B2 JP 2765188B2 JP 2137804 A JP2137804 A JP 2137804A JP 13780490 A JP13780490 A JP 13780490A JP 2765188 B2 JP2765188 B2 JP 2765188B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- output
- demodulation
- demodulation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
- H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Systems (AREA)
- Studio Circuits (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、テレビ受信機において第１の映像に第２の
映像を縮小し、挿入する信号処理回路に関するものであ
る。
映像を縮小し、挿入する信号処理回路に関するものであ
る。
従来の技術 近年、映像信号のデジタル化も進み様々なデジタルテ
レビ受信機が発売され、そのフィチュアーも様々なもの
が考えられている。その中でも第１の映像に第２の映像
を縮小し、挿入する信号処理回路は重要視されている。
レビ受信機が発売され、そのフィチュアーも様々なもの
が考えられている。その中でも第１の映像に第２の映像
を縮小し、挿入する信号処理回路は重要視されている。
以下、図面を参照しながら上述した従来の信号処理回
路の一例について説明する。
路の一例について説明する。
第３図は、従来の信号処理回路のブロック図を示すも
のである。また、第４図は表示画像を示し、第５図は波
形図を示すものである。第３図において21は第１の入力
端子IN1より入力されたアナログの第１の映像信号をデ
ジタル信号に変換する第１のA/D変換器である。22は第
２の入力端子IN2より入力されたアナログの第２の映像
信号をデジタル信号に変換する第２のA/D変換器であ
る。23〜26は第１〜第４の復調回路でデジタル信号に変
換された映像信号の復調を行う。27は縮小回路で映像信
号の時間圧縮を行う。28は切換え回路で第１の入力信号
に圧縮された第２の入力信号を挿入する。29はD/A変換
器で処理されたデジタル信号をアナログ信号に変換し出
力する。第４図において30は第１の映像を、31は縮小さ
れた第２の映像を示している。
のである。また、第４図は表示画像を示し、第５図は波
形図を示すものである。第３図において21は第１の入力
端子IN1より入力されたアナログの第１の映像信号をデ
ジタル信号に変換する第１のA/D変換器である。22は第
２の入力端子IN2より入力されたアナログの第２の映像
信号をデジタル信号に変換する第２のA/D変換器であ
る。23〜26は第１〜第４の復調回路でデジタル信号に変
換された映像信号の復調を行う。27は縮小回路で映像信
号の時間圧縮を行う。28は切換え回路で第１の入力信号
に圧縮された第２の入力信号を挿入する。29はD/A変換
器で処理されたデジタル信号をアナログ信号に変換し出
力する。第４図において30は第１の映像を、31は縮小さ
れた第２の映像を示している。
以上のように構成された信号処理回路について、以下
その動作について第５図を用いて説明する。
その動作について第５図を用いて説明する。
まず、第１の入力端子IN1により入力された映像信号
は第１のA/D変換器21においてアナログ信号からデジタ
ル信号Ｓに変換される。次に、変換されたデジタル信号
Ｓは第１の復調回路23と第２の復調回路24とに入力さ
れ、復調が行われ出力される。ここで第１の復調回路23
と第２の復調回路24は放送方式の違う復調回路であり、
例えばPAL方式とSECAM方式、PAL方式とMAC方式、NTSC方
式とMUSE方式等である。また、第１の復調回路23と第２
の復調回路24は同時に出力することはないものとしてい
る。一方、第２の入力端子IN2より入力された映像信号
は第２のA/D変換器22においてアナログ信号からデジタ
ル信号Ｔに変換される。そして、第３の復調回路25また
は第４の復調回路26において映像の復調が行われる。第
３の復調回路25、第４の復調回路26の関係は上記の第１
の復調回路23と第２の復調回路24の関係と同じである。
は第１のA/D変換器21においてアナログ信号からデジタ
ル信号Ｓに変換される。次に、変換されたデジタル信号
Ｓは第１の復調回路23と第２の復調回路24とに入力さ
れ、復調が行われ出力される。ここで第１の復調回路23
と第２の復調回路24は放送方式の違う復調回路であり、
例えばPAL方式とSECAM方式、PAL方式とMAC方式、NTSC方
式とMUSE方式等である。また、第１の復調回路23と第２
の復調回路24は同時に出力することはないものとしてい
る。一方、第２の入力端子IN2より入力された映像信号
は第２のA/D変換器22においてアナログ信号からデジタ
ル信号Ｔに変換される。そして、第３の復調回路25また
は第４の復調回路26において映像の復調が行われる。第
３の復調回路25、第４の復調回路26の関係は上記の第１
の復調回路23と第２の復調回路24の関係と同じである。
次に、第３の復調回路25または第４の復調回路26の出
力は縮小回路27においてメモリを用いて時間圧縮し出力
する。また、同時に縮小回路27は、第１の映像信号Ｕに
第２の映像信号Ｖを挿入するための切換え信号Ｘも出力
する。そして、切換え回路28において切換え信号（Ｘ）
によって、第１の復調回路23または第２の復調回路24の
出力信号（Ｕ）に縮小回路27の出力信号（Ｗ）を挿入し
信号Ｙとして出力する。第１の映像信号Ｕが「Ａ」とい
う文字、第２の映像信号Ｖが「Ｂ」という文字のとき第
４図のように表示される。
力は縮小回路27においてメモリを用いて時間圧縮し出力
する。また、同時に縮小回路27は、第１の映像信号Ｕに
第２の映像信号Ｖを挿入するための切換え信号Ｘも出力
する。そして、切換え回路28において切換え信号（Ｘ）
によって、第１の復調回路23または第２の復調回路24の
出力信号（Ｕ）に縮小回路27の出力信号（Ｗ）を挿入し
信号Ｙとして出力する。第１の映像信号Ｕが「Ａ」とい
う文字、第２の映像信号Ｖが「Ｂ」という文字のとき第
４図のように表示される。
そして、第１の映像信号に第２の映像信号が挿入され
た切換え回路28の出力信号D/Aを変換器29においてデジ
タル信号からアナログ信号に変換し出力する。すなわ
ち、第１の復調回路23と第３の復調回路25がPAL方式の
復調回路、第２の復調回路24と第４の復調回路26がMAC
方式の復調回路であるとき、PAL方式の第１の映像にMAC
方式の第２の映像を縮小し挿入するときは、第１のPAL
方式の復調回路23と第４のMAC方式の復調回路26を用い
る。逆に、MAC方式の第１の映像にPAL方式の第２の映像
を縮小し挿入するときは、第２のMAC方式の復調回路23
と第３のPAL方式の復調回路26を用いる。
た切換え回路28の出力信号D/Aを変換器29においてデジ
タル信号からアナログ信号に変換し出力する。すなわ
ち、第１の復調回路23と第３の復調回路25がPAL方式の
復調回路、第２の復調回路24と第４の復調回路26がMAC
方式の復調回路であるとき、PAL方式の第１の映像にMAC
方式の第２の映像を縮小し挿入するときは、第１のPAL
方式の復調回路23と第４のMAC方式の復調回路26を用い
る。逆に、MAC方式の第１の映像にPAL方式の第２の映像
を縮小し挿入するときは、第２のMAC方式の復調回路23
と第３のPAL方式の復調回路26を用いる。
発明が解決しようとする課題 しかしながら上記のような構成では、MAC方式（MUSE
方式）のような回路規模の大きな復調回路が複数必要に
なるので、回路規模が非常に大きくなりコスト的にも非
常に高いものになってしまうという問題を有していた。
方式）のような回路規模の大きな復調回路が複数必要に
なるので、回路規模が非常に大きくなりコスト的にも非
常に高いものになってしまうという問題を有していた。
本発明は、上記問題に鑑み、MAC方式（MUSE方式）の
ような回路規模の大きな復調回路を複数必要としない信
号処理回路を提供するものである。
ような回路規模の大きな復調回路を複数必要としない信
号処理回路を提供するものである。
課題を解決するための手段 上記課題を解決するために本発明の請求項１記載の信
号処理回路は、第１の映像信号をデジタル信号に変換す
る第１のA/D変換器と、前記第１のA/D変換器の出力信号
を復調する第１の復調回路および第２の復調回路と、第
２の映像信号をデジタル信号に変換する第２のA/D変換
器と、前記第２のA/D変換器の出力信号を復調する第３
の復調回路と、前記第１の復調回路の出力端と前記第２
の復調回路の出力端を結線し、前記結線した信号と前記
第３の復調回路の出力信号とから全体に表示する信号を
選択する第１の切換え回路と、前記結線した信号と前記
第３の復調回路の出力信号とから縮小し表示する信号を
選択する第２の切換え回路と、前記第２の切換え回路の
出力信号を時間圧縮する縮小回路と、前記縮小回路の切
換え信号によって前記第１の切換え回路の出力信号に前
記縮小回路の出力信号を挿入する第３の切換え回路と、
前記第３の切換え回路の出力をアナログ信号に変換する
D/A変換器とを備えたものである。
号処理回路は、第１の映像信号をデジタル信号に変換す
る第１のA/D変換器と、前記第１のA/D変換器の出力信号
を復調する第１の復調回路および第２の復調回路と、第
２の映像信号をデジタル信号に変換する第２のA/D変換
器と、前記第２のA/D変換器の出力信号を復調する第３
の復調回路と、前記第１の復調回路の出力端と前記第２
の復調回路の出力端を結線し、前記結線した信号と前記
第３の復調回路の出力信号とから全体に表示する信号を
選択する第１の切換え回路と、前記結線した信号と前記
第３の復調回路の出力信号とから縮小し表示する信号を
選択する第２の切換え回路と、前記第２の切換え回路の
出力信号を時間圧縮する縮小回路と、前記縮小回路の切
換え信号によって前記第１の切換え回路の出力信号に前
記縮小回路の出力信号を挿入する第３の切換え回路と、
前記第３の切換え回路の出力をアナログ信号に変換する
D/A変換器とを備えたものである。
また、本発明の請求項２記載の信号処理回路は、第１
の映像信号をデジタル信号に変換する第１のA/D変換器
と、前記第１のA/D変換器の出力信号を復調する第１の
復調回路と、第２の映像信号をデジタル信号に変換する
第２のA/D変換器と、前記第１のA/D変換器の出力信号と
前記第２のA/D変換器の出力信号とを切換える第１の切
換え回路と、前記第１の切換え回路の出力信号を復調す
る第２の復調回路と、前記第２のA/D変換器の出力信号
を復調する第３の復調回路と、前記第３の復調回路の出
力端を前記第１の復調回路の出力端と前記第２の復調回
路の出力端とのどちらか一方と結線するための第２の切
換え回路と、前記第２の切換え回路の第１の出力端と前
記第３の復調回路の出力端とを結線しその結線信号を時
間圧縮する微小回路と、前記第２の切換え回路の第２の
出力端と前記第１の復調回路の出力端を結線しその結線
信号に前記縮小回路の出力信号を前記縮小回路の切え換
信号によって挿入する第３の切換え回路と、前記第３の
切換え回路の出力信号をアナログ信号に変換するD/A変
換器とを備えたものである。
の映像信号をデジタル信号に変換する第１のA/D変換器
と、前記第１のA/D変換器の出力信号を復調する第１の
復調回路と、第２の映像信号をデジタル信号に変換する
第２のA/D変換器と、前記第１のA/D変換器の出力信号と
前記第２のA/D変換器の出力信号とを切換える第１の切
換え回路と、前記第１の切換え回路の出力信号を復調す
る第２の復調回路と、前記第２のA/D変換器の出力信号
を復調する第３の復調回路と、前記第３の復調回路の出
力端を前記第１の復調回路の出力端と前記第２の復調回
路の出力端とのどちらか一方と結線するための第２の切
換え回路と、前記第２の切換え回路の第１の出力端と前
記第３の復調回路の出力端とを結線しその結線信号を時
間圧縮する微小回路と、前記第２の切換え回路の第２の
出力端と前記第１の復調回路の出力端を結線しその結線
信号に前記縮小回路の出力信号を前記縮小回路の切え換
信号によって挿入する第３の切換え回路と、前記第３の
切換え回路の出力信号をアナログ信号に変換するD/A変
換器とを備えたものである。
作用 本発明は上記した請求項１記載の構成によって、従来
の信号処理回路と同一の構成部分である第１のA/D変換
器、第1,第２の復調回路によって復調された第１の映像
信号と第２のA/D変換器、第３の復調回路によって復調
された第２の映像信号とから、全体に表示する映像信号
を第１の切換え回路で、また時間圧縮し挿入する映像信
号を第２の切換え回路で選択し、従来の信号処理回路と
同一の構成部分である縮小回路、第３の切換え回路、D/
A変換器によって第１の切換え回路の出力信号に第２の
切換え回路の出力信号を時間圧縮して挿入し出力する。
の信号処理回路と同一の構成部分である第１のA/D変換
器、第1,第２の復調回路によって復調された第１の映像
信号と第２のA/D変換器、第３の復調回路によって復調
された第２の映像信号とから、全体に表示する映像信号
を第１の切換え回路で、また時間圧縮し挿入する映像信
号を第２の切換え回路で選択し、従来の信号処理回路と
同一の構成部分である縮小回路、第３の切換え回路、D/
A変換器によって第１の切換え回路の出力信号に第２の
切換え回路の出力信号を時間圧縮して挿入し出力する。
すなわち、第1,第３の復調回路がPAL方式の復調回
路、第２の復調回路がMAC方式の復調回路であるとする
とPAL方式の映像にMAC方式の映像を縮小し挿入するに
は、第２の入力端子にPAL方式の映像信号を入力し第１
の入力端子にMAC方式の映像信号を入力し、第１の切換
え回路で第３の復調回路の出力信号であるPAL方式の映
像信号を選択し、第２の切換え回路で第２の復調回路の
出力信号であるMAC方式の映像信号を選択すればよい。
逆にMAC方式の映像にPAL方式の映像を縮小し挿入するに
は、第２の入力端子にPAL方式の映像信号を入力し第１
の入力端子にMAC方式の映像信号を入力し、第１の切換
え回路で第２の復調回路の出力信号であるMAC方式の映
像信号を選択し、第２の切換え回路で第３の復調回路の
出力信号であるPAL方式の映像信号を選択すればよい。
路、第２の復調回路がMAC方式の復調回路であるとする
とPAL方式の映像にMAC方式の映像を縮小し挿入するに
は、第２の入力端子にPAL方式の映像信号を入力し第１
の入力端子にMAC方式の映像信号を入力し、第１の切換
え回路で第３の復調回路の出力信号であるPAL方式の映
像信号を選択し、第２の切換え回路で第２の復調回路の
出力信号であるMAC方式の映像信号を選択すればよい。
逆にMAC方式の映像にPAL方式の映像を縮小し挿入するに
は、第２の入力端子にPAL方式の映像信号を入力し第１
の入力端子にMAC方式の映像信号を入力し、第１の切換
え回路で第２の復調回路の出力信号であるMAC方式の映
像信号を選択し、第２の切換え回路で第３の復調回路の
出力信号であるPAL方式の映像信号を選択すればよい。
また、上記した請求項２記載の構成によって、従来の
信号処理回路と同一の構成部分である第1,第２のA/D変
換器、第1,第３の復調回路によって第1,第２映像信号が
復調される。また、第1,第２ののA/D変換器の出力信号
を第１の切換え回路で選択し第２の復調回路で復調を行
い、第２の切換え回路で第１の復調回路または第３の復
調回路の出力信号と接続される。そして、従来と同一の
構成である縮小回路、第３の切換え回路、D/A変換器に
よって第２の切換え回路の第１の出力と接続された第３
の復調回路の出力信号は時間圧縮され、第２の切換え回
路の第２の出力と接続された第１の復調回路の出力信号
に挿入され出力される。
信号処理回路と同一の構成部分である第1,第２のA/D変
換器、第1,第３の復調回路によって第1,第２映像信号が
復調される。また、第1,第２ののA/D変換器の出力信号
を第１の切換え回路で選択し第２の復調回路で復調を行
い、第２の切換え回路で第１の復調回路または第３の復
調回路の出力信号と接続される。そして、従来と同一の
構成である縮小回路、第３の切換え回路、D/A変換器に
よって第２の切換え回路の第１の出力と接続された第３
の復調回路の出力信号は時間圧縮され、第２の切換え回
路の第２の出力と接続された第１の復調回路の出力信号
に挿入され出力される。
つまり、第1,第３の復調回路がPAL方式の復調回路、
第２の復調回路がMAC方式の復調回路であるとするとPAL
方式の映像にMAC方式の映像を縮小し挿入するには、第
１の入力端子にPAL方式の映像信号を、第２の入力端子
にMAC方式の映像信号をそれぞれ入力し、第１の切換え
回路で第２のA/D変換期の出力であるMAC方式の映像信号
を選択し、第２の切換え回路で第３の復調回路の出力と
接続すればよい。逆にMAC方式の映像にPAL方式の映像を
縮小し挿入するには、第２の入力端子にPAL方式の映像
信号を、第１の入力端子にMAC方式の映像信号をそれぞ
れ入力し、第１の切換え回路で第１のA/D変換器の出力
であるMAC方式の映像信号を選択し、第２の切換え回路
で第１の復調回路の出力と接続すればよい。
第２の復調回路がMAC方式の復調回路であるとするとPAL
方式の映像にMAC方式の映像を縮小し挿入するには、第
１の入力端子にPAL方式の映像信号を、第２の入力端子
にMAC方式の映像信号をそれぞれ入力し、第１の切換え
回路で第２のA/D変換期の出力であるMAC方式の映像信号
を選択し、第２の切換え回路で第３の復調回路の出力と
接続すればよい。逆にMAC方式の映像にPAL方式の映像を
縮小し挿入するには、第２の入力端子にPAL方式の映像
信号を、第１の入力端子にMAC方式の映像信号をそれぞ
れ入力し、第１の切換え回路で第１のA/D変換器の出力
であるMAC方式の映像信号を選択し、第２の切換え回路
で第１の復調回路の出力と接続すればよい。
実施例 以下本発明の一実施例の信号処理回路について、図面
を参照しながら説明する。
を参照しながら説明する。
第１図は本発明の請求項１に記載の信号処理回路のブ
ロック図を示すものである。
ロック図を示すものである。
第１図において、１は第１の入力端子IN1より入力さ
れたアナログの第１の映像信号をデジタル信号に変換す
る第１のA/D変換器である。２は第２の入力端子IN2より
入力されたアナログの第２の映像信号をデジタル信号に
変換する第２のA/D変換器である。3,4は第1,第２の復調
回路で、第１のA/D変換器の出力信号の復調を行う。５
は第３の復調回路で、第２のA/D変換器の出力信号の復
調を行う。６は第１の切換え回路で、第１の復調回路３
または第２の復調回路４の出力信号と第３の復調回路５
の出力信号から全体に表示する映像信号を選択する。７
は第２の切換え回路で、第１の復調回路３または第２の
復調回路４の出力信号と第３の復調回路５の出力信号か
ら時間圧縮する映像信号を選択する。８は縮小回路で、
第２の切換回路７の出力信号の時間圧縮を行う。９は第
３の切換え回路で、第１の切換え回路６の出力信号に時
間圧縮された縮小回路８の出力信号を縮小回路８からの
切換え信号によって挿入する。10はD/A変換器で、第３
の切換え回路９の出力信号をデジタル信号からアナログ
信号に変換し出力する。
れたアナログの第１の映像信号をデジタル信号に変換す
る第１のA/D変換器である。２は第２の入力端子IN2より
入力されたアナログの第２の映像信号をデジタル信号に
変換する第２のA/D変換器である。3,4は第1,第２の復調
回路で、第１のA/D変換器の出力信号の復調を行う。５
は第３の復調回路で、第２のA/D変換器の出力信号の復
調を行う。６は第１の切換え回路で、第１の復調回路３
または第２の復調回路４の出力信号と第３の復調回路５
の出力信号から全体に表示する映像信号を選択する。７
は第２の切換え回路で、第１の復調回路３または第２の
復調回路４の出力信号と第３の復調回路５の出力信号か
ら時間圧縮する映像信号を選択する。８は縮小回路で、
第２の切換回路７の出力信号の時間圧縮を行う。９は第
３の切換え回路で、第１の切換え回路６の出力信号に時
間圧縮された縮小回路８の出力信号を縮小回路８からの
切換え信号によって挿入する。10はD/A変換器で、第３
の切換え回路９の出力信号をデジタル信号からアナログ
信号に変換し出力する。
以上のように構成された信号処理回路について、以下
第１図および第５図を用いてその動作を説明する。
第１図および第５図を用いてその動作を説明する。
まず、第１の入力端子IN1より入力された映像信号は
第１のA/D変換器１においてアナログ信号からデジタル
信号Ａに変換される。次に、変換されたデジタル信号は
第１の復調回路３と第２の復調回路４とに入力された復
調が行われ信号Ｃとして出力される。
第１のA/D変換器１においてアナログ信号からデジタル
信号Ａに変換される。次に、変換されたデジタル信号は
第１の復調回路３と第２の復調回路４とに入力された復
調が行われ信号Ｃとして出力される。
ここで第１の復調回路３と第２の復調回路４は放送方
式の違う復調回路であり、例えばPAL方式とSECAM方式、
PAL方式とMAC方式、NTSC方式とMUSE方式等である。ま
た、第１の復調回路３と第２の復調回路４は同時に出力
することはないものとしている。一方、第２の入力端子
IN2より入力された映像信号は第２のA/D変換器２におい
てアナログ信号からデジタル信号Ｂに変換される。そし
て、第３の復調回路５において映像の復調が行われる。
次に、第１の復調回路３または第２の復調回路４の出力
信号（Ｃ）と第３の復調回路５の出力信号（Ｄ）から全
体に表示する映像信号Ｅを第１の切換え回路６において
選択する。
式の違う復調回路であり、例えばPAL方式とSECAM方式、
PAL方式とMAC方式、NTSC方式とMUSE方式等である。ま
た、第１の復調回路３と第２の復調回路４は同時に出力
することはないものとしている。一方、第２の入力端子
IN2より入力された映像信号は第２のA/D変換器２におい
てアナログ信号からデジタル信号Ｂに変換される。そし
て、第３の復調回路５において映像の復調が行われる。
次に、第１の復調回路３または第２の復調回路４の出力
信号（Ｃ）と第３の復調回路５の出力信号（Ｄ）から全
体に表示する映像信号Ｅを第１の切換え回路６において
選択する。
また、第１の復調回路３または第２の復調回路４の出
力信号（Ｃ）と第３の復調回路５の出力信号号（Ｄ）か
ら時間圧縮し挿入する映像信号と第２の切換え回路７に
おいて選択する。そして、第２の切換え回路７の出力信
号（Ｆ）は縮小回路８においてメモリを用いて時間圧縮
し、信号Ｇとして出力する。
力信号（Ｃ）と第３の復調回路５の出力信号号（Ｄ）か
ら時間圧縮し挿入する映像信号と第２の切換え回路７に
おいて選択する。そして、第２の切換え回路７の出力信
号（Ｆ）は縮小回路８においてメモリを用いて時間圧縮
し、信号Ｇとして出力する。
また、同時に縮小回路８は第１の切換え回路６の出力
信号Ｅに第２の切換え回路７の出力信号Ｇを挿入するた
めの切換え信号Ｈも出力する。そして、第３の切換え回
路９において切換え信号（Ｈ）によって、第１の切換え
回路６の出力信号（Ｅ）に縮小回路８の出力信号（Ｇ）
を挿入し信号Ｉとして出力する。そして、切換え回路９
の出力信号（Ｉ）をD/A変換器10においてデジタル信号
からアナログ信号に変換し出力する。
信号Ｅに第２の切換え回路７の出力信号Ｇを挿入するた
めの切換え信号Ｈも出力する。そして、第３の切換え回
路９において切換え信号（Ｈ）によって、第１の切換え
回路６の出力信号（Ｅ）に縮小回路８の出力信号（Ｇ）
を挿入し信号Ｉとして出力する。そして、切換え回路９
の出力信号（Ｉ）をD/A変換器10においてデジタル信号
からアナログ信号に変換し出力する。
ここで、たとえば、第１の復調回路３と第３の復調回
路５がPAL方式の復調回路、第２の復調回路４がMAC方式
の復調回路であるとき、PAL方式の映像にMAC方式の映像
を縮小し挿入するときは、第２の入力端子IN2にPAL方式
の映像信号を入力し、第１の入力端子IN1にMAC方式の映
像信号を入力し、第１の切換え回路６で第３の復調回路
５の出力信号であるPAL方式の映像信号を選択し、第２
の切換え回路７で第２の復調回路５の出力信号であるMA
C方式の映像信号を選択すれるばよい。
路５がPAL方式の復調回路、第２の復調回路４がMAC方式
の復調回路であるとき、PAL方式の映像にMAC方式の映像
を縮小し挿入するときは、第２の入力端子IN2にPAL方式
の映像信号を入力し、第１の入力端子IN1にMAC方式の映
像信号を入力し、第１の切換え回路６で第３の復調回路
５の出力信号であるPAL方式の映像信号を選択し、第２
の切換え回路７で第２の復調回路５の出力信号であるMA
C方式の映像信号を選択すれるばよい。
逆にMAC方式の映像にPAL方式の映像を縮小し挿入する
には、第２の入力端子IN2にPAL方式の映像信号を入力
し、第１の入力端子IN1にMAC方式の映像信号を入力し、
第１の切換え回路６で第２の復調回路４の出力信号であ
るMAC方式の映像信号を選択し、第２の切換回路７で第
３の復調回路５の出力信号であるPAL方式の映像信号を
選択すればよい。
には、第２の入力端子IN2にPAL方式の映像信号を入力
し、第１の入力端子IN1にMAC方式の映像信号を入力し、
第１の切換え回路６で第２の復調回路４の出力信号であ
るMAC方式の映像信号を選択し、第２の切換回路７で第
３の復調回路５の出力信号であるPAL方式の映像信号を
選択すればよい。
第２図は本発明の請求項２に記載の信号処理回路のブ
ロック図を示すものである。
ロック図を示すものである。
第２図において、11は第２の入力端子IN1より入力さ
れたアナログの第１の映像信号をデジタル信号に変換す
る第１のA/D変換器である。12は第２の入力端子IN2より
入力されたアナログの第２の映像信号をデジタル信号に
変換する第２のA/D変換器である。14は第１の復調回路
で、第１のA/D変換器の出力信号の復調を行う。16は第
３の復調回路で、第２のA/D変換器12の出力信号の復調
を行う。13は第１の切換え回路で、第１のA/D変換器11
の出力信号と第２のA/D変換器12の出力信号とを選択す
る。15は第２の復調回路で、第１の切換え回路13の出力
信号を復調する。17は第２の切換え回路で、第１の出力
端子を第３の復調回路16の出力端と、第２の出力端子を
第１の復調回路14の出力端と接続しており、第２の復調
回路15の出力信号を第１の復調回路14または第３の復調
回路16のどちらかの出力信号と接続するようにしてい
る。18は縮小回路で、第２の切換え回路17の出力信号と
接続された第３の復調回路16の出力信号の時間圧縮を行
う。19は第３の切換え回路で、第２の切換え回路17の出
力信号と接続された第１の復調回路14の出力信号に時間
圧縮された縮小回路18の出力信号を縮小回路18から切換
え信号によって挿入する。20はD/A変換器で、第３の切
換え回路19の出力信号をデジタル信号からアナログ信号
に変換し出力する。
れたアナログの第１の映像信号をデジタル信号に変換す
る第１のA/D変換器である。12は第２の入力端子IN2より
入力されたアナログの第２の映像信号をデジタル信号に
変換する第２のA/D変換器である。14は第１の復調回路
で、第１のA/D変換器の出力信号の復調を行う。16は第
３の復調回路で、第２のA/D変換器12の出力信号の復調
を行う。13は第１の切換え回路で、第１のA/D変換器11
の出力信号と第２のA/D変換器12の出力信号とを選択す
る。15は第２の復調回路で、第１の切換え回路13の出力
信号を復調する。17は第２の切換え回路で、第１の出力
端子を第３の復調回路16の出力端と、第２の出力端子を
第１の復調回路14の出力端と接続しており、第２の復調
回路15の出力信号を第１の復調回路14または第３の復調
回路16のどちらかの出力信号と接続するようにしてい
る。18は縮小回路で、第２の切換え回路17の出力信号と
接続された第３の復調回路16の出力信号の時間圧縮を行
う。19は第３の切換え回路で、第２の切換え回路17の出
力信号と接続された第１の復調回路14の出力信号に時間
圧縮された縮小回路18の出力信号を縮小回路18から切換
え信号によって挿入する。20はD/A変換器で、第３の切
換え回路19の出力信号をデジタル信号からアナログ信号
に変換し出力する。
以上のように構成された信号処理回路について、以下
第２図および第５図を用いてその動作を説明する。
第２図および第５図を用いてその動作を説明する。
まず、第１の入力端子IN1により入力された映像信号
は第１のA/D変換器11においてアナログ信号からデジタ
ル信号Ｊに変換される。次に、変換されたデジタル信号
Ｊは第１の復調回路14に入力され、復調が行われ信号Ｎ
として出力される。第２の入力端子IN2より入力された
映像信号は第２のA/D変換器12においてアナログ信号か
らデジタル信号Ｋに変換される。そして、第３の復調回
路16において映像の復調が行われる。また、第１の切換
え回路13で第１のA/D変換器11の出力信号と第２のA/D変
換器12の出力信号を選択し信号Ｌとして出力力する。そ
して、第２の復調回路15で第１の切換え回路13の出力信
号（Ｌ）を復調し信号Ｍとして出力する。ここで第１の
復調回路14、第３の復調回路回路16と第２の復調回路15
は放送方式の違う復調回路であり、例えばPAL方式とSEC
AM方式、PAL方式とMAC方式、NTSC方式とMUSE方式等であ
る。また、第１の復調回路14と第２の切換え回路17の第
２の出力、第３の復調回路16と第２の切換え回路17の第
１の出力は同時に出力することはないものとしている。
第２の切換え回路17の第１の出力信号と接続された第３
の復調回路16の出力信号（Ｏ）は縮小回路18においてメ
モリを用いて時間圧縮し信号Ｐとして出力する。
は第１のA/D変換器11においてアナログ信号からデジタ
ル信号Ｊに変換される。次に、変換されたデジタル信号
Ｊは第１の復調回路14に入力され、復調が行われ信号Ｎ
として出力される。第２の入力端子IN2より入力された
映像信号は第２のA/D変換器12においてアナログ信号か
らデジタル信号Ｋに変換される。そして、第３の復調回
路16において映像の復調が行われる。また、第１の切換
え回路13で第１のA/D変換器11の出力信号と第２のA/D変
換器12の出力信号を選択し信号Ｌとして出力力する。そ
して、第２の復調回路15で第１の切換え回路13の出力信
号（Ｌ）を復調し信号Ｍとして出力する。ここで第１の
復調回路14、第３の復調回路回路16と第２の復調回路15
は放送方式の違う復調回路であり、例えばPAL方式とSEC
AM方式、PAL方式とMAC方式、NTSC方式とMUSE方式等であ
る。また、第１の復調回路14と第２の切換え回路17の第
２の出力、第３の復調回路16と第２の切換え回路17の第
１の出力は同時に出力することはないものとしている。
第２の切換え回路17の第１の出力信号と接続された第３
の復調回路16の出力信号（Ｏ）は縮小回路18においてメ
モリを用いて時間圧縮し信号Ｐとして出力する。
また、同時に挿入するための切換え信号Ｑも出力す
る。そして、第３の切換え回路19において切換え信号
（Ｑ）によって、第２の切換え回路17の第２の出力信号
と接続された第１の復調回路14の出力信号（Ｎ）に縮小
回路18の出力信号（Ｐ）を挿入し信号Ｒとして出力す
る。そして切換え回路９の出力信号（Ｒ）をD/A変換器2
0においてデジタル信号からアナログ信号に変換し出力
する。
る。そして、第３の切換え回路19において切換え信号
（Ｑ）によって、第２の切換え回路17の第２の出力信号
と接続された第１の復調回路14の出力信号（Ｎ）に縮小
回路18の出力信号（Ｐ）を挿入し信号Ｒとして出力す
る。そして切換え回路９の出力信号（Ｒ）をD/A変換器2
0においてデジタル信号からアナログ信号に変換し出力
する。
ここでたとえば、第１の復調回路14と第３の復調回路
16がPAL方式の復調回路、第２の復調回路15がMAC方式の
復調回路であるとき、PAL方式の映像にMAC方式の映像を
縮小し挿入するときは、第１の入力端子IN1にPAL方式の
映像信号を入力し、第２の入力端子IN2にMAC方式の映像
信号を入力し、第１の切換え回路13で第２のA/D変換器1
2の出力信号であるMAC方式の映像信号を選択し、第２の
切換え回路17で第３の復調回路16の出力と接続すればよ
い。
16がPAL方式の復調回路、第２の復調回路15がMAC方式の
復調回路であるとき、PAL方式の映像にMAC方式の映像を
縮小し挿入するときは、第１の入力端子IN1にPAL方式の
映像信号を入力し、第２の入力端子IN2にMAC方式の映像
信号を入力し、第１の切換え回路13で第２のA/D変換器1
2の出力信号であるMAC方式の映像信号を選択し、第２の
切換え回路17で第３の復調回路16の出力と接続すればよ
い。
逆にMAC方式の映像にPAL方式の映像を縮小し挿入する
には、第２の入力端子IN2にPAL方式の映像信号を入力
し、第１の入力端子IN1にMAC方式の映像信号を入力し、
第１の切換え回路13で第２のA/D変換器12の出力信号で
あるMAC方式の映像信号を選択し、第２の切換え回路17
で第３の復調回路16の出力と接続すればよい。
には、第２の入力端子IN2にPAL方式の映像信号を入力
し、第１の入力端子IN1にMAC方式の映像信号を入力し、
第１の切換え回路13で第２のA/D変換器12の出力信号で
あるMAC方式の映像信号を選択し、第２の切換え回路17
で第３の復調回路16の出力と接続すればよい。
発明の効果 以上のように本発明によれば、第1,第２のA/D変換
器、第１〜第３の復調回路、第１〜第３の切換え回路、
縮小回路、D/A変換器を設けた請求項１記載の構成によ
り、MAC方式（MUSE方式）のような回路規模の大きな復
調回路を複数必要とせずにPAL方式の映像にMAC方式の映
像を縮小し挿入したり、逆にMAC方式の映像にPAL方式の
映像を縮小し挿入したりすることができる。
器、第１〜第３の復調回路、第１〜第３の切換え回路、
縮小回路、D/A変換器を設けた請求項１記載の構成によ
り、MAC方式（MUSE方式）のような回路規模の大きな復
調回路を複数必要とせずにPAL方式の映像にMAC方式の映
像を縮小し挿入したり、逆にMAC方式の映像にPAL方式の
映像を縮小し挿入したりすることができる。
また、第1,第２の切換え回路を第２の復調回路の前後
に接続した請求項２記載の構成によれば、MAC方式（MUS
E方式）のような回路規模の大きな復調回路を複数必要
とせずにPAL方式の映像にMAC方式の映像を縮小し挿入し
たり、逆にMAC方式の映像にPAL方式の映像を縮小し挿入
したりすることができる。
に接続した請求項２記載の構成によれば、MAC方式（MUS
E方式）のような回路規模の大きな復調回路を複数必要
とせずにPAL方式の映像にMAC方式の映像を縮小し挿入し
たり、逆にMAC方式の映像にPAL方式の映像を縮小し挿入
したりすることができる。
第１図は本発明の一実施例における信号処理回路のブロ
ック図、第２図は本発明の第２の実施例における信号処
理回路のブロック図、第３図は従来の信号処理回路のブ
ロック図、第４図は表示画像の表示例を示す図、第５図
は動作説明のためのタイミング図である。 1,11……第１のA/D変換器、2,12……第２のA/D変換器、
3,14……第１の復調回路、4,15……第２の復調回路、5,
16……第３の復調回路、6,13……第１の切換え回路、7,
17……第２の切換え回路、8,18……縮小回路、9,19……
第３の切換え回路、10,20……D/A変換器。
ック図、第２図は本発明の第２の実施例における信号処
理回路のブロック図、第３図は従来の信号処理回路のブ
ロック図、第４図は表示画像の表示例を示す図、第５図
は動作説明のためのタイミング図である。 1,11……第１のA/D変換器、2,12……第２のA/D変換器、
3,14……第１の復調回路、4,15……第２の復調回路、5,
16……第３の復調回路、6,13……第１の切換え回路、7,
17……第２の切換え回路、8,18……縮小回路、9,19……
第３の切換え回路、10,20……D/A変換器。
Claims (2)
- 【請求項１】第１の映像信号をデジタル信号に変換する
第１のA/D変換器と、前記第１のA/D変換器の出力信号を
復調する第１の復調回路および第２の復調回路と、第２
の映像信号をデジタル信号に変換する第２のA/D変換器
と、前記第２のA/D変換器の出力信号を復調する第３の
復調回路と、前記第１の復調回路の出力端と前記第２の
復調回路の出力端を結線し、前記結線した信号と前記第
３の復調回路の出力信号とから全体に表示する信号を選
択する第１の切換え回路と、前記結線した信号と前記第
３の復調回路の出力信号とから縮小し表示する信号を選
択する第２の切換え回路と、前記第２の切換え回路の出
力信号を時間圧縮する縮小回路と、前記縮小回路の切換
え信号によって前記第１の切換え回路の出力信号に前記
縮小回路の出力信号を挿入する第３の切換え回路と、前
記第３の切換え回路の出力をアナログ信号に変換するD/
A変換器とを備えた信号処理回路。 - 【請求項２】第１の映像信号をデジタル信号に変換する
第１のA/D変換器と、前記第１のA/D変換器の出力信号を
復調する第１の復調回路と、第２の映像信号をデジタル
信号に変換する第２のA/D変換器と、前記第１のA/D変換
器の出力信号と前記第２のA/D変換器の出力信号とを選
択する第１の切換え回路と、前記第１の切換え回路の出
力信号を復調する第２の復調回路と、前記第２のA/D変
換器の出力信号を復調する第３の復調回路と、前記第２
の復調回路の出力端を前記第１の復調回路の出力端と前
記第３の復調回路の出力端とのどちらか一方と結線する
ための第２の切換え回路と、前記第２の切換え回路の第
１の出力端と前記第３の復調回路の出力端とを結線しそ
の結線信号を時間圧縮する縮小回路と、前記第２の切換
え回路の第２の出力端と前記第１の復調回路の出力端を
結線しその結線信号に前記縮小回路の出力信号を前記縮
小回路の切換え信号によって挿入する第３の切換え回路
と、前記第３の切換え回路の出力信号をアナログ信号に
変換するD/A変換器とを備えた信号処理回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2137804A JP2765188B2 (ja) | 1990-05-28 | 1990-05-28 | 信号処理回路 |
| DE69106046T DE69106046T2 (de) | 1990-05-28 | 1991-05-28 | Videosignalverarbeitungsschaltung für eine Funktion zur Einblendung eines komprimierten Bildes in einem Fernsehempfänger. |
| US07/705,040 US5138455A (en) | 1990-05-28 | 1991-05-28 | Video signal processing circuit for compressed picture insertion function of television receiver |
| EP91108714A EP0459409B1 (en) | 1990-05-28 | 1991-05-28 | Video signal processing circuit for compressed picture insertion function of television receiver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2137804A JP2765188B2 (ja) | 1990-05-28 | 1990-05-28 | 信号処理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0435371A JPH0435371A (ja) | 1992-02-06 |
| JP2765188B2 true JP2765188B2 (ja) | 1998-06-11 |
Family
ID=15207240
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2137804A Expired - Lifetime JP2765188B2 (ja) | 1990-05-28 | 1990-05-28 | 信号処理回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5138455A (ja) |
| EP (1) | EP0459409B1 (ja) |
| JP (1) | JP2765188B2 (ja) |
| DE (1) | DE69106046T2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5329369A (en) * | 1990-06-01 | 1994-07-12 | Thomson Consumer Electronics, Inc. | Asymmetric picture compression |
| US5412479A (en) * | 1990-10-01 | 1995-05-02 | Digital F/X, Inc. | Computer generated wipes for video editing systems |
| JPH0530423A (ja) * | 1991-07-25 | 1993-02-05 | Nippon Television Network Corp | ワイド画面ｅｄｔｖ信号用映像切替装置 |
| KR950000828B1 (ko) * | 1991-12-11 | 1995-02-02 | 삼성전자 주식회사 | 다기능 내장형 tv |
| EP0616466B1 (en) * | 1992-01-07 | 2000-06-07 | Thomson Consumer Electronics, Inc. | Horizontal panning for wide screen television |
| GB9200281D0 (en) * | 1992-01-08 | 1992-02-26 | Thomson Consumer Electronics | A pip horizontal panning circuit for wide screen television |
| US5287189A (en) * | 1992-08-21 | 1994-02-15 | Thomson Consumer Electronics, Inc. | Displaying an interlaced video signal with a noninterlaced video signal |
| US5361098A (en) * | 1992-11-30 | 1994-11-01 | Scientific Atlanta, Inc. | Methods and apparatus for generating a picture-in-picture digital television frame by inserting a mean-only frame into a full-size frame |
| JP2914140B2 (ja) * | 1993-12-22 | 1999-06-28 | 日本電気株式会社 | テレビジョン受像装置 |
| JPH07184138A (ja) * | 1993-12-24 | 1995-07-21 | Toshiba Corp | ２画面映像処理回路 |
| US6008860A (en) * | 1995-12-29 | 1999-12-28 | Thomson Consumer Electronics, Inc. | Television system with provisions for displaying an auxiliary image of variable size |
| GB9608271D0 (en) * | 1996-04-22 | 1996-06-26 | Electrocraft Lab | Video compession |
| US8218811B2 (en) | 2007-09-28 | 2012-07-10 | Uti Limited Partnership | Method and system for video interaction based on motion swarms |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1256984A (en) * | 1985-12-28 | 1989-07-04 | Kunio Hakamada | Television receiver |
| US4665438A (en) * | 1986-01-03 | 1987-05-12 | North American Philips Corporation | Picture-in-picture color television receiver |
| US4750039A (en) * | 1986-10-10 | 1988-06-07 | Rca Licensing Corporation | Circuitry for processing a field of video information to develop two compressed fields |
| JPH0732486B2 (ja) * | 1987-04-20 | 1995-04-10 | 三洋電機株式会社 | ピクチヤ．イン．ピクチヤ処理装置 |
| JPS6432980A (en) * | 1987-07-29 | 1989-02-02 | Isuzu Motors Ltd | Frame load-carrying platform loading structure of vehicle or the like |
| JPH01164187A (ja) * | 1987-12-21 | 1989-06-28 | Toshiba Corp | 複数画面処理装置 |
| JPH088694B2 (ja) * | 1988-03-25 | 1996-01-29 | 三洋電機株式会社 | 映像信号処理回路及びそれに使用されるクランプ回路 |
-
1990
- 1990-05-28 JP JP2137804A patent/JP2765188B2/ja not_active Expired - Lifetime
-
1991
- 1991-05-28 US US07/705,040 patent/US5138455A/en not_active Expired - Fee Related
- 1991-05-28 EP EP91108714A patent/EP0459409B1/en not_active Expired - Lifetime
- 1991-05-28 DE DE69106046T patent/DE69106046T2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE69106046D1 (de) | 1995-02-02 |
| EP0459409A2 (en) | 1991-12-04 |
| US5138455A (en) | 1992-08-11 |
| JPH0435371A (ja) | 1992-02-06 |
| EP0459409A3 (en) | 1992-04-29 |
| DE69106046T2 (de) | 1995-05-11 |
| EP0459409B1 (en) | 1994-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2765188B2 (ja) | 信号処理回路 | |
| JPH02299377A (ja) | 映像信号の方式変換装置 | |
| US4573068A (en) | Video signal processor for progressive scanning | |
| EP0148618A2 (en) | Method and system for improved reconstruction of video images in line sequential chroma format | |
| US5475436A (en) | Sampling rate converting system for converting the sampling rate of a video signal | |
| JP2783364B2 (ja) | ビデオコンポーネントを処理する回路 | |
| JPS6127256Y2 (ja) | ||
| JP2840235B2 (ja) | 画像情報伝送装置 | |
| JP2819897B2 (ja) | 動き検出回路 | |
| JP3543332B2 (ja) | 時間軸変換装置及びこの時間軸変換装置を用いたミューズデコーダ装置 | |
| JPH10341452A (ja) | プログレッシブ映像信号入出力装置 | |
| JPS63316583A (ja) | ２チャネル広アスペクト比テレビジョン信号伝送システムの１チェネル上で拡大パネル成分を伝送する方法と装置 | |
| JP2655914B2 (ja) | 衛星放送受信装置 | |
| JPH0646458A (ja) | 映像信号処理装置 | |
| JPH07184169A (ja) | 高品位テレビジョン信号受信処理回路 | |
| JPH0361396B2 (ja) | ||
| JPH02294190A (ja) | テレビジョン方式変換器 | |
| JPH0366291A (ja) | テレビジヨン方式変換装置 | |
| JPH06153236A (ja) | 走査線数変換装置 | |
| JPH06197319A (ja) | 信号処理回路 | |
| JPH04129413A (ja) | サンプルレート変換回路 | |
| JPH03284095A (ja) | Ｍｕｓｅ／ｎｔｓｃダウンコンバータ | |
| JPH0191388U (ja) | ||
| JPH05244572A (ja) | テレビジョン信号処理装置 | |
| JPH0324881A (ja) | 映像信号処理装置 |