JP2764734B2 - Hybrid circuit board and method of manufacturing the same - Google Patents

Description

【発明の詳細な説明】 〈発明の分野〉 この発明は電子部品の高密度実装に適用される混成回
路基板およびその製造方法に関するものである。Description: FIELD OF THE INVENTION The present invention relates to a hybrid circuit board applied to high-density mounting of electronic components and a method of manufacturing the same.

〈従来の技術〉 電子部品の実装方法として、従来、概ねつぎの２つの
ものがある。<Prior Art> There are generally the following two methods for mounting electronic components.

第１の方法は、電子部品が装着される印刷基板を単に
配線基板としたもので、電子部品の占有面積に対して配
線に必要とする表面比を圧縮するために、両面実装等で
高密度実装化を図つている。上記電子部品の小形化が推
進される現状では、上記印刷配線基板上での電子部品の
占有面積が小さくなり、配線に必要とする面積との比率
を圧縮するために、導体パターン幅を小さくしたりする
等の方策を進めている。これにより、電子機器のある程
度の小形化に対応できるうえ、電子回路における信号伝
達の遅延を抑制することも可能となつている。The first method is to simply use a printed circuit board on which electronic components are mounted as a wiring substrate. We are trying to implement it. In the current situation where the miniaturization of the electronic components is promoted, the area occupied by the electronic components on the printed wiring board is reduced, and the width of the conductor pattern is reduced in order to reduce the ratio to the area required for wiring. And other measures are being taken. As a result, it is possible to cope with downsizing of the electronic device to some extent, and it is also possible to suppress signal transmission delay in the electronic circuit.

第２の方法は、たとえばアナログ・デイジタル混在回
路のように能動素子の周辺に抵抗体やコンデンサ等の受
動素子を多数必要とする回路に適用されて、印刷回路基
板におけるパターンに抵抗体を内蔵させるようにしたも
のである。すなわち、この抵抗体内蔵形の印刷回路基板
は、粗化された銅箔の主面にNi合金をめつきした後、こ
れに絶縁性合成樹脂製基材との密着性を向上させるため
に特殊処理を施こし、ついで通常の銅箔積層板と同じ方
法で基板を製造し、この後、２段のフオトエツチングで
基材に所定の抵抗値の抵抗体を形成することにより、製
造される。この方法は、印刷回路基板に抵抗体を内蔵さ
せるので、抵抗体配置空間が省け、抵抗体の回路網を他
の素子に最短距離で接続できる等の効果を得ることがで
きる。The second method is applied to a circuit that requires a large number of passive elements such as resistors and capacitors around an active element, such as an analog / digital mixed circuit, and incorporates a resistor in a pattern on a printed circuit board. It is like that. In other words, this printed circuit board with a built-in resistor is made by applying a Ni alloy to the main surface of the roughened copper foil and then applying a special alloy to improve the adhesion to the insulating synthetic resin base material. A substrate is manufactured in the same manner as a normal copper foil laminate, and then a resistor having a predetermined resistance value is formed on the base material by two-stage photo-etching. According to this method, since the resistor is built in the printed circuit board, the resistor arrangement space can be omitted, and the effect that the circuit network of the resistor can be connected to other elements by the shortest distance can be obtained.

しかるに、上記２つの方法においては、以下のような
問題点がある。However, the above two methods have the following problems.

まず、第１の方法においては、印刷配線基板のパター
ン加工技術と、このパターン上の電極と電子部品との接
続技術の改善があつても、実装密度の高密化にも限界が
ある。すなわち、印刷配線基板のパターン幅（60μｍ）
をさらに細くすると、パターンの切れ等が発生するおそ
れがあり、厳密な管理や検査が必要となる。さらに、上
記接続部分についても、隣接するものとの間に半田ブリ
ツジ等が形成される確率が高くなり、この部分の手直し
や検査のための手間が必要で、結果的には、コスト高を
招くことになる。First, in the first method, even if the technology for processing a pattern of a printed wiring board and the technology for connecting an electrode on this pattern to an electronic component are improved, there is a limit in increasing the packing density. That is, the pattern width of the printed wiring board (60 μm)
If the thickness is further reduced, the pattern may be cut, and strict management and inspection are required. Further, the probability of formation of a solder bridge or the like between the adjacent parts also increases with respect to the above-described connection part, and it is necessary to repair and inspect this part, which results in an increase in cost. Will be.

また、上記第２の方法においては、電子部品と電極と
の半田付け接続時の加熱により、抵抗体の加熱前後の抵
抗値変化や高温多湿の環境下での抵抗値変化が大きく、
電子回路の動作の安定化の支障となる。Further, in the second method, a change in resistance before and after heating of the resistor and a change in resistance in a high-temperature and high-humidity environment due to heating at the time of soldering connection between the electronic component and the electrode are large,
This hinders the stabilization of the operation of the electronic circuit.

また、電子回路における受動素子のなかで、抵抗体の
みをパターンに含ませただけであり、抵抗体とともに回
路網に不可欠なコンデンサについては、表面実装とな
り、やはり、大幅な小形化にも限界がある。Also, among the passive elements in electronic circuits, only resistors are included in the pattern, and capacitors that are indispensable to the circuit network together with the resistors are surface-mounted, and there is also a limit to significant miniaturization. is there.

これらのことは、実開昭62-60047号公報および実開昭
61-162036号公報に開示された混成集積回路や積層形セ
ラミックコンデンサについてもほぼ同様な課題がある。These matters are disclosed in Japanese Utility Model Laid-Open No. 62-60047 and
The hybrid integrated circuit and the multilayer ceramic capacitor disclosed in Japanese Patent Application Laid-Open No. 61-162036 have almost the same problems.

〈発明の目的〉 この発明は上記従来のものの課題を解消するためにな
されたもので、比較的簡単な構成で、電子部品の実装密
度の一層の向上が図れ、しかも回路内での安定した特性
が良好に発揮され、信頼性の向上にも寄与し得る混成回
路基板およびその製造方法を提供することを目的として
いる。<Object of the Invention> The present invention has been made in order to solve the above-mentioned problems of the related art, and has a relatively simple structure, can further improve the mounting density of electronic components, and has a stable characteristic in a circuit. It is an object of the present invention to provide a hybrid circuit board capable of exhibiting a good performance and contributing to improvement of reliability and a method of manufacturing the same.

〈発明の構成と効果〉 この発明に係る混成回路基板は、耐熱性を有する絶縁
性合成樹脂製基材と、この基材の少なくとも一側面に接
合して一体化される積層シートとを備え、この積層シー
トは、第１の金属導体層と、この金属導体層を酸化して
形成した金属酸化膜からなる誘電体膜と、この誘電体膜
に積層された金属薄膜からなる抵抗体膜と、この抵抗体
膜に形成された第２の金属導体層とで構成したことを特
徴とする。<Structure and effect of the invention> The hybrid circuit board according to the present invention includes a base made of an insulating synthetic resin having heat resistance, and a laminated sheet joined and integrated with at least one side surface of the base, The laminated sheet includes a first metal conductor layer, a dielectric film formed of a metal oxide film formed by oxidizing the metal conductor layer, a resistor film formed of a metal thin film laminated on the dielectric film, And a second metal conductor layer formed on the resistor film.

上記絶縁性合成樹脂製基材の上記一側面側と、この基
材に加熱・圧着された別の絶縁性合成樹脂製基材のプリ
プレグとの間に、上記誘電体膜および抵抗体膜を封止す
るようにしてもよい。The dielectric film and the resistor film are sealed between the one side surface of the insulating synthetic resin base material and the prepreg of another insulating synthetic resin base material which is heated and pressed to the base material. You may make it stop.

また、受動素子を含む回路網の実装面を、絶縁性合成
樹脂製基材との交互の積層関係で複数層に設定してもよ
い。Further, the mounting surface of the circuit network including the passive elements may be set to a plurality of layers in an alternate lamination relationship with the insulating synthetic resin base material.

上記混成回路基板の製造方法は、バブル金属の表面を
陽極酸化して誘電体膜を成膜する工程と、上記誘電体膜
の表面に金属薄膜からなる抵抗体膜を成膜する工程と、
回路網の形成にあたって導体層に選択的に金属のエッチ
ングによる除去もくしは金属の酸化による絶縁膜を形成
する工程と、上記誘電体膜，抵抗体膜および導体層から
なる積層シートを耐熱性を有する絶縁性合成樹脂製基材
の少なくとも一側面に接合する工程とを備えたことを特
徴とする。The method of manufacturing a hybrid circuit board, a step of forming a dielectric film by anodizing the surface of the bubble metal, a step of forming a resistor film made of a metal thin film on the surface of the dielectric film,
In forming a circuit network, a step of selectively removing a metal by etching or forming an insulating film by oxidizing a metal on a conductive layer and a method of forming a laminated sheet including the dielectric film, the resistor film and the conductive layer on the conductive layer to improve heat resistance. Bonding to at least one side surface of the insulating synthetic resin base material.

上記製造方法において、複数のコンデンサの異なる静
電容量値の形成と、このコンデンサに直結する抵抗体の
異なる抵抗値を形成する際、フオトエツチング法により
バルブ金属導体層,Ni合金薄膜およびCu導体層を残留も
しくは除去する面積を、選択エツチングで一括処理する
ようにしてもよい。In the above manufacturing method, when forming different capacitance values of a plurality of capacitors and forming different resistance values of a resistor directly connected to the capacitors, a valve metal conductor layer, a Ni alloy thin film and a Cu conductor layer are formed by a photo-etching method. May be collectively processed by selective etching.

上記製造方法において、バルブ金属を圧延にて製箔す
る工程と、上記バルブ金属箔を焼鈍処理してその表面に
（100）結晶面を一様に配列させるとともに、エツチン
グにより表面積を拡大する工程とにより、コンデンサの
対向電極面積を拡大させるようにしてもよい。In the above manufacturing method, a step of rolling the valve metal to form a foil, and a step of annealing the valve metal foil to uniformly arrange (100) crystal planes on the surface thereof and expanding the surface area by etching. Thereby, the area of the counter electrode of the capacitor may be enlarged.

上記製造方法における誘電体膜の成膜において、陽極
酸化後に半田付け加熱温度を越える温度で熱処理し、熱
処理後に、再び陽極酸化させるようにしてもよい。In the formation of the dielectric film in the above manufacturing method, a heat treatment may be performed at a temperature exceeding the soldering heating temperature after the anodic oxidation, and the anodic oxidation may be performed again after the heat treatment.

上記製造方法における抵抗体膜の成膜において、無電
解めつき後に、半田付け加熱温度を越える温度で熱処理
してもよい。In the formation of the resistor film in the above manufacturing method, a heat treatment may be performed at a temperature exceeding the soldering heating temperature after the electroless plating.

上記絶縁膜の形成工程として、陽極酸化法を用いると
よい。As a step of forming the insulating film, an anodic oxidation method may be used.

この発明によれば、金属酸化膜からなる誘電体膜と、
金属薄膜からなる抵抗体膜および金属導体層からなる積
層シートを絶縁性合成樹脂製基材の少なくとも一側面側
に接合するので、抵抗体のみならずコンデンサも配線パ
ターン面内に設定でき、高密度実装の推進に対応しやす
くなり、しかも他の素子に対しての効率的な配線による
性能の向上も図ることができる。According to the present invention, a dielectric film made of a metal oxide film,
Since the laminated sheet consisting of the resistor film consisting of a metal thin film and the metal conductor layer is joined to at least one side of the insulating synthetic resin base material, not only the resistor but also the capacitor can be set in the wiring pattern plane, and high density It becomes easy to cope with the promotion of mounting, and the performance can be improved by efficient wiring to other elements.

また、上記基材に別の絶縁性合成樹脂製基材のプリプ
レグを加熱圧着すれば、上記抵抗体やコンデンサが基材
層内に封じ込まれて薄形化であつても耐環境特性を安定
化させることができる。In addition, if a prepreg of another insulating synthetic resin substrate is heat-pressed to the above-mentioned substrate, the above-mentioned resistors and capacitors are sealed in the substrate layer and the environmental resistance characteristics are stable even if the thickness is reduced. Can be changed.

さらに、受動素子を含む回路網の実装面を複数層に設
定すれば、一層の高密度実装を実現することができる。Furthermore, if the mounting surface of the circuit network including the passive elements is set to a plurality of layers, it is possible to realize a higher-density mounting.

また、前記製造方法により、薄膜状の抵抗体およびコ
ンデンサが高密度に実装されるものを比較的容易に得る
ことができる。Further, according to the manufacturing method, a thin-film resistor and a capacitor on which a capacitor is mounted at a high density can be obtained relatively easily.

また、抵抗体およびコンデンサの形成において、バル
ブ金属導体層,Ni合金薄膜およびCu導体層の所定部位を
フオトエツチングで選択制御して一括処理すれば、生産
効率が高められる。Further, in the formation of the resistor and the capacitor, if the predetermined portions of the valve metal conductor layer, the Ni alloy thin film and the Cu conductor layer are selectively controlled by photo-etching and batch-processed, the production efficiency can be increased.

さらに、バルブ金属として用いたAl箔の（100）結晶
面をエツチングで見掛け上の表面積を大きくすることに
より、高静電量のコンデンサを容易に得ることができ
る。Further, by increasing the apparent surface area of the (100) crystal plane of the Al foil used as the valve metal by etching, a capacitor having a high electrostatic capacity can be easily obtained.

さらにまた、誘電体膜および抵抗体膜の形成時に、前
記熱処理工程を入れることにより、半田付け前後におけ
る特性変化を少なくすることができる。Furthermore, by performing the heat treatment step when forming the dielectric film and the resistor film, a change in characteristics before and after soldering can be reduced.

また、配線パターン各間の絶縁膜を陽極酸化法で形成
することにより、その面が平坦化されて加工時の圧力に
よる断線等の発生が抑制される。In addition, by forming the insulating film between the wiring patterns by the anodic oxidation method, the surface is flattened, and the occurrence of disconnection or the like due to the pressure during processing is suppressed.

〈実施例の説明〉 以下、この発明の一実施例を図面にしたがつて説明す
る。<Description of Embodiment> An embodiment of the present invention will be described below with reference to the drawings.

第１図はこの発明に係る混成回路基板の一例を示すも
のである。FIG. 1 shows an example of a hybrid circuit board according to the present invention.

同図において、11は金属導体層であり、バルブ金属と
しての１つであるAl箔が用いられている。12はAl箔11の
表面側に形成された誘電体膜としてのAl₂O₃膜である。1
3は上記Al₂O₃膜２の表面に形成されたNi-Cr合金薄膜
で、抵抗体膜を構成している。14はNi-Cr合金薄膜13の
表面に形成されたCuの導体層であり、所定箇所にコンデ
ンサ用の一方の対向電極25が形成される。In FIG. 1, reference numeral 11 denotes a metal conductor layer, which uses an Al foil as one of valve metals. Reference numeral 12 denotes an Al ₂ O ₃ film as a dielectric film formed on the surface side of the Al foil 11. 1
Reference numeral 3 denotes a Ni—Cr alloy thin film formed on the surface of the Al ₂ O ₃ film 2, which constitutes a resistor film. Reference numeral 14 denotes a copper conductor layer formed on the surface of the Ni—Cr alloy thin film 13, and one counter electrode 25 for a capacitor is formed at a predetermined location.

15はAl箔11の所定箇所に形成されたコンデンサ用の他
方の対向電極である。16は絶縁膜である。Reference numeral 15 denotes the other counter electrode for a capacitor formed at a predetermined location on the Al foil 11. 16 is an insulating film.

17は耐熱性を有する絶縁性合成樹脂製基材であり、上
側面には、上記導体層11,14、誘電体膜12および抵抗体
膜13からなる積層シート10における上記導体層11側が接
合されている。18は上記導体層11に形成された粗面であ
る。Reference numeral 17 denotes an insulating synthetic resin base material having heat resistance, and the upper surface thereof is joined to the conductor layer 11 side of the laminated sheet 10 including the conductor layers 11 and 14, the dielectric film 12, and the resistor film 13. ing. Reference numeral 18 denotes a rough surface formed on the conductor layer 11.

19は上記絶縁性基材17の他側面に形成される抵抗体膜
で、たとえばNi合金からなる。20は上記基材17の他側面
に形成されたCuからなる導体層である。21は上記抵抗体
膜19に形成された粗面、22,23は電子部品接続用スルー
ホール導体である。Reference numeral 19 denotes a resistor film formed on the other side surface of the insulating base 17 and is made of, for example, a Ni alloy. Reference numeral 20 denotes a conductor layer made of Cu and formed on the other side surface of the base 17. Reference numeral 21 denotes a rough surface formed on the resistor film 19, and reference numerals 22 and 23 denote through-hole conductors for connecting electronic components.

24,26はそれぞれ上記積層シート10に形成されたコン
デンサおよび抵抗体である。Reference numerals 24 and 26 denote capacitors and resistors formed on the laminated sheet 10, respectively.

なお、前記バルブ金属は、周知のように、金属上の酸
化物が一方向に電流を通し、逆方向には、ほとんど電流
を通さない、いわゆる弁作用をもつ金属のことである。
この定義に属する金属は、周期律表で軽い順にAl,Ti,V,
Y,Zr,Nb,In,La,Hf,Ta,W等、III族のa,b、IV族のa,bおよ
びＶ族のａに集中している。As is well known, the valve metal is a metal having a so-called valve action, in which an oxide on the metal allows current to flow in one direction and hardly allows current to flow in the opposite direction.
Metals belonging to this definition are Al, Ti, V,
Y, Zr, Nb, In, La, Hf, Ta, W, etc. are concentrated in group III a, b, group IV a, b and group V a.

これら金属が整流作用を行なう機構は、金属／酸化物
もしくは酸化物／溶液界面におけるｐ−ｎ接合の発生に
依るとの見方がされるが、バルブ金属においては、電子
伝導性は小さく、イオン導電性が主体である。SiやGe等
のように単純な整流作用の機構では説明が難しく、典型
的なバルブ金属は、電液浴中で化成する場合、イオン電
流のみ流れ、電子電流は無視できる程、小さいものであ
る。これを電場の強さという点から見れば、バルブ金属
の酸化物中では強い電場が存在し、他の金属酸化物、た
とえばAg₂O₂,Cu₂O等の電子伝導性酸化物中では、それよ
り弱い電場しか存在し得ないことになる。It is considered that the mechanism by which these metals perform rectification depends on the occurrence of a pn junction at the metal / oxide or oxide / solution interface. However, in the valve metal, the electron conductivity is small and the ionic conductivity is low. Sex is the subject. Simple rectification mechanisms such as Si and Ge are difficult to explain, and typical valve metals, when formed in an electrolytic bath, flow only ionic current and negligible electron current. . From the viewpoint of the strength of the electric field, a strong electric field exists in the oxide of the valve metal, and in other metal oxides, for example, electron conductive oxides such as Ag ₂ O ₂ and Cu ₂ O, Only weaker electric fields can exist.

つぎに、上記バルブ金属としてAlを用いた混成回路基
板の要部について説明する。Next, the main part of the hybrid circuit board using Al as the valve metal will be described.

まず、第2a図に示すようにAl箔11の表面を陽極酸化法
でAl₂O₃の誘電体膜12を形成する。Al₂O₃の比誘電率は８
〜10であり、それ程大きな値ではないが、後述する表面
粗化エツチング処理によつて表面積を拡大することが可
能であり、また、上記陽極酸化の化成方法により耐電圧
が高く、かつ非常に薄い皮膜を得ることができる。First, as shown in FIG. 2a, a dielectric film 12 of Al ₂ O ₃ is formed on the surface of the Al foil 11 by anodic oxidation. The relative dielectric constant of Al ₂ O ₃ is 8
Although the value is not so large, the surface area can be increased by the surface roughening etching treatment described later, and the withstand voltage is high and very thin by the anodic oxidation formation method. A film can be obtained.

導体層14は誘電体膜12に密着し、かつ凝集性で誘電体
膜12の亀裂やピンホールに入り込まぬようにする必要が
ある。周知のアルミ電解コンデンサは、電解液から発生
する酸素の酸化作用によつて自己修復する機能がある
が、容量温度特性が悪いうえ、薄膜コンデンサとするこ
とは難しい。The conductor layer 14 needs to be in close contact with the dielectric film 12 and to be cohesive so as not to enter cracks or pinholes in the dielectric film 12. Known aluminum electrolytic capacitors have a function of self-healing by oxidizing oxygen generated from an electrolytic solution, but have poor capacity-temperature characteristics and are difficult to be made into thin film capacitors.

この点から、導体層14の下地として、上記誘電体膜12
の表面に、Ni-Cr合金を密着して成膜し、この薄膜を抵
抗体膜13とする。これは、後述する無電解めつき法によ
り、所定の膜厚に成膜される。Ni-Cr合金薄膜は面抵抗
が100〜300Ω／mm²であり、抵抗温度係数が小さく、経
時的にも安定したものが得られる。上記抵抗体膜13は、
抵抗値によつてNi-W−Ｐを用いてもよい。From this point, the dielectric film 12
A Ni—Cr alloy is adhered to the surface of the substrate to form a film. This is formed into a predetermined film thickness by an electroless plating method described later. The Ni—Cr alloy thin film has a sheet resistance of 100 to 300 Ω / mm ² , has a small temperature coefficient of resistance, and is stable over time. The resistor film 13 includes:
Ni-WP may be used depending on the resistance value.

この後、上記抵抗体膜13の表面に、後述する電解めつ
き法により、Cuを厚さ18μｍにめつきして導体層14を形
成する。このCuは純度の高いものを使用することによ
り、配線用リードパターンとして利用される。Thereafter, a conductor layer 14 is formed on the surface of the resistor film 13 by plating Cu to a thickness of 18 μm by an electrolytic plating method described later. This Cu is used as a wiring lead pattern by using a high-purity Cu.

これにより、Al箔11,Al₂O₃膜12,Ni-Cr合金薄膜13およ
びCu層14からなる積層シート10が構成される。Thus, a laminated sheet 10 including the Al foil 11, the Al ₂ O ₃ film 12, the Ni—Cr alloy thin film 13, and the Cu layer 14 is configured.

この状態で、第2b図に示すようにAl箔11における所定
のコンデンサを要する位置に、所定の静電容量値を得る
に必要な面積をもつた部位15を残して不所望部分を除去
する。この除去のためにエツチング化成液を使用する
と、エツチング化成液で誘電体膜12であるAl₂O₃膜が侵
食されるおそれがあり、その場合、誘電体特性が劣化し
てコンデンサの特性を損うことにもなる。In this state, as shown in FIG. 2b, an undesired portion is removed while leaving a portion 15 having an area necessary for obtaining a predetermined capacitance value at a position in the Al foil 11 where a predetermined capacitor is required. If an etching chemical solution is used for this removal, the etching chemical solution may erode the Al ₂ O ₃ film, which is the dielectric film 12, and in this case, the dielectric characteristics deteriorate and the characteristics of the capacitor deteriorate. It will also be.

したがつて、上記積層シート10を製作した後、Al箔11
における必要な部位15（対向電極）を残して、選択陽極
酸化法により、絶縁膜16を形成し、隣接する対向電極15
Aとの間を絶縁する。上記誘電体膜12のAl₂O₃膜は後述す
る方法に示すようにアジピン酸塩を用いて陽極酸化する
バリア形の皮膜で、Al箔11の表面全体を被うものである
が、ここでの絶縁膜16はシユウ酸のような二塩基酸の溶
液で、陽極酸化してなるポーラス形皮膜である。このポ
ーラス形皮膜は、バリア形に比して厚く形成することが
でき、絶縁耐電圧の向上が図れるものであり、さらに、
対向電極15,絶縁膜16,隣接する対向電極15Aの表面の凹
凸を平坦化できる利点もある。Therefore, after manufacturing the laminated sheet 10, the Al foil 11
An insulating film 16 is formed by a selective anodic oxidation method while leaving a necessary portion 15 (counter electrode) in
Insulate between A. The Al ₂ O ₃ film of the dielectric film 12 is a barrier-type film that is anodized using adipate as shown in a method described later, and covers the entire surface of the Al foil 11. The insulating film 16 is a porous film formed by anodizing with a solution of a dibasic acid such as oxalic acid. This porous film can be formed thicker than the barrier type, and can improve the dielectric strength voltage.
There is also an advantage that unevenness on the surface of the counter electrode 15, the insulating film 16, and the adjacent counter electrode 15A can be flattened.

上記選択陽極酸化した積層シート10は、第2c図に示す
絶縁性合成樹脂製基材17と接合する。この場合、上記積
層シート10の陽極酸化面と、Al箔11の裏面側に形成した
粗面18に接着力を増強する処理を行つた後、上記基材17
のプリプレグ（半硬化状態）の一側面に加圧して接着す
る。The laminated sheet 10 subjected to the selective anodization is bonded to a base material 17 made of insulating synthetic resin shown in FIG. 2c. In this case, after performing a treatment for increasing the adhesive force on the anodized surface of the laminated sheet 10 and the rough surface 18 formed on the back surface side of the Al foil 11, the base material 17
To one side of the prepreg (semi-cured state).

一方、第2c図に示すように導体用のCu箔19にNi合金を
めつきして抵抗体膜20を形成し、さらに抵抗体膜20の表
面を粗化し、この粗面21を上記基材17のプリプレグの他
側面に加圧して接着する。On the other hand, as shown in FIG. 2c, a Ni film is applied to a Cu foil 19 for a conductor to form a resistor film 20, and the surface of the resistor film 20 is further roughened. The other 17 prepregs are pressed and bonded to the other side.

この後、フオトエツチングにより、所定のコンデンサ
24と抵抗体26と回路網配線用パターン等を第１図のよう
に形成する。スルーホール導体22,23は、Cuからなり、
導体層14,20間、ならびにコンデンサ24の一方の対向電
極25に接続される。After this, the specified capacitor is
24, a resistor 26, a circuit network wiring pattern and the like are formed as shown in FIG. The through-hole conductors 22, 23 are made of Cu,
It is connected between the conductor layers 14 and 20 and to one counter electrode 25 of the capacitor 24.

上記コンデンサ24の静電容量値は、互に対向する１対
の対向電圧15,25の対向面積と、前記誘電体膜12の比誘
電率と、誘電体膜12の膜厚とで設定される。The capacitance value of the capacitor 24 is set by the area of a pair of opposed voltages 15 and 25 facing each other, the relative permittivity of the dielectric film 12, and the thickness of the dielectric film 12. .

また、第１図の抵抗体26については、前記導体層14を
フオトエツチングで選択エツチングし、除去部分の幅Ｗ
および長さＬと、前記Ni-Cr合金薄膜13のシート抵抗値
とから、その抵抗値が設定される。上記選択エツチング
では、Cuからなる導体14をエツチングし、さらにNi-Cr
からなる抵抗体膜13をエツチングした状態で、コンデン
サ24の対向電極25と配線用パターンを形成し、ついで上
記導体14のみを選択エツチングして所定の抵抗値の抵抗
体26を形成する。In the case of the resistor 26 shown in FIG. 1, the conductor layer 14 is selectively etched by photo-etching to remove the width W of the removed portion.
The length L and the sheet resistance of the Ni—Cr alloy thin film 13 determine the resistance. In the selective etching described above, the conductor 14 made of Cu is etched, and Ni-Cr
In the state where the resistor film 13 made of is etched, a wiring pattern is formed with the counter electrode 25 of the capacitor 24, and then only the conductor 14 is selectively etched to form a resistor 26 having a predetermined resistance value.

前記スルーホール導体22については、スルーホールラ
ンドの周辺の導体14とNi-Cr合金の抵抗体膜13を選択エ
ツチングで除去してランドを残し、また基材17に形成し
た貫通孔22A（第１図）の内壁にAl箔11を露出させ、こ
れに無電解Cuめつきしてコンデンサ24の一方の対向電極
25に電気的に接続する。As for the through-hole conductor 22, the conductor 14 around the through-hole land and the resistor film 13 of the Ni-Cr alloy are removed by selective etching to leave a land, and the through-hole 22A (first The Al foil 11 is exposed on the inner wall of (Figure), and electroless Cu is attached to this to attach one of the opposite electrodes of the capacitor 24.
Electrically connect to 25.

前記スルーホール導体23については、スルーホール周
辺のAl箔11をあらかじめ、第2b図に示す選択エツチング
で十分に絶縁が保てるように除去しておき、通常のスル
ーホール形成と同様に、基材17の貫通孔23A（第１図）
に無電解Cuめつきしてコンデンサ24の他方の対向電極19
に電気的に接続する。As for the through-hole conductor 23, the Al foil 11 around the through-hole was previously removed by selective etching shown in FIG. 2b so that sufficient insulation could be maintained. Through hole 23A (Fig. 1)
And the other counter electrode 19 of the capacitor 24
Electrically connected to

第3a図および第3b図はそれぞれ前記混成回路基板Ｍの
使用例を示すものである。3a and 3b show examples of using the hybrid circuit board M, respectively.

すなわち、表面にCu箔27を貼着した絶縁性合成樹脂製
基材28Aのプリプレグと、表面にCu箔29を貼着した絶縁
性合成樹脂製基材28Bのプリプレグとにより、上記基板
Ｍをサンドイツチ状に挟み込んだものである。上側の基
材28Aには、たとえばIC30,LSI31,トランジスタ（Tr）3
2,発光ダイオード（LED）33およびダイオード（Di）34
等が装着されている。下側の基材28Bには、たとえばメ
ルフ抵抗体35,可変抵抗器（VR）36,スイツチ（SW）37,
コイル38および電解コンデンサ39等が装着されている。That is, the prepreg of the insulating synthetic resin base material 28A with the Cu foil 27 adhered to the surface thereof and the prepreg of the insulating synthetic resin base material 28B with the Cu foil 29 adhered to the surface form It is sandwiched in a shape. For example, IC30, LSI31, transistor (Tr) 3
2, Light emitting diode (LED) 33 and diode (Di) 34
Etc. are attached. The lower substrate 28B includes, for example, a melf resistor 35, a variable resistor (VR) 36, a switch (SW) 37,
A coil 38, an electrolytic capacitor 39 and the like are mounted.

上記基材28A,28Bと基板Ｍとの接合は、真空積層プレ
ス成形で加圧・加熱し、プリプレグ17,28A,28Bの各層間
のボイドを排除しながら、該プリプレグを一度溶融状態
にして、上記基板Ｍにおける抵抗体26やコンデンサ24等
を構成する各膜を覆うように封止して硬化させ、３者間
のプリプレグ17,28A,28Bの境界の隙間がなくなるように
一体化する。The bonding between the base materials 28A and 28B and the substrate M is performed by applying pressure and heat by vacuum lamination press molding to eliminate the voids between the layers of the prepregs 17, 28A and 28B, and to melt the prepreg once, The substrate M is sealed and cured so as to cover the films constituting the resistor 26, the capacitor 24 and the like on the substrate M, and integrated so that there is no gap between the three prepregs 17, 28A, 28B.

従来では、デイスクリート部品の誘電体膜12,抵抗体
膜13を絶縁性合成樹脂をコーテイングしたり、ケースを
封止して外部環境変化に対して保護しているが、上記構
成では、上記プリプレグ28A,28Bを溶融・封止して一体
化させることにより、上記保護機能をもたせてある。Conventionally, the dielectric film 12 and the resistor film 13 of the discrete component are coated with an insulating synthetic resin or the case is sealed to protect against external environmental changes. The protection function is provided by melting and sealing 28A and 28B and integrating them.

上記第3a図および第3b図においては、第１層S1は、IC
30,LSI31,トランジスタ32,発光ダイオード33,ダイオー
ド34等の主に能動素子の実装面として使用してある。ま
た、第４層S4は、第２層S2および第３層S3に内蔵できな
いような大消費電力抵抗体35等の特殊抵抗体，電解コン
デンサ39等の高電圧・大容量コンデンサ，さらには、コ
イル38等の実装面として使用されている。さらに、可変
抵抗器36やスイツチ37のような可動部を有するものも、
第４層S4を実装面として使用している。In FIGS. 3a and 3b, the first layer S1 is an IC
30, LSI 31, transistor 32, light emitting diode 33, diode 34 and the like are mainly used as mounting surfaces for active elements. The fourth layer S4 includes a special resistor such as a large power consumption resistor 35 which cannot be incorporated in the second layer S2 and the third layer S3, a high voltage / large capacity capacitor such as an electrolytic capacitor 39, and a coil. It is used as a mounting surface for 38 etc. Further, those having movable parts such as the variable resistor 36 and the switch 37 are also available.
The fourth layer S4 is used as a mounting surface.

上記第１層S1および第４層S4における電子部品と前記
第２層S2および第３層S3の回路網との配線は、通常のス
ルーホール形成方法と、フオトエツチング法とによるパ
ターン形成方法で加工処理することができる。また、上
記第１層S1および第４層S4の電子部品と電極との接続も
通常の半田付けで行なえばよい。ただし、この時の半田
付温度で第２層S2および第３層S3に内蔵された抵抗体26
やコンデンサ24の特性に悪影響を与えないように留意す
る必要がある。The wiring between the electronic components in the first layer S1 and the fourth layer S4 and the circuit network in the second layer S2 and the third layer S3 is processed by a pattern forming method using a normal through-hole forming method and a photo-etching method. Can be processed. Further, the connection between the electronic components of the first layer S1 and the fourth layer S4 and the electrodes may be performed by ordinary soldering. However, the resistor 26 built in the second layer S2 and the third layer S3 at the soldering temperature at this time.
Care must be taken not to adversely affect the characteristics of the capacitor 24.

上記半田付時の加熱温度は、リフロー法を例にして、
その温度環境を測定してみると、第４図に示す特性で示
される。この特性から明らかなように加熱に耐えられる
温度は最低250℃である。The heating temperature at the time of the above soldering, the reflow method as an example,
When the temperature environment is measured, it is shown by the characteristics shown in FIG. As is clear from this characteristic, the temperature that can withstand heating is at least 250 ° C.

第5a図〜第5d図は前記バルブ金属としてTaを用いた例
を示すものである。5a to 5d show an example in which Ta is used as the valve metal.

ここで使用するTaはクラーク数が40位で高価であり、
しかもAlに比べて化学処理が難しい。しかし、これを酸
化して生成されたTa₂O₅の皮膜は、誘電体として比誘電
率も25と高く、漏洩電流特性も安定している。Ta used here is expensive, with a Clark number of about 40,
Moreover, the chemical treatment is more difficult than that of Al. However, a Ta ₂ O ₅ film formed by oxidizing the film has a high dielectric constant of 25 as a dielectric, and has stable leakage current characteristics.

第5a図において、Cu箔51の表面に、これとで導体層50
を構成するTa薄膜52をスパツタリング法で形成する。こ
れは、直流二極スパツタ装置を使用し、陰極側にTaをタ
ーゲツトとし、陽極にCu箔51を配置して、両極間１〜7K
Vの直流電圧を印加して異常ブロー放電を起こさせる方
法がよい。陰極電流密度は、0.15〜1.5mA/cm²，ガス圧
１〜10×10^-2Torrで、Cu箔51の表面全面にTa薄膜52を成
膜する。成膜した面を熱処理して結晶組織の配列を整え
る。In FIG. 5a, a conductor layer 50 is
Is formed by a sputtering method. This uses a DC bipolar sputter device, with Ta as the target on the cathode side, Cu foil 51 placed on the anode, and between 1 and 7K
It is preferable to apply a DC voltage of V to cause abnormal blow discharge. A Ta thin film 52 is formed on the entire surface of the Cu foil 51 at a cathode current density of 0.15 to 1.5 mA / cm ² and a gas pressure of 1 to 10 × 10 ^-2 Torr. The surface on which the film is formed is heat-treated to arrange the crystal structure.

ついで、第5b図に示すようにTa薄膜52の表面に陽極酸
化して誘電体膜としてのTa₂O₅膜33を化成する。この方
法は、たとえばリン酸が0.01〜1.0重量％の濃度の水溶
液中において、コンデンサの使用定格電圧の３〜５倍の
化成電圧まで定電流制御しながら昇圧し、所定化成電圧
になれば、定電圧制御して、漏洩電流程度に化成電流が
低減するまで化成処理する。Next, as shown in FIG. 5b, the surface of the Ta thin film 52 is anodized to form a Ta ₂ O ₅ film 33 as a dielectric film. According to this method, for example, in an aqueous solution of phosphoric acid having a concentration of 0.01 to 1.0% by weight, the voltage is increased while controlling the formation current to a formation voltage of 3 to 5 times the rated voltage of use of the capacitor. The voltage is controlled, and the formation process is performed until the formation current is reduced to about the leakage current.

上記Ta₂O₅の誘電体膜53上に、第5b図のように前記実
施例と同様に、Ni-Cr合金薄膜からなる抵抗体膜54、つ
いでCuからなる対向電極用導体層55を順次形成される。
これにより、積層シート10が形成される。On the dielectric film 53 of Ta ₂ O _5, a resistor film 54 made of a Ni-Cr alloy thin film and then a counter electrode conductor layer 55 made of Cu are sequentially formed as shown in FIG. It is formed.
Thereby, the laminated sheet 10 is formed.

上記積層シート10において、第5c図に示すように所定
のコンデンサを要する位置に、所定の静電容量値を設定
するに必要な面積を残して、不所望の部位56をフオトエ
ツチング法で除去し、絶縁する面に選択陽極酸化法によ
り、絶縁膜57を形成し、コンデンサ用対向電極58（59）
を隣接する電極を構成するCu箔58AおよびTa薄膜59Aに対
して選択的に絶縁する。すなわち、これは、まず、コン
デンサの対向電極となる所定面積のCu58を残すように、
フオトエツチング法でCu箔51の不所望部56を除去する。
ついで、Ta薄膜52を上記面積と同じだけ選択陽極酸化法
で化成して絶縁膜57を形成する。上記選択陽極酸化の化
成は、たとえばCu箔51を侵食しにくいメタケイ酸ナトリ
ウムを化成液として前記と同様の手順で、化成電圧2000
V以上まで陽極酸化する。In the laminated sheet 10, undesired portions 56 are removed by a photo-etching method while leaving an area required for setting a predetermined capacitance value at a position where a predetermined capacitor is required as shown in FIG. 5c. An insulating film 57 is formed on the surface to be insulated by selective anodic oxidation, and a counter electrode 58 (59) for a capacitor is formed.
Is selectively insulated from the Cu foil 58A and the Ta thin film 59A constituting the adjacent electrodes. In other words, this firstly leaves a predetermined area of Cu58 to be the counter electrode of the capacitor,
An undesired portion 56 of the Cu foil 51 is removed by a photoetching method.
Next, the Ta thin film 52 is formed by the selective anodic oxidation method by the same amount as the above area to form an insulating film 57. The formation of the selective anodic oxidation is carried out, for example, by using sodium metasilicate, which hardly erodes the Cu foil 51, as a formation solution, in the same procedure as described above, with a formation voltage of 2000.
Anodize to V or more.

上記選択エツチングおよび選択陽極酸化してなる積層
シート10を第5d図に示す絶縁性合成樹脂製基材17のプリ
プレグと接合する。この時、上記エツチングした面およ
びCu箔51の裏面を粗化した粗面18に接着力で増強する処
理をしてから、上記積層シート10を上記プリプレグ17に
加圧接着するのは前記と同様である。これにより、コン
デンサ用誘電体膜53をTa₂O₅膜とする混成回路用基材が
製作される。The laminated sheet 10 formed by the selective etching and selective anodic oxidation is joined to the prepreg of the insulating synthetic resin base material 17 shown in FIG. 5d. At this time, after performing a treatment to increase the etching surface and the back surface of the Cu foil 51 with a roughened surface 18 by an adhesive force, the pressure-bonding the laminated sheet 10 to the prepreg 17 is the same as described above. It is. Thus, a hybrid circuit substrate using the capacitor dielectric film 53 as the Ta ₂ O ₅ film is manufactured.

第6a図〜第6J図は、バルブ金属としてTiを使用したも
のである。Tiはクラーク数で第10位にあるものの、従
来、用途が限られていたので、高価となつていたが、最
近では、軽くて強いといつた特徴が見直されている。こ
のTiの固有抵抗は、Al等に比べて大きく、55Ω・cmであ
る。6a to 6J use Ti as the valve metal. Although Ti is ranked 10th in terms of Clark number, it has been expensive because of its limited use in the past, but recently its characteristics have been reviewed as light and strong. The specific resistance of this Ti is greater than that of Al or the like, and is 55 Ω · cm.

まず、第6a図に示すCu箔61の表面に前記と同様にスパ
ツタリング法で抵抗体膜として、Ti薄膜62を形成する。
この薄膜62は、面抵抗を５〜2000Ω／cm²と広範囲にス
パツタリング条件で制御することができる。この値がNi
-Cr合金では、100〜300Ω／cm²であり、Taでは５〜75Ω
／cm²であるから、Tiが抵抗体として自由度が大きいこ
とが判る。First, a Ti thin film 62 is formed as a resistor film on the surface of the Cu foil 61 shown in FIG. 6a by the sputtering method in the same manner as described above.
The film resistance of the thin film 62 can be controlled over a wide range from 5 to 2000 Ω / cm ² under sputtering conditions. This value is Ni
100-300Ω / cm ² for -Cr alloy, 5-75Ω for Ta
/ Cm ² , it can be seen that Ti has a high degree of freedom as a resistor.

ついで、第6b図に示すようにTi薄膜62の表面に陽極酸
化で誘電体膜として、TiO₂膜63を形成する。このTiO₂膜
63の比誘電率はルチル形で117もあり、前記Ta₂O₅膜の４
倍以上の値である。Next, as shown in FIG. 6b, a TiO ₂ film 63 is formed as a dielectric film on the surface of the Ti thin film 62 by anodic oxidation. This TiO ₂ film
The relative permittivity of 63 is 117 in the rutile type, which is 4% of the Ta ₂ O ₅ film.
The value is more than double.

TiO₂膜63の化成には、炭酸ナトリウムなどの水溶液を
電解液として、陽極酸化を行なうと、高誘電の誘電体膜
を得ることができる。電解液中で陽極酸化は次式のよう
に陽極より発生する酸素がTi62と反応して表面に酸化物
の皮膜が生成される。When the TiO ₂ film 63 is anodized by using an aqueous solution of sodium carbonate or the like as an electrolytic solution, a dielectric film having a high dielectric constant can be obtained. In the electrolytic solution, in the anodic oxidation, oxygen generated from the anode reacts with Ti62 to form an oxide film on the surface as shown in the following formula.

Ti⁴⁺＋40H^-→TiO₂＋(H₂O)₂ 定電圧法により陽極酸化を行なうと、処理時間が経過
するに従つて生成された皮膜のうち、密性が増すため、
電流密度が低下する。Ti ⁴⁺ + 40H ^- → the TiO ₂ + (H ₂ O) anodic oxidation by _second constant voltage method, among the slave connexion generated film on the processing time, because the tightness increases,
The current density decreases.

この後、第6c図に示すように対向電極用の導体層64と
して、AuもしくはPdを所定の膜厚に成膜する。AuやPdが
選ばれるのは、TiO₂膜63に良好に密着にし、かつ所定の
耐電圧も確保しやすいからである。Thereafter, as shown in FIG. 6c, Au or Pd is formed into a predetermined thickness as the conductor layer 64 for the counter electrode. The reason why Au or Pd is selected is that the Au or Pd is preferably adhered to the TiO ₂ film 63 and a predetermined withstand voltage is easily ensured.

上記Cu箔61,Ti薄膜62,TiO₂膜63および導体層64からな
る積層シート10における所定のコンデンサを要する位置
に、第6d図に示すように所定の静電容量値を形成するに
必要な面積を残して不所望部分65をフオトエツチング法
で選択エツチングして除去する。エツチング後に残つた
部位66がコンデンサ用対向電極となる。At a position where a predetermined capacitor is required in the laminated sheet 10 including the Cu foil 61, the Ti thin film 62, the TiO ₂ film 63, and the conductor layer 64, it is necessary to form a predetermined capacitance value as shown in FIG. 6d. Undesired portions 65 are selectively etched and removed by a photo-etching method while leaving an area. The portion 66 left after the etching becomes the capacitor counter electrode.

上記選択エツチングした積層シート10は第6e図に示す
ように、絶縁性合成樹脂製基材17のプリプレグと接合さ
れる。接合手順は前述したのと同様である。The laminated sheet 10 subjected to the selective etching is joined to a prepreg of a base material 17 made of an insulating synthetic resin as shown in FIG. 6e. The joining procedure is the same as described above.

これにより、コンデンサ用誘電体膜63と抵抗体膜62と
を有する混成回路用基材が第6f図のように形成される。
これに回路網を形成する手順を以下に説明する。As a result, a hybrid circuit substrate having the capacitor dielectric film 63 and the resistor film 62 is formed as shown in FIG. 6f.
The procedure for forming a circuit network will be described below.

まず、第6g図に示すようにコンデンサ用対向電極66を
基板表面側の導体層61に引き上げるためにスルーホール
導体67を通常のスルーホール形成手段で形成する。つい
で、第6h図に示すように上記導体層61の表面に感光性の
ドライフイルム68を貼着し、配線用導体間を絶縁するた
めの加工処理を行なう。コンデンサの他の対向電極およ
び配線導体として残す箇所に露光し、現像処理をするこ
とにより、絶縁箇所69に対応するドライフイルム68が剥
離される。First, as shown in FIG. 6g, a through-hole conductor 67 is formed by ordinary through-hole forming means in order to pull up the capacitor counter electrode 66 to the conductor layer 61 on the substrate surface side. Next, as shown in FIG. 6h, a photosensitive dry film 68 is adhered to the surface of the conductor layer 61, and a processing for insulating the wiring conductors is performed. By exposing and developing a portion to be left as the other counter electrode and the wiring conductor of the capacitor, the dry film 68 corresponding to the insulating portion 69 is peeled off.

Cu箔からなる導体層61がエツチング液で侵食され、空
所70が形成されるが、これはTi薄膜からなる抵抗体膜62
が露出するまで行なわれる。その上で、この抵抗体膜62
の絶縁を要する部分を陽極酸化する。その化成は、リン
酸液にデキストリンを添加した溶液中で、陽極酸化を行
なうと、絶縁耐圧の高い化成ができ、第6h図のように絶
縁膜71が形成される。The conductor layer 61 made of Cu foil is eroded by the etching solution to form a void 70, which is formed by a resistor film 62 made of a Ti thin film.
Until it is exposed. Then, the resistor film 62
Anodize the parts that require insulation. In the formation, when anodic oxidation is performed in a solution in which dextrin is added to a phosphoric acid solution, formation with high withstand voltage can be performed, and an insulating film 71 is formed as shown in FIG. 6h.

ついで、上記ドライフイルム68を剥離処理した後、第
6i図に示すように新にドライフイルム72を貼着し、所定
の箇所に定められた抵抗値の抵抗体を設定する。すなわ
ち、導体層61のうち、配線用パターンとして残す箇所を
露光し、現像処理をすることにより、第6i図に示すよう
にドライフイルム72における抵抗体とする長さの部位72
Aが剥離される。抵抗値が第１図に示すＬ×Ｗで設定さ
れるのは、同様である。Next, after the dry film 68 is peeled off,
As shown in FIG. 6i, a new dry film 72 is attached, and a resistor having a predetermined resistance value is set at a predetermined location. That is, by exposing and developing a portion of the conductor layer 61 that is to be left as a wiring pattern, as shown in FIG.
A is peeled off. It is the same that the resistance value is set by L × W shown in FIG.

上記剥離する部位72Aに、Cu箔61のエツチング液で化
成して空所73を形成しながら上記Cu箔61をエツチング除
去し、抵抗体膜62の面が露出するまで続ける。The above-mentioned Cu foil 61 is etched and removed while forming a space 73 by forming the space 73 by forming an etching solution of the Cu foil 61 on the part 72A to be peeled off, and the process is continued until the surface of the resistor film 62 is exposed.

この後、上記ドライフイルム72を剥離すると、第6j図
に示すように回路網が形成される。すなわち、誘電体膜
63の一部に対応してコンデンサ74が構成され、抵抗体膜
62の一部に所望の抵抗体75が形成され、それぞれの間は
所定の配線パターンで配線されることになる。Thereafter, when the dry film 72 is peeled off, a circuit network is formed as shown in FIG. 6j. That is, the dielectric film
A capacitor 74 is formed corresponding to a part of 63, and a resistor film
A desired resistor 75 is formed on a part of 62, and a predetermined wiring pattern is provided between the resistors.

つぎに、この発明の混成回路基板の製造方法につい
て、バルブ金属をAlとしたものを例にして、工程順に詳
述する。Next, a method of manufacturing a hybrid circuit board according to the present invention will be described in detail in the order of steps, taking an example in which the valve metal is Al.

第7a図〜第7c図は上記実施例のものの製造工程を概略
的に示すものである。7a to 7c schematically show the manufacturing process of the above embodiment.

〔Ｉ〕.Al製箔工程（N1〜N2） まず、第7a図の工程N1において、Al地金を熱間圧延し
た後、冷間圧延を繰り返してAlを50μｍの厚さに製箔す
るが、この過程でAl立方体方位粒は圧延によつて変形し
ている。[I]. Al foil forming step (N1 to N2) First, in step N1 of FIG. 7a, after Al metal is hot-rolled, cold rolling is repeated to form Al to a thickness of 50 μm. During this process, the Al cubic grains are deformed by rolling.

Alの陽極酸化膜Al₂O₃は比誘電率が７〜９と他のバル
ブ金属の酸化膜のそれと比較すると、低位にあるので、
これを補うために表面粗化して面積倍率を拡大し、コン
デンサとしての対向電極面積を、見掛け上拡大すること
が知られている。その場合、単純に面積を拡大するのみ
ならず、一様に拡大して面積倍率のばらつきを最少限度
に押える必要がある。なぜなら、前記のような構成のコ
ンデンサを形成するときに、基板上のどの位置を選んで
コンデンサを形成しようとも、単位面積当りの静電容量
値が一様に確保できることが不可欠であるからである。
そこで、前記のように圧延時にAl結晶粒が変形している
状態では、粗面化しても面積倍率は低く、また位置によ
つて、その倍率にばらつきが発生するので、これを是正
する必要がある。Alの結晶組織の配列を一様に整列する
ために、つぎのように焼鈍処理を施こす（工程N2）。Since the anodic oxide film of Al ₂ O ₃ has a relative dielectric constant of 7 to 9 which is lower than that of the oxide films of other valve metals,
To compensate for this, it is known that the surface roughness is increased to increase the area magnification, and the counter electrode area as a capacitor is apparently increased. In this case, it is necessary not only to simply enlarge the area, but also to uniformly enlarge the area to minimize the variation in the area magnification. This is because, when forming a capacitor having the above-described configuration, it is essential that the capacitance value per unit area can be uniformly secured, regardless of which position on the substrate is selected to form the capacitor. .
Therefore, in the state where the Al crystal grains are deformed at the time of rolling as described above, the area magnification is low even if the surface is roughened, and the magnification varies depending on the position, so it is necessary to correct this. is there. In order to uniformly arrange the arrangement of the Al crystal structure, annealing is performed as follows (step N2).

熱間・冷間圧延工程の中間でも、焼鈍処理を行なう
が、とくに重要なことは、工程N2の最終焼鈍の条件であ
る。最終焼鈍における各１時間の焼鈍温度と結晶（10
0）面占有率および単位面積当りの静電容量の関係を第
８図に示す。Annealing is also performed in the middle of the hot / cold rolling process, but what is particularly important is the condition of the final annealing in the process N2. The annealing temperature and the crystal (10
0) FIG. 8 shows the relationship between the surface occupancy and the capacitance per unit area.

第８図に示すように、280℃,1時間焼鈍で、ほぼ再結
晶を完了していることを示している。（100）面占有率
は再結晶以下の焼鈍温度では、ほとんど０％であるが、
再結晶とともに急増し、400℃を越えると、ほぼ90％以
上になる。この結晶を後述するエツチングおよび陽極酸
化を施こした後に、単位面積当りの静電容量値で評価す
ると、300℃付近で再結晶に伴う増加があつて、400℃以
上では（100）面占有率はほぼ一定であるにもかかわら
ず、静電容量の増加が顕著となり、560℃以上では、0.4
μF/cm²に達している。この値は面積倍率で約13の値で
ある。As shown in FIG. 8, annealing at 280 ° C. for one hour indicates that recrystallization was almost completed. The (100) plane occupancy is almost 0% at the annealing temperature below recrystallization,
It rapidly increases with recrystallization, and when it exceeds 400 ° C, it becomes almost 90% or more. When this crystal was subjected to etching and anodic oxidation described later, and evaluated by the capacitance value per unit area, there was an increase due to recrystallization at around 300 ° C. Although it is almost constant, the increase in capacitance becomes remarkable,
μF / cm ² has been reached. This value is about 13 in area magnification.

つぎに、第９図に焼鈍時間と静電容量の関係を焼鈍温
度をパラメータとして測定した結果を示す。Next, FIG. 9 shows the results of measuring the relationship between the annealing time and the capacitance using the annealing temperature as a parameter.

静電容量は焼鈍時間とともに変化し、いずれの焼鈍温
度でも1.0〜2.0時間においてピークがみられ、焼鈍を高
温・長時間にするほど静電容量は低下する。この傾向か
らここでは、560℃１時間の焼鈍条件が最適で飽和領域
にあり、安定状態となつているので、ばらつきも少な
い。The capacitance changes with the annealing time, and a peak is observed at 1.0 to 2.0 hours at any annealing temperature, and the capacitance decreases as the annealing is performed at a higher temperature for a longer time. From this tendency, here, the annealing condition at 560 ° C. for 1 hour is optimal, is in the saturation region, and is in a stable state, so there is little variation.

〔II〕．粗面化処理工程（N3〜N4） 前記のようにしてAl結晶組織を整列化したAl箔は、汚
染された表面をエツチングをするために必要な前処理と
して、工程N3において、その両面が清浄な状態にされ
る。[II]. Roughening treatment step (N3 to N4) As the pretreatment required for etching the contaminated surface, the both surfaces of the Al foil having the Al crystal structure aligned as described above are cleaned in step N3. State.

前処理は、箔11の脱脂もしくは酸化皮膜の除去などを
目的とし、その方法としては、トリクレン洗浄，アルカ
リ洗浄，鉱酸処理をして、最後は水洗処理をする。つい
で、第7a図工程N4において、同一面積で、可及的広い面
積を得るためにAl箔11の表面を凹凸に粗面化する処理を
施こし、後述する静電容量値の拡大を、面積で確保す
る。この粗面化は電気化学エツチング法によつて行な
う。エツチング浴は、塩酸などの塩化物水溶液を用い
て、その支配的反応は下記のようであり、液が酸性でな
いときは、加水分解する。The pre-treatment is for the purpose of degreasing the foil 11 or removing the oxide film, for example, by performing trichlene washing, alkali washing, and mineral acid treatment, and finally, washing with water. Next, in step N4 of FIG. 7a, the same area is subjected to a process of roughening the surface of the Al foil 11 to obtain as large an area as possible, so that the capacitance value to be described later is increased in area. To secure. This roughening is performed by an electrochemical etching method. The etching bath uses an aqueous solution of chloride such as hydrochloric acid, and its dominant reaction is as follows. When the solution is not acidic, it is hydrolyzed.

Al＋3Cl^-→AlCl₃＋3e 化学的エツチングと電解エツチングの併用で粗化面の
状態を制御する。コンデンサとして使用される耐電圧に
よつて電解エツチング条件が異なり、低電圧用には交流
電源、高電圧用には直流電源をそれぞれ用いて電解エツ
チングをする。交流エツチングでは、面積倍率が40〜60
倍確保でき、大容量のコンデンサを形成できるが、耐電
圧が低く、また直流エツチングでは面積倍率は10〜13倍
程であるが、数100Vの耐電圧を確保できる。Al + 3Cl ^- → to control the state of the roughened surface in combination AlCl ₃ + 3e chemical etching and electrolytic etching. Electrolytic etching conditions differ depending on the withstand voltage used as a capacitor. Electrolytic etching is performed using an AC power supply for low voltage and a DC power supply for high voltage. In AC etching, the area magnification is 40-60
Although the capacitor can be doubled and a large-capacity capacitor can be formed, the withstand voltage is low. In DC etching, the area magnification is about 10 to 13 times, but a withstand voltage of several hundred volts can be secured.

〔III〕．陽極酸化処理および熱処理工程（N5〜N8） エツチング処理後は、第7a図工程N5に示すようにエツ
チング時に生成されるAl箔11の表面の粉状のAlやエツチ
ング時のCl^-、さらには表面に現れた不純物を除去する
ため、硝酸などで純化処理を行ない、ついで十分純水洗
浄処理を行なつてから、直ちに陽極酸化処理を行なう
（工程N6）。[III]. Anodizing treatment and heat treatment step (N5 to N8) After the etching treatment, as shown in FIG. 7a, step N5, powdery Al on the surface of Al foil 11 generated at the time of etching, Cl ⁻ at the time of etching, and the surface In order to remove impurities appearing in the above, a purification treatment is performed with nitric acid or the like, and then a sufficient pure water washing treatment is performed, and then an anodic oxidation treatment is immediately performed (step N6).

化成液はアジピン酸塩を用い、高純度塩を高純水に溶
解し、重金属塩や塩化物イオン、あるいは塵埃などの固
形物の混入を避けた液を準備する。化成の総括反応はつ
ぎのようになる。As the chemical conversion solution, an adipate is used, and a high-purity salt is dissolved in high-purity water to prepare a solution in which solid substances such as heavy metal salts, chloride ions, and dust are avoided. The overall chemical reaction is as follows.

2Al＋3H₂O→Al₂O₃＋6H⁺＋6e 化成法は恒温、定電流密度（1mA/cm²）でゆつくりと
かきまぜながら化成すると、第10図直線OPに示すように
電圧が直線的に上昇する。回路機能からの定格電圧の２
倍の電圧V_fに達するまで上昇させ、その電圧に保持する
と、酸化皮膜の不完全部分が修復されて第10図の線PQの
ように電流が減少するので、ほぼ定常状態になつたとこ
ろで化成は終了である。2Al + 3H ₂ O → Al ₂ O ₃ + 6H ⁺ + 6e In the chemical conversion method, when forming at constant temperature and constant current density (1 mA / cm ² ) while stirring slowly, the voltage rises linearly as shown by the straight line OP in Fig. 10. . 2 of rated voltage from circuit function
If the voltage is increased until it reaches the doubled voltage _Vf and is maintained at that voltage, the imperfect portion of the oxide film is repaired and the current decreases as shown by the line PQ in Fig. 10. Is over.

前記定常状態になつても残存する電流が漏洩電流（以
下、L,Cと略称する）である。これはイオン電流に起因
するもので、コンデンサとして使用する回路機能上、多
くの障害をもたらす因子であり、極力少ないことが望ま
しく、また少なくなつた状態でも、環境や経時変化によ
つて変化が少ないことが望まれる。The current that remains even in the steady state is a leakage current (hereinafter abbreviated as L, C). This is caused by the ion current, and is a factor that causes many obstacles in the function of the circuit used as a capacitor.It is desirable that the amount be as small as possible. It is desired.

この混成回路基板が後工程で劣悪な環境にさらされる
のは該回路基板に電子部品を半田付けする場合等であ
る。この半田付け時には、第４図に示すように240℃に
もなる。この半田付けの前後でL.Cの変化を少なくする
ためには、この温度以上の温度で熱処理をしてAl₂O₃膜1
2の結晶化を促進させる必要がある。The hybrid circuit board is exposed to a bad environment in a later process, for example, when an electronic component is soldered to the circuit board. At the time of this soldering, the temperature reaches 240 ° C. as shown in FIG. In order to reduce the change in the LC before and after this soldering, Al ₂ O ₃ film 1 to a heat treatment at this temperature or higher
It is necessary to promote crystallization of 2.

L.Cの測定結果を第11図に示す。陽極酸化の化成直後
にL.Cを測定したところ（第10図のＱ点）、400μＡ程度
であつたが、250℃で10分間加熱した後、同一化成液中
に浸漬して再びV_fを印加した場合の５分後のL.Cは0.1〜
0.2μＡ程度と大幅に減少し、L.C減少に及ぼす熱処理の
効果は顕著であることが判かる。FIG. 11 shows the results of the LC measurement. When the LC was measured immediately after formation of the anodized layer (point Q in FIG. 10), it was about 400 μA. After heating at 250 ° C. for 10 minutes, the sample was immersed in the same formation solution and _Vf was applied again. LC after 5 minutes in case is 0.1 ~
The value is greatly reduced to about 0.2 μA, which indicates that the effect of the heat treatment on the LC reduction is remarkable.

熱処理（第7a図工程N7）の後に再化成（第7a図工程N
8）するのは、熱処理によつてAl₂O₃膜12にクランクやボ
イドが生じ、結晶化することによる不都合を解消するた
めである。すなわち、この再化成は、皮膜の修復処理で
ある。この再化成電圧が高すぎたり、時間が長すぎる
と、上記L.Cが再び増加するので好ましくない。After heat treatment (Step N7 in FIG. 7a), re-formation (Step N in FIG. 7a)
8) is to eliminate the inconvenience caused by crystallization due to generation of cranks and voids in the Al ₂ O ₃ film 12 due to the heat treatment. That is, the re-chemical conversion is a repair treatment of the film. If the re-formation voltage is too high or the time is too long, the LC increases again, which is not preferable.

〔IV〕無電解Ni合金めつき工程（N9〜N11） 前記陽極酸化の化成後、水洗して無電解Ni合金めつき
を施こす前処理（第7a図工程N9）を行なう。これをイソ
プロピルアルコールを用いて超音波洗浄した後、塩化第
１錫による感受化と、塩化パラジウムによる活性化の２
段階前処理を施こす。抵抗体膜としてNi-Cr-P抵抗体13
を無電解めつき（第7a図工程N10）する場合は、Ni-Pめ
つき液（日本カニゼン製プルーシユーマー）に塩化クロ
ムと次亜リン酸ナトリウムを添加した化成液に、前記Al
₂O₃膜12のAl箔11を浸漬してNi-Cr抵抗膜13を成膜する。
抵抗体は回路機能上、前記誘電体としてのAl₂O₃膜12と
同様に、環境と経時変化に対して抵抗特性の安定化が望
まれ、初期値に対する抵抗変化の極少化を図る必要があ
る。[IV] Electroless Ni alloy plating step (N9 to N11) After the anodic oxidation, a pretreatment (step N9 in FIG. 7a) of washing with water to perform electroless Ni alloy plating is performed. This is subjected to ultrasonic cleaning using isopropyl alcohol, followed by sensitization with stannous chloride and activation with palladium chloride.
Perform pre-stage processing. Ni-Cr-P resistor 13 as resistor film
Electroless plating (Step N10 in FIG. 7a), the above-mentioned Al is added to a chemical conversion solution obtained by adding chromium chloride and sodium hypophosphite to a Ni-P plating solution (Prussimmer manufactured by Nippon Kanigen).
_The Ni—Cr resistance film 13 is formed by immersing the Al foil 11 of the ₂ O ₃ film 12.
In terms of circuit function, like the Al ₂ O ₃ film 12 as the dielectric, the resistor is required to have stable resistance characteristics against environmental and temporal changes, and it is necessary to minimize the resistance change with respect to the initial value. is there.

第12図はめつき液中の塩化クロム量と抵抗温度係数
（以下、T.C.Rと略称する）の関係を示したものであ
る。無電解めつき直後と、250℃,3時間加熱後の特性を
示すが、熱処理の効果が顕著にうかがえる。上記加熱温
度250℃の根拠は、前記と同様半田付け温度の240℃ピー
クに対して、それ以上の温度で加熱処理をし、結晶化を
促進し、安定化を図るものである。FIG. 12 shows the relationship between the amount of chromium chloride in the plating solution and the temperature coefficient of resistance (hereinafter abbreviated as TCR). It shows the characteristics immediately after electroless plating and after heating at 250 ° C. for 3 hours, indicating a remarkable effect of the heat treatment. The reason for the above-mentioned heating temperature of 250 ° C. is that the heat treatment is performed at a temperature higher than the 240 ° C. peak of the soldering temperature as described above to promote crystallization and stabilize.

第12図が示すようにめつき液中の塩化クロム量３〜4g
の間でT.C.Rが零になる点があることがわかり、この間
の塩化クロム量を小刻みにかえて測定した結果からは、
3.7g付近が最も良好である。As shown in Fig. 12, the amount of chromium chloride in the plating solution is 3 to 4 g.
It can be seen that there is a point where the TCR becomes zero between the two, and from the results of measuring the amount of chromium chloride during this period in small increments,
The best around 3.7g.

Ni-Cr-Pめつきの代るものとして、Ni-W−Ｐめつきに
よる抵抗体膜も形成することができる。めつき浴の成分
として、以下に示すものがあり、これらを所定の温度に
配合しためつき液を用意すればよい。As an alternative to Ni-Cr-P plating, a resistor film by Ni-WP plating can also be formed. The components of the plating bath include the following, and a plating solution may be prepared by blending them at a predetermined temperature.

結晶硫酸ニツケル タングステン酸ナトリウム（Na₂WO₄） クエン酸ナトリウム＋次亜リン酸ナトリウム ここで、Na₂WO₄の量と試料を、前記と同様に250℃,3
時間熱処理（第7a図工程N11）した後の抵抗値とT.C.Rの
関係を第13図に示す。パラメータはNa₂WO₄の量である。
この図より、抵抗値が大きくなるにしたがつてT.C.Rは
減少し、ついには負になることがわかる。膜が薄くなる
にしたがつて形状効果が現われ、T.C.Rは零に近づく。Crystal nickel sulfate Sodium tungstate (Na ₂ WO ₄ ) Sodium citrate + sodium hypophosphite Here, the amount of Na ₂ WO ₄ and the sample were measured at 250 ° C., 3
FIG. 13 shows the relationship between the resistance value and the TCR after the time heat treatment (step N11 in FIG. 7a). The parameter is the amount of Na ₂ WO ₄ .
From this figure, it can be seen that the TCR decreases as the resistance value increases, and finally becomes negative. The shape effect appears as the film becomes thinner, and the TCR approaches zero.

前記のようなことがわかるので、回路機能上から要求
される特性に沿つて、Ni−合金の成分および配合比を調
整した化成液に浸漬し（第7a図工程N10）、熱処理（第7
a図工程N11）することにより、安定した抵抗特性を得る
ことができる。Since the above facts can be understood, in accordance with the characteristics required from the circuit function, the Ni-alloy is immersed in a chemical solution in which the components and the mixing ratio have been adjusted (FIG. 7a, step N10), and the heat treatment (step 7).
a Step N11) enables stable resistance characteristics to be obtained.

〔Ｖ〕．電解Cuめつき工程（N12〜N13） つぎに、Ni合金薄膜13の上に導体層14としてのCuを形
成するが、その前に通常のめつきと同様に前処理を施こ
す（第7a図工程N12）。この前処理後、通常のCuめつき
化成液に浸漬して電解めつき（第7a図工程N13）を施こ
し、厚さ18μmCu導体層14を成膜する。[V]. Electrolytic Cu plating process (N12-N13) Next, Cu as a conductor layer 14 is formed on the Ni alloy thin film 13, but before that, pretreatment is performed in the same manner as normal plating (FIG. 7a). Step N12). After this pretreatment, the substrate is immersed in a normal Cu plating chemical solution to perform electrolytic plating (step N13 in FIG. 7a) to form a 18 μm-thick Cu conductor layer.

〔VI〕．コンデンサ対向電極形成フオトエツチング（N1
4〜N19） Cuめつき後、表面の残留液を洗浄する前処理（第7a図
工程N14）と併せて、工程N6および工程N8で成膜した酸
化膜12を除去する前処理を施こす。酸化膜除去は、通常
のめつきの前処理と同様の酸洗いの行為であり、第7a図
工程N13において、Al箔11の裏面の酸化膜12が除去され
る。前処理した後で洗浄し、レジスト膜81の成膜（第7a
図工程N15）に移る。[VI]. Capacitor counter electrode forming photo-etching (N1
4 to N19) After the Cu plating, a pretreatment for removing the oxide film 12 formed in the steps N6 and N8 is performed together with a pretreatment for cleaning the residual liquid on the surface (step N14 in FIG. 7a). The removal of the oxide film is an action of pickling similar to the usual pretreatment for plating. In step N13 in FIG. 7a, the oxide film 12 on the back surface of the Al foil 11 is removed. After the pretreatment, the substrate is washed, and a resist film 81 is formed (Step 7a).
Move to figure process N15).

レジスト膜81は、紫外線感光性で、かつAl箔11のエツ
チング液に対して耐薬品製のレジスト液を均一な膜厚に
塗布し、乾燥・硬化させることにより形成される。つい
で、第7a図工程N16において、前記レジスト膜81の面に
光マスク82となるフイルムを密着させる。この光マスク
82になるものは、コンデンサの対向電極に該当する面に
光を透過して上記レジスト膜81を感光し、除去する面は
光をしや断して感光しないようなフイルムである。前記
工程N16のように光マスク82を密着した状態で紫外線Ｘ
を照射して感光部81Aを光反応させたうえで、現像処理
する。ついで、工程N17に示すように感光しなかつた部
分83を化学的エツチングで除去したうえで、洗浄する。The resist film 81 is formed by applying a resist solution having a uniform thickness to a UV-sensitive and chemical-resistant resist solution for the etching solution of the Al foil 11, and drying and curing the resist solution. Next, in step N16 in FIG. 7a, a film to be an optical mask 82 is adhered to the surface of the resist film 81. This light mask
The film 82 is a film that transmits light to the surface corresponding to the counter electrode of the capacitor to expose the resist film 81, and the surface to be removed is not exposed to light by cutting off the light. In the state where the optical mask 82 is adhered as in the step N16, the ultraviolet rays X
Is irradiated to cause a photoreaction of the photosensitive portion 81A, followed by development processing. Next, as shown in Step N17, the unexposed portion 83 is removed by chemical etching and then washed.

つぎに、第7a図工程N18において、前記未感光部83に
対応するAl箔11の部位を絶縁する処理を行なう。化成に
は、硫酸やしゆう酸のような二塩基酸の溶液が用いられ
る。この溶液の中で陽極酸化して、その部分が完全にポ
ーラスなAl₂O₃の絶縁膜16となり、対向電極用の部分15
が隣接するものと絶縁するまで化成する。ついで、洗浄
した後、残存レジスト膜81を化学的に除去し、対向電極
15を形成する（第7a図工程N19）。Next, in step N18 in FIG. 7a, a process of insulating the portion of the Al foil 11 corresponding to the unexposed portion 83 is performed. For the formation, a solution of a dibasic acid such as sulfuric acid or oxalic acid is used. Anodizing is performed in this solution to form a completely porous insulating film 16 of Al ₂ O ₃ , and a portion 15 for the counter electrode is formed.
Is formed until it is insulated from its neighbors. Next, after cleaning, the remaining resist film 81 is chemically removed, and the counter electrode is removed.
15 are formed (FIG. 7a, step N19).

〔VII〕．絶縁性合成樹脂製基材への加圧接着工程（N2
1） 前記工程N19までに加工処理された積層シート10は工
程N4で形成した粗面を耐熱性合成樹脂製基材17のプリプ
レグに加圧接着する工程へ移る。[VII]. Pressure bonding process to insulating synthetic resin substrate (N2
1) The process proceeds to the step of pressure-bonding the rough surface formed in step N4 to the prepreg of the heat-resistant synthetic resin base material 17 on the laminated sheet 10 processed up to the step N19.

この加圧接着に先立つて第7a図工程N20において、前
処理を施こす。すなわち、工程N19までの表面汚染物を
除去するために、イソプロピルアルコールを用いて超音
波洗浄する。Prior to this pressure bonding, a pretreatment is performed in step N20 in FIG. 7a. That is, ultrasonic cleaning is performed using isopropyl alcohol to remove surface contaminants up to the step N19.

この後、工程N21での加圧接着は、工程N19までに仕上
げた積層シート10と、所定厚さにまで積み重ねたプリプ
レグ17を真空環境下で接触させて加圧し、とくに絶縁膜
16のボイドを除去する。その上で、プリプレグ17の持つ
特性に合わせて加熱し、プリプレグ17とAl箔11の界面1
5,84との接触面でプリプレグ17を溶融状態にして密着さ
せる。このときも、加熱によりプリプレグ17から発生す
るガスを除去するために、真空環境で加圧・加熱するこ
とには変わりはない。Thereafter, in the pressure bonding in step N21, the laminated sheet 10 finished up to step N19 and the prepreg 17 stacked to a predetermined thickness are brought into contact under a vacuum environment and pressurized.
Remove 16 voids. Then, heating is performed according to the characteristics of the prepreg 17, and the interface 1 between the prepreg 17 and the Al foil 11 is heated.
The prepreg 17 is brought into close contact with the prepreg 17 at the contact surface with 5,84. At this time, pressurizing and heating in a vacuum environment to remove the gas generated from the prepreg 17 by heating remain the same.

また、この時、上記プリプレグ17の反対側の面には、
同様の工程で別途、用意された積層シートまたは、第４
図で示す抵抗体回路網用の積層シートを、真空環境下で
加圧・加熱して接合される。これにより、混成回路基板
用基材が製作される。この状態で、プリプレグ17の特性
に合わせて所定時間加熱後、冷却して取出す。この基材
は板状となつているが、周辺に流れた樹脂等をトリミン
グして定寸に仕上げる。At this time, on the surface on the opposite side of the prepreg 17,
In the same process, separately prepared laminated sheet or 4th sheet
The laminated sheet for the resistor circuit network shown in the figure is joined by pressing and heating under a vacuum environment. Thereby, the substrate for the hybrid circuit board is manufactured. In this state, after being heated for a predetermined time in accordance with the characteristics of the prepreg 17, the prepreg 17 is cooled and taken out. This base material is in the form of a plate, and is trimmed to a fixed size by trimming a resin or the like flowing around.

〔VIII〕．回路網形成のフオトエツチング工程（N22〜N
27） ここでは、前記工程で得られた基材を基に複数の抵抗
体およびコンデンサを含む回路網を主にフオトエツチン
グ処理で一括処理して、混成回路基板Ｍを形成するもの
である。[VIII]. Photo-etching process (N22 to N
27) Here, based on the base material obtained in the above step, a circuit network including a plurality of resistors and capacitors is collectively processed mainly by photo-etching to form a hybrid circuit board M.

第7b図にその工程を示す。まず、工程N22において、
前記混成回路用基材における回路網接続に必要な箇所に
貫通孔22A,23Aを形成する。小径ドリル等で貫通孔22A,2
3Aを形成することにより、Al箔11の加工断面はドリル加
工による酸化と切り粉による汚染が発生するので、化学
薬品により洗浄と前処理を行なつた後、工程N23のスル
ーホール用Cuめつき工程に移る。FIG. 7b shows the process. First, in step N22,
Through holes 22A and 23A are formed in the hybrid circuit substrate at locations required for circuit network connection. Through holes 22A, 2 with small diameter drill etc.
By forming 3A, the processed cross section of the Al foil 11 is oxidized by drilling and contaminated by cutting chips, so after cleaning and pre-processing with chemicals, Cu plating for through hole in process N23 Move on to the process.

工程N23に示すように、貫通孔22A,23Aに通常のスルー
ホール形成法と同様に、無電解Cuめつきでスルーホール
導体22,23を形成する。As shown in step N23, through-hole conductors 22, 23 are formed in the through-holes 22A, 23A by electroless Cu plating in the same manner as in a normal through-hole forming method.

つぎに、工程N24において、レジスト膜を貼り付け、
それに露光して現像処理する。レジスト膜形成の前処理
として、Cu層14の表面を脱脂クリーニングし、ミクロエ
ツチングの化学的研磨した上で水溶性ドライフイルム91
を該Cu14の表面にラミネートする。予め、別途用意した
アートワークから写真法で形成したネガフイルムを、ド
ライフイルム91に密着し、前記工程N16と同様に紫外線
で露光し、Cu層14を残す部位91Aを感光し、除去する部
位91Bを未感光とした後、現像して、上記未感光部91Bを
除去する。Next, in step N24, a resist film is attached,
It is exposed and developed. As a pretreatment for forming the resist film, the surface of the Cu layer 14 is degreased and cleaned, and chemically polished by micro-etching.
Is laminated on the surface of the Cu14. In advance, a negative film formed by a photographic method from separately prepared artwork is brought into close contact with the dry film 91, exposed to ultraviolet light in the same manner as in the step N16, and the portion 91A where the Cu layer 14 is left is exposed and removed 91B. Is exposed, and then developed to remove the unexposed portion 91B.

ついで、工程N25において、前記未感光部91Bを除去し
た部分92は通常の配線基板のCuエツチングと同様の手順
および条件で選択エツチング処理を施こす。この状態で
は、Cu層14の下に、Ni合金薄膜13が残存しているので、
これを取り除く必要がある。Next, in step N25, the portion 92 from which the unexposed portion 91B has been removed is subjected to a selective etching process in the same procedure and under the same conditions as those for Cu etching of a normal wiring board. In this state, since the Ni alloy thin film 13 remains under the Cu layer 14,
This needs to be removed.

すなわち、Ni合金薄膜13の腐食特性に合致したエツチ
ング液、たとえば硫酸銅により、上記除去した部分92を
エツチングしてNi合金薄膜13を除去する（工程N26）。
この状態で、水溶性ドライフイルム91を水洗いして除去
する（工程27）。That is, the removed portion 92 is etched with an etching solution, for example, copper sulfate, which matches the corrosion characteristics of the Ni alloy thin film 13 to remove the Ni alloy thin film 13 (Step N26).
In this state, the water-soluble dry film 91 is removed by washing with water (step 27).

これにより、コンデンサの対向電極25が形成される。
抵抗体の縦横面の幅方向の定数Ｗが形成されたことにな
り、その上で、各コンデンサ・抵抗体の配線も形成され
たことになる。パターン形成上のアートワークからは、
先に形成された対向電極15と対向して残存するCu層11の
一部位が他の対向電極25となつてコンデンサが形成され
ることになる。Thereby, the counter electrode 25 of the capacitor is formed.
This means that a constant W in the width direction of the vertical and horizontal surfaces of the resistor has been formed, and the wiring of each capacitor and resistor has also been formed thereon. From the artwork on pattern formation,
One portion of the Cu layer 11 remaining opposite to the previously formed counter electrode 15 becomes the other counter electrode 25 to form a capacitor.

〔IX〕．抵抗体の長さ方向のフオトエツチング工程（N2
8〜N33） ここでは、すでに、幅方向寸法Ｗの設定し終つた抵抗
体を長さ方向にエツチングして抵抗値を確定して、回路
基板を完成させ、その上で多層化の積層プレスの準備を
するものである。[IX]. Photo-etching process (N2
8 to N33) Here, the resistor whose width direction dimension W has already been set is etched in the length direction to determine the resistance value, and the circuit board is completed. Get ready.

前記第7c図工程27までに仕上がつた基板の銅Cu層14の
表面を工程28において、ドライフイルムレジストとの密
着性や後工程で多層化するプリプレグとの密着性を向上
させるために、マイクロエツチング酸化して黒化処理を
し、粗面酸化膜93を形成する。In step 28, the surface of the copper Cu layer 14 of the substrate finished up to step 27 in FIG.7c is micro-coated in order to improve the adhesion to dry film resist and the prepreg to be multilayered in a later step. A blackening process is performed by etching oxidation to form a rough oxide film 93.

ついで、工程N29において、前記基板の表面および裏
面に水溶性ドライフイルム94を該前処理済Cu層14の表面
93にラミネートする。一方、抵抗体の長さ方向の定数を
設定して抵抗値を確定するためのアートワークを作成
し、これを使つて写真法で準備したネガフイルムを、ド
ライフイルム94の面に密着し（工程N29）、紫外線光で
露光・現像して95の部分を除去し、エツチングの準備を
する。この後、工程N30において、ドライフイルム94が
除去された箇所の酸化膜93をエツチングで除去し、Cu層
14を露出させる。Next, in step N29, a water-soluble dry film 94 is coated on the front and back surfaces of the substrate,
Laminate to 93. On the other hand, an artwork for determining the resistance value is set by setting a constant in the length direction of the resistor, and the negative film prepared by the photographic method is adhered to the surface of the dry film 94 by using the artwork (process). N29), expose and develop with ultraviolet light to remove 95, and prepare for etching. Thereafter, in step N30, the oxide film 93 at the portion where the dry film 94 has been removed is removed by etching, and the Cu layer is removed.
Expose 14.

ついで、工程N31において、除去された部分95のCu層1
4をエツチングにてNi合金薄膜13を露出させる。この露
出したNi合金薄膜が抵抗体の長さL₁,L₂,L₃となり、抵抗
値を決定することになる。エツチング液としては、Cu層
14を腐食するが、Ni合金薄膜13を腐食しない化成液、た
とえば塩化銅が選ばれる。Next, in step N31, the Cu layer 1 of the removed portion 95 is removed.
4 to expose the Ni alloy thin film 13 by etching. The exposed Ni alloy thin film becomes the lengths L ₁ , L ₂ , and L _{3 of} the resistor, and determines the resistance value. Cu layer as etching liquid
A chemical conversion solution that corrodes 14 but does not corrode the Ni alloy thin film 13 is selected, for example, copper chloride.

つぎに、工程N32において、レジスト膜94を水洗いし
て剥離除去した上で、表面に付着している固形物もしく
は汚染物の残存が認められる場合は、超音波洗浄などで
それを完全に除去する。この状態で、抵抗値の確定した
抵抗体と前記静電容量値の確定したコンデンサとこれら
を配線する導体パターンが形成されたことになる。Next, in step N32, after the resist film 94 is washed off with water and peeled off, if solids or contaminants remaining on the surface are observed, it is completely removed by ultrasonic cleaning or the like. . In this state, a resistor having a determined resistance value, a capacitor having a determined capacitance value, and a conductor pattern for wiring these are formed.

〔Ｘ〕．多層積層プレスによる封止工程（N33） 前記工程N32までに仕上つた混成回路基板Ｍを第7c図
工程N33に示すように、その両側から絶縁性合成樹脂製
基材のプリプレグ28A,28Bで挾み込み、さらに各プリプ
レグ28A,28Bの表面にそれぞれ厚さ18μｍの粗面化済のC
u箔27,29を加圧・接着し、真空積層プレス成形を行なう
ものである。[X]. Sealing step by multi-layer laminating press (N33) As shown in FIG. 7C, step N33, the hybrid circuit board M finished up to the step N32 is sandwiched between the prepregs 28A, 28B of the insulating synthetic resin base material from both sides. In addition, the surface of each prepreg 28A, 28B has a roughened C
The u foils 27 and 29 are pressed and bonded, and vacuum lamination press molding is performed.

すなわち、第14図に示す容器101内のプラテン102上
に、第7c図工程N33のように積層し、この積層品103をフ
イルム104で被い、真空ポンプで脱気する。この状態
で、容器101内に高圧の窒素ガス105を導入し、積層品10
1を均一に加圧する。また、容器101内の電熱ヒータと循
環フアン（図示せず）によつて積層品103を均一に加熱
すると同時に、フイルム104で被われた積層品103の真空
状態を維持するために、脱気を維持する。上記真空プレ
スにより各層間のボイドならびにプリプレグ加熱時に発
生するガスを完全に排除することができる。また、窒素
ガスによる加圧方式であり、全方向より加圧することが
できるので、プリプレグを均一に加圧され、圧力の効果
を一層引き上げることになる。さらに、ガス加圧真空積
層プレスとすることにより、抵抗体およびコンデンサの
薄膜に受ける歪や応力を極力小さく、しかも均一にする
ことができる。That is, the laminated product 103 is laminated on a platen 102 in a container 101 shown in FIG. 14 as shown in a step N33 in FIG. 7c, the laminated product 103 is covered with a film 104, and deaerated by a vacuum pump. In this state, high-pressure nitrogen gas 105 is introduced into the container 101, and the laminate 10
Press 1 uniformly. In addition, the laminate 103 is uniformly heated by an electric heater and a circulation fan (not shown) in the container 101, and degassing is performed to maintain a vacuum state of the laminate 103 covered with the film 104. maintain. By the vacuum press, voids between the layers and gas generated at the time of heating the prepreg can be completely eliminated. In addition, since it is a pressurization method using nitrogen gas and can be pressurized from all directions, the prepreg is uniformly pressurized, and the effect of the pressure is further enhanced. Further, by using a gas pressurized vacuum lamination press, the strain and stress applied to the thin film of the resistor and the capacitor can be minimized and made uniform.

つぎに、加熱について、プリプレグ28A,28Bをエポキ
シ樹脂を例にすると、加圧状態で加熱昇温していくと、
第15図に示すように一旦、溶融状態となつた後、中間の
基材17のプリプレグとの境界まで全面溶融する。抵抗体
膜であるNi合金薄膜13および誘電体膜であるAl₂O₃膜12
を完全に覆う状態まで溶融させると、上記エポキシ樹脂
の液体がすみずみまで行き渡る。Next, regarding the heating, if the prepregs 28A and 28B are made of an epoxy resin, for example, when the temperature is increased while heating in a pressurized state,
As shown in FIG. 15, after once in a molten state, the entire surface of the intermediate substrate 17 is melted up to the boundary with the prepreg. Ni alloy thin film 13 as a resistive film and Al ₂ O ₃ film 12 as a dielectric film
Is melted to a state in which the epoxy resin is completely covered, the liquid of the epoxy resin spreads throughout.

この状態の温度を持続またはさらに加熱すると、第15
図に示すように基材のプリプレグ17と両側のプリプレグ
28A,28Bの界面の隙間がなくなる状態でエポキシ樹脂は
ゲル化し、さらには硬化する。この結果、抵抗体26やコ
ンデンサ24等がエポキシ樹脂17,28Aで溶融・封止硬化で
きたことになる。加熱硬化したところで、後は冷却して
取り出せば完成である。If the temperature in this state is maintained or further heated, the 15th
As shown in the figure, the base material prepreg 17 and the prepregs on both sides
The epoxy resin gels and hardens in a state where there is no gap between the interfaces of 28A and 28B. As a result, the resistor 26, the capacitor 24, and the like were melted and sealed and hardened with the epoxy resins 17, 28A. After heating and curing, it is completed by cooling and taking out.

なお、Cu箔27,29に部品を実装するための配線パター
ンの形成手順は通常の両面基板等のスルーホール形成お
よびパターン形成の手順・方法・条件と同様に処理すれ
ば良い。Note that the procedure for forming a wiring pattern for mounting components on the Cu foils 27 and 29 may be the same as the procedure, method, and conditions for forming a through-hole and forming a pattern on a normal double-sided board or the like.

ところで、コンデンサを配線基板に装着する一般的な
形態として、第17図に示すようにICパツケージ201の側
方に、たとえばノイズ吸収用のコンデンサ202を立てて
配線基板203に装着したり、あるいは、第18図に示すよ
うにパツド状のもの204を伏せて装着することが多い。
このような取付形態では、無駄な取付スペースが大であ
るうえ、配線パターンのインダクタンス分により、コン
デンサ202,204の機能が十分に発揮できにくい。すなわ
ち、ノイズ吸収用のコンデンサ202,204を設けたにもか
かわらず、高周波領域において、ICパツケージ201がノ
イズの影響を受けることになる。By the way, as a general form of mounting a capacitor on a wiring board, as shown in FIG. 17, for example, a capacitor 202 for noise absorption is set up on the side of an IC package 201 and mounted on a wiring board 203, or As shown in FIG. 18, a pad-shaped object 204 is often mounted face down.
In such a mounting form, useless mounting space is large, and the functions of the capacitors 202 and 204 cannot be sufficiently exhibited due to the inductance of the wiring pattern. That is, despite the provision of the capacitors 202 and 204 for noise absorption, the IC package 201 is affected by noise in the high frequency region.

このため、第19図（Ａ），（Ｂ）に示すようにシート
状のコンデンサ205をICパツケージ201の接続と同時に配
線接続して該ICパツケージ201と重ね合わせ状に配置す
ることが提案されており、この場合、高周波領域までの
ノイズ吸収機能を発揮させることができる。しかし、こ
のものでも、上記コンデンサ205の厚さ分だけ、実装高
さが高くなり、やはり、小形化の障害となる。For this reason, as shown in FIGS. 19 (A) and (B), it has been proposed that a sheet-like capacitor 205 is connected to the IC package 201 at the same time as the wiring, and is arranged so as to overlap the IC package 201. In this case, a noise absorbing function up to a high frequency region can be exhibited. However, even in this case, the mounting height is increased by the thickness of the capacitor 205, which again becomes an obstacle to miniaturization.

これに対し、上記この発明の実施例のものでは、第16
図のようにICパツケージ201が装着される配線基板の構
成に、前記混成回路基板Ｍを使用すると、コンデンサ24
等を内蔵した形態が可能となり、小形化を推進しやすい
うえ、インダクタンスを少なくした配線のために、コン
デンサ24等の性能も十分発揮させることができる。On the other hand, in the embodiment of the present invention, the sixteenth embodiment
When the hybrid circuit board M is used in the configuration of the wiring board on which the IC package 201 is mounted as shown in FIG.
This makes it easy to promote downsizing, and because of the reduced inductance wiring, the performance of the capacitor 24 and the like can be fully exhibited.

また、たとえば論理回路LSI相互間のインターフエー
スにおけるプルアツプ抵抗やLSIのピン間に付加される
ピン間抵抗体は、比較的数も多く、これらの配線基板と
して、前記実施例の混成回路基板Ｍを用いれば、抵抗チ
ツプ配置のスペースをほとんど無視できる程度まで高密
度実装が可能となる。勿論、抵抗体とコンデンサの複合
配置においても、高密度実装が可能となる。Further, for example, there are a relatively large number of pull-up resistors in an interface between logic circuits LSI and inter-pin resistors added between pins of the LSI, and the hybrid circuit board M of the above embodiment is used as a wiring board for these. If used, high-density mounting is possible to such an extent that the space for disposing the resistor chips can be almost ignored. Of course, high-density mounting is possible even in a composite arrangement of the resistor and the capacitor.

ところで、従来、薄膜技術を駆使して製作された抵抗
体やコンデンサの素子は、それらの基本機能部がサブミ
クロンの厚さであつても、これを耐環境的に保護するた
めに、ミリオーダーの比較的厚い保護層を設けてあるの
で、これが印刷回路基板への実装状態においての厚さ・
高さ方向の高密度化の障害となる。By the way, conventionally, even if the element of the resistor and the capacitor manufactured by making full use of the thin film technology has a sub-micron thickness of the basic functional part, in order to protect it environmentally, it is required to use a millimeter order. Is provided with a relatively thick protective layer, which is the thickness when mounted on a printed circuit board.
This is an obstacle to high density in the height direction.

この点、この発明の混成回路基板Ｍを用いて、たとえ
ば第3a図に示すように印刷回路基板を製作した場合、こ
の基板を構成することになる絶縁性合成樹脂製基材17,2
8Aの層間にコンデンサ24や抵抗体26が封じ込められた状
態となる。換言すれば、従来のような保護層を設ける必
要がなくなり、厚さ・高さ方向の実装密度を一層高める
ことができる。In this regard, when a printed circuit board is manufactured using the hybrid circuit board M of the present invention, for example, as shown in FIG. 3a, the insulating synthetic resin bases 17, 2 constituting this board are provided.
The capacitor 24 and the resistor 26 are sealed between the 8A layers. In other words, there is no need to provide a protective layer as in the related art, and the mounting density in the thickness and height directions can be further increased.

また、周知のようにコンデンサ24については、バルブ
金属、たとえばAl箔11等の表面を粗面化して見掛上の面
積を大きくしてあるので、高い静電容量値のものでも容
易に得ることができる。Also, as is well known, the surface of the valve metal, for example, the Al foil 11 or the like is roughened to increase the apparent area, so that a capacitor having a high capacitance value can be easily obtained. Can be.

また、耐熱特性に最も影響を与えるのは、半田付けの
加熱であるが、前述した製造方法によれば、抵抗体膜13
（54）（62）および誘電体膜12（53）（63）を240℃以
上で熱処理しているので、抵抗体26およびコンデンサ24
の各特性について、半田付け前後での特性変化を小さく
することができる。In addition, the most influential on the heat resistance is the heating of the soldering.
(54) (62) and the dielectric film 12 (53) (63) are heat-treated at 240 ° C. or more, so that the resistor 26 and the capacitor 24
For each of the above characteristics, a change in the characteristics before and after soldering can be reduced.

さらに、耐湿特性についても、抵抗体26およびコンデ
ンサ24を絶縁性合成樹脂製基材17のプリプレグと別の合
成樹脂製基材28A,28Bのプリプレグの各間に封じ込み、
しかも真空積層プレスにより、該プリプレグ17,28A,28B
を溶融・封止して硬化させるので、薄形化を図れなが
ら、良好な耐湿特性を確保することができる。Furthermore, regarding the moisture resistance, the resistor 26 and the capacitor 24 are sealed between the prepreg of the insulating synthetic resin base material 17 and the prepreg of the other synthetic resin base materials 28A and 28B,
Moreover, the prepreg 17, 28A, 28B
Is melted, sealed, and cured, so that good moisture resistance can be ensured while the thickness can be reduced.

さらにまた、配線用パターン間ならびにコンデンサ用
対向電極15,25間の絶縁を陽極酸化によつて得ているの
で、パターン面が凹凸の少ない平坦なものになる。した
がつて、合成樹脂製基材17との加圧接着時に各薄膜にか
かる圧力や歪を低減でき、断線や短絡、あるいは絶縁破
壊のおそれが解消され、高信頼性の回路網を得ることが
できる。Furthermore, since the insulation between the wiring patterns and the insulation between the capacitor counter electrodes 15 and 25 are obtained by anodic oxidation, the pattern surface becomes flat with little unevenness. Therefore, it is possible to reduce the pressure and strain applied to each thin film during pressure bonding with the synthetic resin base material 17, eliminate the risk of disconnection, short circuit, or dielectric breakdown, and obtain a highly reliable circuit network. it can.

とくに、従来のように抵抗体やコンデンサ、あるいは
モジユール複合部品を１個ずつ配線基板に装着するもの
に対して、異なる静電容量値のコンデンサ24や異なる抵
抗値の複数の抵抗体26を一括処理できるため、組立・生
産性の向上に寄与することができる。In particular, for the conventional mounting of resistors, capacitors, or module composite components one by one on a wiring board, capacitors 24 with different capacitance values and multiple resistors 26 with different resistance values are collectively processed. Therefore, it is possible to contribute to improvement in assembly and productivity.

なお、上記導体層におけるバルブ金属は、上記Al,Ta,
Tiのものに限定されることなく、適宜、選択使用できる
ものである。Incidentally, the valve metal in the conductor layer is Al, Ta,
The material is not limited to Ti and can be appropriately selected and used.

さらに、抵抗体26の形成においても、Ni-Cr-PやNi-W
−Ｐを例示したが、これ以外のNi合金でも良く、バルブ
金属酸化物の凝集ないしはクラツクを保護し、かつ高い
面積抵抗を得ることが考えられる。Further, in forming the resistor 26, Ni-Cr-P or Ni-W
Although -P has been exemplified, other Ni alloys may be used, which may protect the valve metal oxide from agglomeration or cracks and obtain a high sheet resistance.

また、絶縁性合成樹脂製基材17等についても、エポキ
シ樹脂に限定されるものではなく、さらに高耐熱性を有
し、かつ低比誘電率の合成樹脂を採用すれば、一層高性
能の混成回路基板を得ることができる。Also, the insulating synthetic resin base material 17 and the like are not limited to the epoxy resin, and if a synthetic resin having a high heat resistance and a low relative dielectric constant is employed, a higher performance hybrid resin can be obtained. A circuit board can be obtained.

さらにまた、上記製造方法では、Al₂O₃の誘電体膜12
の不要部を最後まで残留させているが、回路構成上、上
記誘電体膜12の残存が不都合となる場合は、フオトエツ
チング工程を加えて除去すればよい。Furthermore, in the above manufacturing method, the dielectric film 12 of Al ₂ O ₃
Although the unnecessary portion is left to the end, if the remaining of the dielectric film 12 is inconvenient due to the circuit configuration, it may be removed by adding a photo-etching step.

また、パターン形成は、フオトエツチング法によるも
ので説明したが、通常のアデイテイブ法で行なうように
してもよく、その場合、パターン等の寸法精度が向上
し、抵抗値や静電容量値のばらつきの低減化に寄与する
ことができる。Further, the pattern formation is described by the photo-etching method, but may be performed by a normal additive method. In this case, the dimensional accuracy of the pattern and the like is improved, and the variation in the resistance value and the capacitance value is reduced. This can contribute to reduction.

さらに、上記混成回路基板Ｍの使用例として、第3a図
に示す４層S₁〜S₄のもので説明したが、層数は適宜増数
可能である。Furthermore, as an example of use of the above hybrid circuit board M, has been described in those of the 3a 4 layer shown in Figure S ₁ to S _4, the number of layers is possible increase in the number as appropriate.

また、Al₂O₃膜12とNi-Cr合金薄膜13との間、Ta₂O₅膜5
3とNi-Cr合金薄膜54との間、およびTiO₂膜63とAuもしく
はPd層64との間の各界面に、強い酸化剤からなる固体薄
膜を設けてもよい。この場合、上記Al₂O₃膜12などの酸
化膜に何等かの原因でクラツクが生じたとしても、上記
固体薄膜で自己修復させて、絶縁劣化を確実に防止する
ことができる。Further, between the Al ₂ O ₃ film 12 and the Ni-Cr alloy thin film 13, the Ta ₂ O ₅ film 5
Solid thin films made of a strong oxidizing agent may be provided at each interface between 3 and the Ni—Cr alloy thin film 54 and between the TiO ₂ film 63 and the Au or Pd layer 64. In this case, even if a crack occurs in the oxide film such as the Al ₂ O ₃ film 12 for some reason, the solid thin film can be self-repaired and the insulation deterioration can be reliably prevented.

【図面の簡単な説明】[Brief description of the drawings]

第１図はこの発明に係る混成回路基板の一例を示す一部
破断斜視図、第2a図〜第2c図はバルブ金属としてAlを用
いた混成回路基板の要部を製造工程順に示す断面図、第
3a図および第3b図はそれぞれ混成回路基板の使用例を示
す断面図および混成回路網を示す図、第４図は基板に電
子部品をリフローで半田付けする際の時間・温度特性
図、第5a図〜第5d図はバルブ金属としてTaを用いた混成
回路基板の要部を製造工程順に示す断面図、第6a図〜第
6j図はバルブ金属としてTiを用いた混成回路基板の要部
を製造工程順に示す断面図、第7a図〜第7c図はこの発明
の製造方法をバルブ金属としてAlを用いたものを例にし
て示す工程毎の説明図、第８図および第９図はAl箔の熱
処理による静電容量値の変化を示す特性図、第10図は陽
極酸化時における時間と電圧・電流特性図、第11図は陽
極酸化膜の熱処理と漏れ電流（L.C）との関係を示す
図、第12図および第13図はそれぞれNi-Cr合金薄膜で構
成される抵抗体膜の熱処理と抵抗温度係数（T.C.R）と
の関係を示す図、第14図は真空積層プレス成型の一例を
示す構成図、第15図は同真空積層プレス成型による特性
図、第16図はこの発明の混成回路基板をICパツケージ用
配線基板に適用した場合の説明図、第17図および第18図
は従来のICパツケージ用配線基板にコンデンサを装着す
る例を示す図、第19図（Ａ），（Ｂ）はそれぞれ従来の
コンデンサの他の装着例を示す分解斜視図および断面図
である。 10……積層シート、11,14,50,55,61,64……導体層、12,
53,63……誘電体膜、13,54,62……抵抗体膜、16,57,71
……絶縁膜、17,28A,28B……絶縁性合成樹脂製基材、24
……コンデンサ、26……抵抗体。FIG. 1 is a partially cutaway perspective view showing an example of a hybrid circuit board according to the present invention, and FIGS. 2a to 2c are cross-sectional views showing main parts of a hybrid circuit board using Al as a valve metal in the order of the manufacturing process. No.
3a and 3b are a cross-sectional view and a hybrid circuit network, respectively, showing an example of use of the hybrid circuit board. FIG. 4 is a time-temperature characteristic diagram when the electronic components are soldered to the board by reflow. FIG. 5 to FIG. 5d are cross-sectional views showing the essential parts of a hybrid circuit board using Ta as a valve metal in the order of the manufacturing process, and FIG.
FIG.6j is a cross-sectional view showing the main part of a hybrid circuit board using Ti as a valve metal in the order of the manufacturing process, and FIGS.7a to 7c show the manufacturing method of the present invention using Al as a valve metal as an example. 8 and 9 are characteristic diagrams showing the change in capacitance value due to heat treatment of Al foil, FIG. 10 is a diagram of time and voltage / current characteristics during anodic oxidation, FIG. Fig. 12 shows the relationship between the heat treatment of the anodic oxide film and the leakage current (LC). Figs. 12 and 13 show the heat treatment and the temperature coefficient of resistance (TCR) of the resistor film composed of a Ni-Cr alloy thin film, respectively. FIG. 14 is a block diagram showing an example of vacuum lamination press molding, FIG. 15 is a characteristic diagram of the vacuum lamination press molding, and FIG. 16 is a wiring board for an IC package according to the present invention. Fig. 17 and Fig. 18 show an example of application to a conventional IC package wiring board. Illustrates an example of mounting the support, Fig. 19 (A), (B) is an exploded perspective view and a cross-sectional view showing another mounting example of the conventional capacitor, respectively. 10… Laminated sheet, 11,14,50,55,61,64 …… Conductor layer, 12,
53,63 …… Dielectric film, 13,54,62 …… Resistance film, 16,57,71
…… Insulation film, 17, 28A, 28B …… Insulating synthetic resin base material, 24
... capacitors, 26 ... resistors.

Claims (9)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】耐熱性を有する絶縁性合成樹脂製基材と、
この基材の少なくとも一側面に接合して一体化される積
層シートとを備え、この積層シートは、第１の金属導体
層と、この金属導体層を酸化して形成した金属酸化膜か
らなる誘電体膜と、この誘電体膜に積層された金属薄膜
からなる抵抗体膜と、この抵抗体膜に形成された第２の
金属導体層とで構成したことを特徴とする混成回路基
板。An insulating synthetic resin base material having heat resistance,
A laminate sheet joined to and integrated with at least one side surface of the base material, wherein the laminate sheet comprises a first metal conductor layer, and a dielectric material comprising a metal oxide film formed by oxidizing the metal conductor layer. A hybrid circuit board comprising: a body film; a resistor film formed of a metal thin film laminated on the dielectric film; and a second metal conductor layer formed on the resistor film. 【請求項２】上記絶縁性合成樹脂製基材の一側面側と、
この基材に加熱・圧着された別の絶縁性合成樹脂製基材
プリプレグとの間に、上記誘電体膜および抵抗体膜を封
止したことを特徴とする請求項１に記載の混成回路基
板。2. One side of the insulating synthetic resin base material,
2. The hybrid circuit board according to claim 1, wherein the dielectric film and the resistor film are sealed between another insulating synthetic resin base material prepreg heated and pressed to the base material. . 【請求項３】受動素子を含む回路網の実装面を、絶縁性
合成樹脂製基材との交互の積層関係で複数層に設定した
ことを特徴とする請求項１に記載の混成回路基板。3. The hybrid circuit board according to claim 1, wherein the mounting surface of the circuit network including the passive elements is set in a plurality of layers in an alternate lamination relationship with the insulating synthetic resin base material. 【請求項４】バブル金属の表面を陽極酸化して誘電体膜
を成膜する工程と、上記誘電体膜の表面に金属薄膜から
なる抵抗体膜を成膜する工程と、回路網の形成にあたっ
て導体層に選択的に金属のエッチングによる除去もくし
は金属の酸化による絶縁膜を形成する工程と、上記誘電
体膜，抵抗体膜および導体層からなる積層シートを耐熱
性を有する絶縁性合成樹脂製基材の少なくとも一側面に
接合する工程とを備えたことを特徴とする混成回路基板
の製造方法。4. A step of forming a dielectric film by anodizing a surface of a bubble metal, a step of forming a resistor film made of a metal thin film on the surface of the dielectric film, and A step of forming an insulating film by selectively removing a metal or oxidizing a metal on the conductive layer, and forming a laminated sheet comprising the dielectric film, the resistor film and the conductive layer on an insulating synthetic resin having heat resistance. Bonding to at least one side surface of the base material. 【請求項５】静電容量の異なる複数のコンデンサを形成
する工程と、このコンデンサに接続される抵抗体を形成
する工程とを備え、フォトエッチング法によりバブル金
属導体層,Ni合金薄膜およびCu導体層を残留もしくは除
去する面積を、選択エッチングで一括処理する工程を備
えたことを特徴とする請求項４に記載の混成回路基板の
製造方法。5. A process for forming a plurality of capacitors having different capacitances, and a process for forming a resistor connected to the capacitors, wherein the bubble metal conductor layer, the Ni alloy thin film and the Cu conductor are formed by a photo-etching method. 5. The method for manufacturing a hybrid circuit board according to claim 4, further comprising a step of collectively processing an area in which a layer is left or removed by selective etching. 【請求項６】バブル金属としてAlを用い、このAlを圧延
して製箔する工程と、Al箔を焼鈍処理してこの箔の表面
に（100）結晶面を一様に配列させるとともに、エッチ
ングで見掛け上の表面積を拡大させる工程とにより、コ
ンデンサの対向電極の面積を拡大させることを特徴とす
る請求項４に記載の混成回路基板の製造方法。6. A process in which Al is used as a bubble metal and the Al is rolled to form a foil, and the Al foil is annealed so that the (100) crystal plane is uniformly arranged on the surface of the foil and etched. 5. The method according to claim 4, wherein the step of enlarging the apparent surface area increases the area of the counter electrode of the capacitor. 【請求項７】誘電体膜の成膜において、陽極酸化後に半
田付け加熱温度以上の温度で熱処理する工程と、熱処理
後に再度陽極酸化する工程とにより、コンデンサを形成
することを特徴とする請求項４に記載の混成回路基板の
製造方法。7. The method according to claim 7, wherein the step of forming the dielectric film includes a step of performing a heat treatment at a temperature equal to or higher than a soldering heating temperature after the anodic oxidation, and a step of performing the anodic oxidation again after the heat treatment. 5. The method for manufacturing a hybrid circuit board according to item 4. 【請求項８】抵抗体膜の成膜において、無電解めっき後
に半田付け加熱温度以上の温度で熱処理する工程によ
り、抵抗体を形成することを特徴とする請求項４に記載
の混成回路基板の製造方法。8. The composite circuit board according to claim 4, wherein in forming the resistor film, the resistor is formed by a step of performing a heat treatment at a temperature equal to or higher than a soldering heating temperature after the electroless plating. Production method. 【請求項９】絶縁膜の形成工程が陽極酸化であることを
特徴とする請求項４に記載の混成回路基板の製造方法。9. The method according to claim 4, wherein the step of forming the insulating film is anodic oxidation.