JP2763013B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2763013B2
JP2763013B2 JP1335705A JP33570589A JP2763013B2 JP 2763013 B2 JP2763013 B2 JP 2763013B2 JP 1335705 A JP1335705 A JP 1335705A JP 33570589 A JP33570589 A JP 33570589A JP 2763013 B2 JP2763013 B2 JP 2763013B2
Authority
JP
Japan
Prior art keywords
pad
substrate
sio
film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1335705A
Other languages
English (en)
Other versions
JPH03195032A (ja
Inventor
裕司 瀬川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1335705A priority Critical patent/JP2763013B2/ja
Publication of JPH03195032A publication Critical patent/JPH03195032A/ja
Application granted granted Critical
Publication of JP2763013B2 publication Critical patent/JP2763013B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 〔概要〕 半導体装置に係り、特にSOI構造でのボンディングパ
ッドを有する半導体集積回路に関するものであり、 パッド下の絶縁膜を通してパッドと基板間が導通して
も入力リーク電流等の問題を生じない半導体装置を提供
することを目的とし、 絶縁層上に形成された半導体層上にパッドを具備して
なる半導体装置において、前記パッド領域の外側の前記
半導体基板内に前記絶縁層に達する絶縁領域を設け、前
記パット下の該半導体基板を絶縁分離することを構成と
する。
〔産業上の利用分野〕
本発明は半導体装置に係り、特にボンディングパッド
を有する半導体集積回路に関するものである。
近年、半導体集積回路（IC）は信頼性が要求されてい
るが例えばSOI（Silicon On Insulator）の絶縁膜上に
パッドをボンディングする際、絶縁膜にダメージを与え
信頼性を損なうため、その改良が必要とされている。
〔従来の技術〕
SOI構造の半導体装置は例えば第２図に示すように、S
iO2等からなる絶縁層１上にシリコン基板２が設けら
れ、そのシリコン基板２上には約10000Åの厚さのSiO2
膜５、更にその上にAl等からなるボンディングパッド６
が形成されている。
このようなSOI構造のシリコン基板２上のSiO2膜５に
欠陥があると集積回路の信頼性に問題が生ずる。
〔発明が解決しようとする課題〕
すなわち、パッド６下方のSiO2膜５表面にピット（孔
食）が存在したり、パッド６をボンディングする際、そ
の衝撃によってSiO2膜５に損傷、歪割れ等の欠陥を生ぜ
しめ、パッドとシリコン基板間が導通して、端子リーク
が生じた。
そこでパッド下方の絶縁膜を単純に厚く形成すること
によって、上記パッドとシリコン基板間の導通を防止す
ることが考えられる。しかしながら、この絶縁膜を、CV
D法等で形成しようとすれば平坦化が確認できにくくな
ってパッドの形成が困難となる。
本発明はパッド下の絶縁膜を通してパッドと基板間が
導通しても入力リーク電流等の問題を生じない半導体装
置を提供することを目的とする。
〔課題を解決するための手段〕
上記課題は本発明によれば絶縁層上に形成された半導
体層上にパッドを具備してなる半導体装置において、前
記パッド領域の外側の前記基板内に前記絶縁層に達する
絶縁領域を設け、前記パッド下の該半導体基板を絶縁分
離することを特徴とする半導体装置によって解決され
る。
本発明に係る半導体層としてはシリコン（Si）が好ま
しく砒化ガリウム（GaAs）、等も用いられる。また本発
明では絶縁分離に用いる絶縁領域はトレンチ（溝）を形
成してその内部をSiO2、 等の絶縁物で埋込むことによって有利に設けられる。
また半導体層を形成する絶縁層はSiO2基板、SiO2膜、
サファイア等が用いられる。
〔作用〕
本発明によればパッド下の半導体基板が絶縁分離され
るのでパッド下の基板がパッドと導通しても周囲の半導
体基板に何ら影響を与えない。
〔実施例〕
以下本発明の実施例を図面に基づいて説明する。
第１図（ａ）及び（ｂ）は本発明の一実施例を示すそ
れぞれ概略断面図及び平面図である。
第１図（ａ）に示すように、SiO2層１上にシリコン
（Si）基板２（2a,2b）が設けられ該シリコン基板２に
設けたトレンチ（溝）10内及びシリコン基板２上にはSi
O2埋込み膜４とSiO2膜５が設けられ、更にSiO2膜５上に
はAlからなるボンディングパッド６及びPSG等からなる
カバー膜が形成されている。
本実施例ではボンディングパッド６下のシリコン基板
2aはSiO2膜５及びSiO2埋込み層４及びSiO2層１からなる
絶縁領域に囲まれ、電気的に分離された構造となってい
る。
このようなSOI構造のシリコン層（基板）部に溝を設
けることによって所定部のシリコン領域を絶縁分離する
ことにより、ボンディング等による入力リークがボンデ
ィングパッド６直下以外のシリコン基板への導通を防止
できる。また第１図（ｂ）によりボンディングパッド下
のSi基板2aが絶縁分離されていることが平面的に理解さ
れる。
以下上記実施例の製造方法を説明する。
厚さ約５μｍのSi基板２の一方の面にSiO2基板１をは
り合せ、SiO2基板２の他の一方の面に後に形成するボン
ディングパッド幅より広い範囲のSi基板2a領域を形成す
るため、幅約１μｍのトレンチ10を、異方性エッチング
により形成する。
次に、CVD法によりトレンチ10内及びSi基板面にSiO2
埋込み層４及びSiO2膜５を順次形成し、該SiO2埋込み層
４領域内側のSiO2膜５上に厚さ約10000ÅのAlのボンデ
ィングパッド６を形成し、その後CVD法によりPSGからな
るカバー膜７を形成した。
〔発明の効果〕
以上説明した様に、本発明によれば、ボンディングパ
ッド下のSi基板とその周囲のSi基板とが電気的に分離さ
れるので、該パッドとSi基板の導通に際して周囲のSi基
板と絶縁される効果を奏し、ボンディングパッドからの
入力リークを防止することが出来、半導体装置の信頼性
の向上に寄与する。
【図面の簡単な説明】
第１図（ａ）及び（ｂ）は本発明の一実施例を示すそれ
ぞれ概略断面図及び平面図であり、 第２図は従来例を説明するための概略断面図である。 １……SiO2層、２（2a,2b）……Si基板、４……SiO2埋
込み膜、５……SiO2膜、６……ボンディングパッド、７
……カバー膜。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】絶縁層上に形成された半導体層上にパッド
    を具備してなる半導体装置において、 前記パッド領域の外側の前記半導体基板内に前記絶縁層
    に達する絶縁領域を設け、前記パッド下の該半導体基板
    を絶縁分離することを特徴とする半導体装置。
JP1335705A 1989-12-25 1989-12-25 半導体装置 Expired - Fee Related JP2763013B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1335705A JP2763013B2 (ja) 1989-12-25 1989-12-25 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1335705A JP2763013B2 (ja) 1989-12-25 1989-12-25 半導体装置

Publications (2)

Publication Number Publication Date
JPH03195032A JPH03195032A (ja) 1991-08-26
JP2763013B2 true JP2763013B2 (ja) 1998-06-11

Family

ID=18291559

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1335705A Expired - Fee Related JP2763013B2 (ja) 1989-12-25 1989-12-25 半導体装置

Country Status (1)

Country Link
JP (1) JP2763013B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3422209B2 (ja) * 1997-03-17 2003-06-30 株式会社デンソー 半導体装置
JP2005094023A (ja) * 2004-10-01 2005-04-07 Renesas Technology Corp 半導体装置

Also Published As

Publication number Publication date
JPH03195032A (ja) 1991-08-26

Similar Documents

Publication Publication Date Title
US5084752A (en) Semiconductor device having bonding pad comprising buffer layer
US5470793A (en) Method of via formation for the multilevel interconnect integrated circuits
US6756675B1 (en) Semiconductor device and a method for making the same that provide arrangement of a connecting region for an external connecting terminal
US6803302B2 (en) Method for forming a semiconductor device having a mechanically robust pad interface
US5753529A (en) Surface mount and flip chip technology for total integrated circuit isolation
US6444295B1 (en) Method for improving integrated circuits bonding firmness
US5949144A (en) Pre-bond cavity air bridge
US10930619B2 (en) Multi-wafer bonding structure and bonding method
JPH07153922A (ja) 集積回路
JP2001085361A (ja) 半導体装置およびその製造方法
JPH07183325A (ja) 円形の被露出領域を有するボンディング・パッドとその方法
US5309025A (en) Semiconductor bond pad structure and method
JPH05335529A (ja) 半導体装置およびその製造方法
US9397054B2 (en) Semiconductor structure with an interconnect level having a conductive pad and metallic structure such as a base of a crackstop
JPH118295A (ja) 半導体装置及びその製造方法
US3517278A (en) Flip chip structure
KR20070061458A (ko) 집적 회로 및 결합 패드 형성 방법
JP2000340569A (ja) 半導体装置の配線構造及びその形成方法
EP0122631B1 (en) Electronic device having a multi-layer wiring structure
US20080217791A1 (en) Semiconductor device
JP2763013B2 (ja) 半導体装置
JP3269536B2 (ja) 半導体装置
US20090026562A1 (en) Package structure for optoelectronic device
JPH0529376A (ja) 半導体装置のボンデイングパツド
US20240021470A1 (en) Semiconductor device and manufacturing method therefor

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees