JP2758852B2 - 三角波発振回路およびこれを備えた映像信号処理装置 - Google Patents
三角波発振回路およびこれを備えた映像信号処理装置Info
- Publication number
- JP2758852B2 JP2758852B2 JP7090421A JP9042195A JP2758852B2 JP 2758852 B2 JP2758852 B2 JP 2758852B2 JP 7090421 A JP7090421 A JP 7090421A JP 9042195 A JP9042195 A JP 9042195A JP 2758852 B2 JP2758852 B2 JP 2758852B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- resistor
- output
- triangular wave
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Television Receiver Circuits (AREA)
- Dc-Dc Converters (AREA)
Description
【0001】
【産業上の利用分野】本発明は、スイッチング安定化電
源に用いる三角波発振回路とこれを備えたビデオ装置に
関する。
源に用いる三角波発振回路とこれを備えたビデオ装置に
関する。
【0002】
【従来の技術】一般に、携帯型のテレビジョン受像機、
ビデオテープレコーダ(以下「VTR」と略す)、およ
び電話機等の電子機器では、電子機器の安定動作と高効
率を確保するためにスイッチング安定化電源方式による
電源回路が多用される。図5は、そのような携帯型VT
R1の電源回路の周辺の構成を示すブロック図である。
ビデオテープレコーダ(以下「VTR」と略す)、およ
び電話機等の電子機器では、電子機器の安定動作と高効
率を確保するためにスイッチング安定化電源方式による
電源回路が多用される。図5は、そのような携帯型VT
R1の電源回路の周辺の構成を示すブロック図である。
【0003】VTR1は、スイッチング安定化電源方式
による電源回路10、入力映像信号の信号処理を行う映
像信号処理回路11、およびモニタ画面を制御するモニ
タ制御回路12を含んで構成され、前記映像信号処理回
路11およびモニタ制御回路12はそれぞれ電源ライン
La、Lbを介して電源回路10によって電力供給され
ている。
による電源回路10、入力映像信号の信号処理を行う映
像信号処理回路11、およびモニタ画面を制御するモニ
タ制御回路12を含んで構成され、前記映像信号処理回
路11およびモニタ制御回路12はそれぞれ電源ライン
La、Lbを介して電源回路10によって電力供給され
ている。
【0004】電源回路10は、三角波電圧を出力する三
角波発振回路21、電源ラインLa、Lbに対応してそ
れぞれ設けられたパルス幅制御回路23a、23b、ス
イッチングトランジスタ24a、24b、平滑回路25
a、25bから構成される。パルス幅制御回路23a、
23bは、それぞれ2つの比較器26a、27a;26
b、27bによって構成される。
角波発振回路21、電源ラインLa、Lbに対応してそ
れぞれ設けられたパルス幅制御回路23a、23b、ス
イッチングトランジスタ24a、24b、平滑回路25
a、25bから構成される。パルス幅制御回路23a、
23bは、それぞれ2つの比較器26a、27a;26
b、27bによって構成される。
【0005】以下、電源回路10の電源ラインLaに対
応して設けられた構成および動作について説明する。パ
ルス幅制御回路23aの比較器26aでは、平滑回路2
5aの出力電圧と基準電圧28の基準電圧とが比較され
る。比較器27aでは、比較器26aの出力電圧と三角
波発振器21からの三角波電圧と比較され、この比較結
果に応じてパルス幅が制御されたパルス信号がスイッチ
ングトランジスタ24aに与えられる。平滑回路25a
では、スイッチングトランジスタ24aのスイッチング
動作に応じたスイッチング出力を平滑し、電源ラインL
aに安定化された電源電圧が供給される。
応して設けられた構成および動作について説明する。パ
ルス幅制御回路23aの比較器26aでは、平滑回路2
5aの出力電圧と基準電圧28の基準電圧とが比較され
る。比較器27aでは、比較器26aの出力電圧と三角
波発振器21からの三角波電圧と比較され、この比較結
果に応じてパルス幅が制御されたパルス信号がスイッチ
ングトランジスタ24aに与えられる。平滑回路25a
では、スイッチングトランジスタ24aのスイッチング
動作に応じたスイッチング出力を平滑し、電源ラインL
aに安定化された電源電圧が供給される。
【0006】ここでこの三角波発振器21の構成は図6
に示すように自走式の三角波発振器21aと三角波発振
器の内部インピーダンスが高いので、出力をとるための
バッファ21bから構成される。この回路構成は既に公
知であり、横井与次郎著「リニアIC実用回路マニュア
ル」に掲載の回路構成である。したがって、詳しい説明
を省略する。
に示すように自走式の三角波発振器21aと三角波発振
器の内部インピーダンスが高いので、出力をとるための
バッファ21bから構成される。この回路構成は既に公
知であり、横井与次郎著「リニアIC実用回路マニュア
ル」に掲載の回路構成である。したがって、詳しい説明
を省略する。
【0007】電源ラインLbに対応した構成および動作
は、上述した電源ラインLaに対応して設けられた構成
および動作と同じである。こうして映像信号処理回路1
1およびモニタ制御回路12は、安定化された電源電圧
によって電力付勢される。
は、上述した電源ラインLaに対応して設けられた構成
および動作と同じである。こうして映像信号処理回路1
1およびモニタ制御回路12は、安定化された電源電圧
によって電力付勢される。
【0008】
【発明が解決しようとする課題】しかしながら、このよ
うなスイッチング安定化電源方式の電源回路における三
角波発振回路21では、比較器27a、27bの入力電
圧範囲が有限であり、その有限な範囲に三角波のレベル
を合わせてやるために可変抵抗器21cを調整してやる
必要があるという問題点がある。また、外部入力の制御
端子も備えていないので、外部クロックとの同期も取れ
ないという問題点がある。
うなスイッチング安定化電源方式の電源回路における三
角波発振回路21では、比較器27a、27bの入力電
圧範囲が有限であり、その有限な範囲に三角波のレベル
を合わせてやるために可変抵抗器21cを調整してやる
必要があるという問題点がある。また、外部入力の制御
端子も備えていないので、外部クロックとの同期も取れ
ないという問題点がある。
【0009】また、映像信号処理回路11は、発振周波
数が3.58MHzの発振器29からクロックを基準ク
ロックとして動作するが、この基準クロックは、前述し
たスイッチング動作に同期したノイズとは同期していな
いため、ビートノイズが発生することもあるという問題
点がある。
数が3.58MHzの発振器29からクロックを基準ク
ロックとして動作するが、この基準クロックは、前述し
たスイッチング動作に同期したノイズとは同期していな
いため、ビートノイズが発生することもあるという問題
点がある。
【0010】本発明は、上記問題点に鑑み成されたもの
であり、外部クロックへの同期が取れ、しかも安定した
振幅の三角波発振を行える三角波発振回路を提供するこ
とを目的とする。
であり、外部クロックへの同期が取れ、しかも安定した
振幅の三角波発振を行える三角波発振回路を提供するこ
とを目的とする。
【0011】
【課題を解決するための手段】本発明の三角波発振回路
は、請求項1では、コンデンサと、このコンデンサを充
放電するための電流源と、上記コンデンサの電圧出力を
所定の基準レベルと比較する第1の比較器と、外部クロ
ック信号に同期して基準電圧を前記基準レベルとは異な
る第1電圧と第2電圧に交互に切り換えて切り換え出力
する切換手段と、この切換手段の出力と上記コンデンサ
の出力電圧を比較する第2の比較器と、この第2の比較
器の出力をセット端子に入力し、上記第1の比較器の出
力をリセット端子に接続するフリップフロップとを備
え、このフリップフロップの出力に応じて上記電流源に
よる上記コンデンサへの充放電を制御することを特徴と
するものである。
は、請求項1では、コンデンサと、このコンデンサを充
放電するための電流源と、上記コンデンサの電圧出力を
所定の基準レベルと比較する第1の比較器と、外部クロ
ック信号に同期して基準電圧を前記基準レベルとは異な
る第1電圧と第2電圧に交互に切り換えて切り換え出力
する切換手段と、この切換手段の出力と上記コンデンサ
の出力電圧を比較する第2の比較器と、この第2の比較
器の出力をセット端子に入力し、上記第1の比較器の出
力をリセット端子に接続するフリップフロップとを備
え、このフリップフロップの出力に応じて上記電流源に
よる上記コンデンサへの充放電を制御することを特徴と
するものである。
【0012】また、請求項2では、上記切換手段は、一
端が電源に接続された第1の抵抗と、一端が接地された
第2の抵抗と、上記第1の抵抗の他端と上記第2の抵抗
の他端に接続された第3の抵抗と、上記第1の抵抗と上
記第3の抵抗の接続点から出力電圧を取り出す手段と、
上記第2の抵抗と上記第3の抵抗の接続点にコレクタ端
子を接続され、エミッタが実質的に接地され外部からの
クロック信号に応じてON/OFF制御されるスイッチ
ングトランジスタとを含むことを特徴とするものであ
る。
端が電源に接続された第1の抵抗と、一端が接地された
第2の抵抗と、上記第1の抵抗の他端と上記第2の抵抗
の他端に接続された第3の抵抗と、上記第1の抵抗と上
記第3の抵抗の接続点から出力電圧を取り出す手段と、
上記第2の抵抗と上記第3の抵抗の接続点にコレクタ端
子を接続され、エミッタが実質的に接地され外部からの
クロック信号に応じてON/OFF制御されるスイッチ
ングトランジスタとを含むことを特徴とするものであ
る。
【0013】また、請求項3では、前記スイッチングト
ランジスタがONしたときの前記切換手段の出力電圧が
第1の比較器の前記基準レベルよりも高く設定されてい
ることを特徴とするものである。
ランジスタがONしたときの前記切換手段の出力電圧が
第1の比較器の前記基準レベルよりも高く設定されてい
ることを特徴とするものである。
【0014】
【作用】上記した構成により、請求項1では、電流源は
コンデンサを充放電し、第1の比較器は上記コンデンサ
の電圧出力を所定の基準レベルと比較し、切換手段は外
部クロック信号に同期して基準電圧を切り換え出力し、
第2の比較器はこの切換手段の出力と上記コンデンサの
出力電圧を比較し、この第2の比較器の出力をセット端
子に入力し、上記第1の比較器の出力をリセット端子に
接続するフリップフロップを設けて、このフリップフロ
ップの出力に応じて上記電流源による上記コンデンサへ
の充放電を制御するので、外部クロックへの同期が取
れ、しかも安定した振幅の三角波発振を行えることとな
る。
コンデンサを充放電し、第1の比較器は上記コンデンサ
の電圧出力を所定の基準レベルと比較し、切換手段は外
部クロック信号に同期して基準電圧を切り換え出力し、
第2の比較器はこの切換手段の出力と上記コンデンサの
出力電圧を比較し、この第2の比較器の出力をセット端
子に入力し、上記第1の比較器の出力をリセット端子に
接続するフリップフロップを設けて、このフリップフロ
ップの出力に応じて上記電流源による上記コンデンサへ
の充放電を制御するので、外部クロックへの同期が取
れ、しかも安定した振幅の三角波発振を行えることとな
る。
【0015】また、請求項2では、切換手段は、一端が
電源に接続された第1の抵抗と、一端が接地された第2
の抵抗と、上記第1の抵抗の他端と上記第2の抵抗の他
端に接続された第3の抵抗と、上記第1の抵抗と上記第
3の抵抗の接続点から出力電圧を取り出す手段と、上記
第2の抵抗と上記第3の抵抗の接続点にコレクタ端子を
接続され、エミッタが実質的に接地されたスイッチング
トランジスタとを含み、外部からのクロック信号に応じ
てON/OFF制御されるので、外部クロックへの同期
が取れ、しかも安定した振幅の三角波発振を行えること
となる。
電源に接続された第1の抵抗と、一端が接地された第2
の抵抗と、上記第1の抵抗の他端と上記第2の抵抗の他
端に接続された第3の抵抗と、上記第1の抵抗と上記第
3の抵抗の接続点から出力電圧を取り出す手段と、上記
第2の抵抗と上記第3の抵抗の接続点にコレクタ端子を
接続され、エミッタが実質的に接地されたスイッチング
トランジスタとを含み、外部からのクロック信号に応じ
てON/OFF制御されるので、外部クロックへの同期
が取れ、しかも安定した振幅の三角波発振を行えること
となる。
【0016】また、請求項3では、前記スイッチングト
ランジスタがONしたときの前記切換手段の出力電圧が
第1の比較器の前記基準レベルよりも高く設定されてい
るので、外部クロックが入力しない限り第1の比較器が
動作することはないので、外部クロックへの同期が取
れ、しかも安定した振幅の三角波発振を行えることとな
る。
ランジスタがONしたときの前記切換手段の出力電圧が
第1の比較器の前記基準レベルよりも高く設定されてい
るので、外部クロックが入力しない限り第1の比較器が
動作することはないので、外部クロックへの同期が取
れ、しかも安定した振幅の三角波発振を行えることとな
る。
【0017】
【実施例】図1は、本発明の一実施例の構成を示すブロ
ック図である。本実施例では、携帯用VTR31に適用
した場合につき説明する。
ック図である。本実施例では、携帯用VTR31に適用
した場合につき説明する。
【0018】VTR31は、スイッチング安定化電源方
式による電源回路40、入力映像信号の信号処理を行う
映像信号処理回路41、およびモニタ画面を制御するモ
ニタ制御装置42を含んで構成され、映像信号処理回路
41で処理された映像信号は前記モニタ制御回路42に
与えられる。映像信号処理回路41およびモニタ制御回
路42は、それぞれ電源ラインLa、Lbを介して電源
回路40によって電力付盛されている。本実施例では、
映像信号処理回路41を同期回路として説明する。
式による電源回路40、入力映像信号の信号処理を行う
映像信号処理回路41、およびモニタ画面を制御するモ
ニタ制御装置42を含んで構成され、映像信号処理回路
41で処理された映像信号は前記モニタ制御回路42に
与えられる。映像信号処理回路41およびモニタ制御回
路42は、それぞれ電源ラインLa、Lbを介して電源
回路40によって電力付盛されている。本実施例では、
映像信号処理回路41を同期回路として説明する。
【0019】電源回路40は、三角波電圧を出力する三
角波発振回路51、電源ラインLa、Lbに対応してそ
れぞれ設けられたパルス幅制御回路53aと53b、ス
イッチングトランジスタ54aと54b、平滑回路55
aと55bおよび分周回路62から構成される。パルス
制御回路53aと53bは、それぞれ2つの比較器56
a、57a;56b、57bによって構成される。
角波発振回路51、電源ラインLa、Lbに対応してそ
れぞれ設けられたパルス幅制御回路53aと53b、ス
イッチングトランジスタ54aと54b、平滑回路55
aと55bおよび分周回路62から構成される。パルス
制御回路53aと53bは、それぞれ2つの比較器56
a、57a;56b、57bによって構成される。
【0020】映像信号処理回路41は、発振子59を有
する発振器60の発振周波数=3.58MHzを基準ク
ロックとして動作する。一方、発振器60からの基準ク
ロックは、分周回路62に与えられ、1/4分周されて
三角波発振器51に与えられる。
する発振器60の発振周波数=3.58MHzを基準ク
ロックとして動作する。一方、発振器60からの基準ク
ロックは、分周回路62に与えられ、1/4分周されて
三角波発振器51に与えられる。
【0021】以下、電源回路40の電源ラインLaに対
応して設けられた構成および動作について説明する。
応して設けられた構成および動作について説明する。
【0022】パルス幅制御回路53aの比較器56aで
は、平滑回路55aの出力電圧eと基準電源58の基準
電圧Voとが比較される。比較器57aでは、比較器5
6aの出力電圧fと三角波発振回路51からの三角波電
圧Cとが比較され、この比較結果に応じて比較器57a
から出力されるパルス信号hのパルス幅が制御され、こ
のパルス信号hがスイッチングトランジスタ54aのス
イッチング動作に応答したスイッチング出力を平滑化
し、電源ラインLaに安定化された電源電圧を供給す
る。
は、平滑回路55aの出力電圧eと基準電源58の基準
電圧Voとが比較される。比較器57aでは、比較器5
6aの出力電圧fと三角波発振回路51からの三角波電
圧Cとが比較され、この比較結果に応じて比較器57a
から出力されるパルス信号hのパルス幅が制御され、こ
のパルス信号hがスイッチングトランジスタ54aのス
イッチング動作に応答したスイッチング出力を平滑化
し、電源ラインLaに安定化された電源電圧を供給す
る。
【0023】スイッチングトランジスタ54aは、PN
P型トランジスタから構成され、エミッタに電源63a
が接続され、コレクタが平滑回路55aに接続される。
スイッチングトランジスタ54aのベースにパルス幅制
御回路53aからのパルス信号hが与えられると、これ
に応答して電源63aの電源電圧がオン・オフされて平
滑回路55aに与えられる。
P型トランジスタから構成され、エミッタに電源63a
が接続され、コレクタが平滑回路55aに接続される。
スイッチングトランジスタ54aのベースにパルス幅制
御回路53aからのパルス信号hが与えられると、これ
に応答して電源63aの電源電圧がオン・オフされて平
滑回路55aに与えられる。
【0024】平滑回路55aは、ショットキーダイオー
ド71a、チョークコイル72aおよびコンデンサ73
aから成る。ショットキーダイオード71aのカソード
は、スイッチングトランジスタ54aのコレクタに接続
されるとともに、チョークコイル72aの一方端に接続
され、ダイオード71aのアノードは接地される。チョ
ークコイル72aの他端は、コンデンサ73aを介して
接地される。チョークコイル72aの他端は、電源ライ
ンLaに接続されるとともに、比較器56aの非反転入
力端子に接続される。こうしてチョークコイル72aと
コンデンサ73aとの接続点から出力電圧cは、電源ラ
インLaに電源電圧として与えられるとともに、比較器
56aの非反転入力端子に比較電圧として帰還される。
ド71a、チョークコイル72aおよびコンデンサ73
aから成る。ショットキーダイオード71aのカソード
は、スイッチングトランジスタ54aのコレクタに接続
されるとともに、チョークコイル72aの一方端に接続
され、ダイオード71aのアノードは接地される。チョ
ークコイル72aの他端は、コンデンサ73aを介して
接地される。チョークコイル72aの他端は、電源ライ
ンLaに接続されるとともに、比較器56aの非反転入
力端子に接続される。こうしてチョークコイル72aと
コンデンサ73aとの接続点から出力電圧cは、電源ラ
インLaに電源電圧として与えられるとともに、比較器
56aの非反転入力端子に比較電圧として帰還される。
【0025】図2は、動作を説明するための波形図であ
り、図2の(1)には平滑回路55aからの出力電圧e
の波形が示される。図2の(2)には、比較器56aの
出力電圧fの波形が参照符fで示され、三角波電圧Cの
波形が参照符Cで示されている。図2の(2)、(3)
に示されるように、三角波電圧Cが出力電圧fよりも大
きいときには、比較器57aの出力hはLレベルとな
り、スイッチングトランジスタ54aをオン状態にして
電源63aからの電源電圧を平滑回路55aに与える。
り、図2の(1)には平滑回路55aからの出力電圧e
の波形が示される。図2の(2)には、比較器56aの
出力電圧fの波形が参照符fで示され、三角波電圧Cの
波形が参照符Cで示されている。図2の(2)、(3)
に示されるように、三角波電圧Cが出力電圧fよりも大
きいときには、比較器57aの出力hはLレベルとな
り、スイッチングトランジスタ54aをオン状態にして
電源63aからの電源電圧を平滑回路55aに与える。
【0026】一方、三角波電圧Cが出力電圧fよりも小
さいときには、出力hはHレベルとなり、電源63aか
らの電源電圧の供給を停止する。すなわち、電源63a
からの電源電圧の供給量は、出力hのパルスの立ち下が
り幅に比例する。
さいときには、出力hはHレベルとなり、電源63aか
らの電源電圧の供給を停止する。すなわち、電源63a
からの電源電圧の供給量は、出力hのパルスの立ち下が
り幅に比例する。
【0027】例えば、図2の(1)に参照符dで示され
るように出力電圧eが低下した場合には、比較器56a
の出力fはこれに対応して低下する(図2の(2)に参
照符f参照)ので、これに対応して出力hのパルス立ち
下がり幅tbは、正常時の立ち下がり幅taより大きく
なり、これに応答して出力電圧eは、僅かに上昇する。
このように出力電圧eは、常に一定電圧になるように制
御される。
るように出力電圧eが低下した場合には、比較器56a
の出力fはこれに対応して低下する(図2の(2)に参
照符f参照)ので、これに対応して出力hのパルス立ち
下がり幅tbは、正常時の立ち下がり幅taより大きく
なり、これに応答して出力電圧eは、僅かに上昇する。
このように出力電圧eは、常に一定電圧になるように制
御される。
【0028】なお、電源ラインLbに対応した構成およ
び動作は、上述した電源ラインLaに対応して設けられ
た構成および動作と同じであり、対応する構成には参照
符号「b」を付す。このようにして映像信号処理回路4
1およびモニタ制御回路42は、安定化された電源電圧
によって電力供給される。
び動作は、上述した電源ラインLaに対応して設けられ
た構成および動作と同じであり、対応する構成には参照
符号「b」を付す。このようにして映像信号処理回路4
1およびモニタ制御回路42は、安定化された電源電圧
によって電力供給される。
【0029】図3は、三角波発振回路51の構成を示す
ブロック図であり、図4はその動作を説明するための波
形図である。三角波発振回路51は、充電動作と放電動
作を選択的に切り換えることによって、三角波電圧Cを
出力する充放電回路81と、2つの基準電圧を選択的に
切換可能な基準電圧切換回路82と、第1及び第2の比
較器83、84と、各比較器83、84の出力に応じて
充放電回路81を制御するフリップフロップ85とを含
んで構成される。
ブロック図であり、図4はその動作を説明するための波
形図である。三角波発振回路51は、充電動作と放電動
作を選択的に切り換えることによって、三角波電圧Cを
出力する充放電回路81と、2つの基準電圧を選択的に
切換可能な基準電圧切換回路82と、第1及び第2の比
較器83、84と、各比較器83、84の出力に応じて
充放電回路81を制御するフリップフロップ85とを含
んで構成される。
【0030】充放電回路81は、3つのPNP型トラン
ジスタ91、92、93から成る第1のカレントミラー
回路94と、2つのNPN型トランジスタ95と96か
ら成る第2のカレントミラー回路97と、充放電用のコ
ンデンサ98とから構成される。なお、トランジスタ9
6のエミッタ面積は、トランジスタ95のエミッタ面積
の2倍に設定される。
ジスタ91、92、93から成る第1のカレントミラー
回路94と、2つのNPN型トランジスタ95と96か
ら成る第2のカレントミラー回路97と、充放電用のコ
ンデンサ98とから構成される。なお、トランジスタ9
6のエミッタ面積は、トランジスタ95のエミッタ面積
の2倍に設定される。
【0031】第1のカレントミラー回路94のトランジ
スタ91、92、93の各エミッタはそれぞれ共通に電
源90に接続されるとともに、各ベースは相互に共通に
接続される。トランジスタ91は、ベースとコレクタが
接続され、コレクタは定電流源99を介して接地され
る。
スタ91、92、93の各エミッタはそれぞれ共通に電
源90に接続されるとともに、各ベースは相互に共通に
接続される。トランジスタ91は、ベースとコレクタが
接続され、コレクタは定電流源99を介して接地され
る。
【0032】トランジスタ92、93の各コレクタは、
トランジスタ95、96の各コレクタにそれぞれ接続さ
れる。トランジスタ95は、コレクタとベースが接続さ
れる。各トランジスタ95、96の各ベースは、相互に
接続されるとともに、各エミッタはそれぞれ接地され
る。トランジスタ96のコレクタは、コンデンサ98を
介して接地される。
トランジスタ95、96の各コレクタにそれぞれ接続さ
れる。トランジスタ95は、コレクタとベースが接続さ
れる。各トランジスタ95、96の各ベースは、相互に
接続されるとともに、各エミッタはそれぞれ接地され
る。トランジスタ96のコレクタは、コンデンサ98を
介して接地される。
【0033】基準電圧切換回路82は、電源100と接
地との間に直列に接続された3つの抵抗101、10
2、103と、分周回路62のクロックに応答して動作
するNPN型トランジスタ104とから構成される。ト
ランジスタ104は、コレクタが抵抗102と抵抗10
3との接続点Gに接続され、エミッタは接地される。分
周回路62で1/4分周されたクロックAは、トランジ
スタ104のベースに与えられる。
地との間に直列に接続された3つの抵抗101、10
2、103と、分周回路62のクロックに応答して動作
するNPN型トランジスタ104とから構成される。ト
ランジスタ104は、コレクタが抵抗102と抵抗10
3との接続点Gに接続され、エミッタは接地される。分
周回路62で1/4分周されたクロックAは、トランジ
スタ104のベースに与えられる。
【0034】第1の比較器83の非反転入力端子は、コ
ンデンサ98とトランジスタ96との接続点Cに接続さ
れる一方、反転入力端子は抵抗101と抵抗102との
接続点Bに接続される。第2の比較器84の反転入力端
子は接続点Cに接続される一方、非反転入力端子は基準
電源105に接続される。
ンデンサ98とトランジスタ96との接続点Cに接続さ
れる一方、反転入力端子は抵抗101と抵抗102との
接続点Bに接続される。第2の比較器84の反転入力端
子は接続点Cに接続される一方、非反転入力端子は基準
電源105に接続される。
【0035】第1及び第2の比較器83、84の各出力
D,Eは、フリップフロップ85のセット入力端子、リ
セット入力端子にそれぞれ与えられる。このフリップフ
ロップ85のQ出力は、トランジスタ95、96の各ベ
ースに与えられる。
D,Eは、フリップフロップ85のセット入力端子、リ
セット入力端子にそれぞれ与えられる。このフリップフ
ロップ85のQ出力は、トランジスタ95、96の各ベ
ースに与えられる。
【0036】Q出力がLレベルに設定されると、トラン
ジスタ96がオフ状態となり、トランジスタ93を介し
て流れる定電流Iがコンデンサ98に流れ込み、充電が
開始され、接続点Cの電位が上昇する。一方、Q出力が
オープン状態に設定されると、トランジスタ96がオン
状態となり、接続点Cがトランジスタ96を介して接地
され、コンデンサ98が放電を開始し、接続点Cの電圧
が降下する。このようにQ出力によって、コンデンサ9
8が充放電を繰り返し、接続点Cにおいて三角波電圧が
発生する。
ジスタ96がオフ状態となり、トランジスタ93を介し
て流れる定電流Iがコンデンサ98に流れ込み、充電が
開始され、接続点Cの電位が上昇する。一方、Q出力が
オープン状態に設定されると、トランジスタ96がオン
状態となり、接続点Cがトランジスタ96を介して接地
され、コンデンサ98が放電を開始し、接続点Cの電圧
が降下する。このようにQ出力によって、コンデンサ9
8が充放電を繰り返し、接続点Cにおいて三角波電圧が
発生する。
【0037】次に、図4を参照して、三角波発振回路5
1の動作について説明する。発振器60からの基準クロ
ック(3.58MHz)は、分周回路62で1/4分周
され、図4の(1)に示す分周クロックA(895kH
z)を出力し、これがトランジスタ104に与えられ
る。
1の動作について説明する。発振器60からの基準クロ
ック(3.58MHz)は、分周回路62で1/4分周
され、図4の(1)に示す分周クロックA(895kH
z)を出力し、これがトランジスタ104に与えられ
る。
【0038】例えば、時刻t0〜t1の期間T0におい
ては、分周クロックAはHレベルなので、トランジスタ
104はオン状態となり、接続点Gは接地される。した
がって、接続点Bは、電源100の電源電圧Vccを2
つの抵抗101と102で分圧した電圧(以下、第1電
圧V1という)に設定される。
ては、分周クロックAはHレベルなので、トランジスタ
104はオン状態となり、接続点Gは接地される。した
がって、接続点Bは、電源100の電源電圧Vccを2
つの抵抗101と102で分圧した電圧(以下、第1電
圧V1という)に設定される。
【0039】一方、たとえば、時刻t1〜t2の期間T
1においては、分周クロックAはLレベルなので、トラ
ンジスタ104はオフ状態となり、接続点Gの接地状態
は解除される。したがって、接続点Bは、電源100の
電源電圧Vccを抵抗101と、2つの抵抗102と1
03で分圧した電圧(以下、第2電圧V2という)に設
定される。以下、同様に、接続点Bの電圧は、分周クロ
ックAに同期して第1電圧V1と第2電圧V2とが交互
に繰り返して設定される。
1においては、分周クロックAはLレベルなので、トラ
ンジスタ104はオフ状態となり、接続点Gの接地状態
は解除される。したがって、接続点Bは、電源100の
電源電圧Vccを抵抗101と、2つの抵抗102と1
03で分圧した電圧(以下、第2電圧V2という)に設
定される。以下、同様に、接続点Bの電圧は、分周クロ
ックAに同期して第1電圧V1と第2電圧V2とが交互
に繰り返して設定される。
【0040】第1電圧V1は、 Vref<V1<V2 ・・・ (1) の範囲で設定すると、安定した三角波を得ることが出来
る。実際には、第2電圧V2に近づけると、外部同期の
制御範囲が狭くなるので、第1電圧V1は、上記(1)
式の範囲の中間の電圧、すなわち、 V1=(Vref+V2)/2 ・・・ (2) に設定するのが望ましい。
る。実際には、第2電圧V2に近づけると、外部同期の
制御範囲が狭くなるので、第1電圧V1は、上記(1)
式の範囲の中間の電圧、すなわち、 V1=(Vref+V2)/2 ・・・ (2) に設定するのが望ましい。
【0041】なお、第1電圧V1は、後述する三角波電
圧の上限電圧Vmaxよりも小さく設定され、第2電圧
V2は、三角波電圧の上限電圧Vmaxよりも大きく設
定される。一方、基準電圧105で設定されている基準
電圧Vrefは、後述する三角波電圧の下限電圧Vmi
nに設定される。
圧の上限電圧Vmaxよりも小さく設定され、第2電圧
V2は、三角波電圧の上限電圧Vmaxよりも大きく設
定される。一方、基準電圧105で設定されている基準
電圧Vrefは、後述する三角波電圧の下限電圧Vmi
nに設定される。
【0042】ここで、上記(1)式を参酌して、これら
の各電圧の関係をまとめると、 Vref−Vmin<V1<Vmax<V2 ・・・ (3) となる。
の各電圧の関係をまとめると、 Vref−Vmin<V1<Vmax<V2 ・・・ (3) となる。
【0043】具体的には、例えば、三角波電圧の上限電
圧Vmax=1.8V、最小電圧Vmin=1.0Vと
すると、電源100の電源電圧Vcc=2.5V、各抵
抗101、102、103の抵抗値をそれぞれ5kΩ、
7.5kΩ、12.5kΩに設定して、第1電圧V1=
1.5V、第2電圧V2=2.0Vとする。また、基準
電圧Vref=1.0Vとする。
圧Vmax=1.8V、最小電圧Vmin=1.0Vと
すると、電源100の電源電圧Vcc=2.5V、各抵
抗101、102、103の抵抗値をそれぞれ5kΩ、
7.5kΩ、12.5kΩに設定して、第1電圧V1=
1.5V、第2電圧V2=2.0Vとする。また、基準
電圧Vref=1.0Vとする。
【0044】ここで、フリップフロップ85のQ出力と
して、図4の(6)の波形が得られた場合について説明
する。例えば、時刻t1〜t2の期間T1においては、
Q出力はLレベルなので、トランジスタ96はオフ状態
となり、コンデンサ98は、定電流Iによって充電さ
れ、接続点Cの電圧は上限電圧Vmaxまで上昇する。
このとき、基準電圧切換回路82では三角波電圧の上限
電圧Vmaxより大きい第2電圧V2が設定されている
ので、接続点Cの電圧が接続点Bの電圧より大きくなる
ことはない。したがって、期間T1においては、第1の
比較器83の出力DはLレベルである。
して、図4の(6)の波形が得られた場合について説明
する。例えば、時刻t1〜t2の期間T1においては、
Q出力はLレベルなので、トランジスタ96はオフ状態
となり、コンデンサ98は、定電流Iによって充電さ
れ、接続点Cの電圧は上限電圧Vmaxまで上昇する。
このとき、基準電圧切換回路82では三角波電圧の上限
電圧Vmaxより大きい第2電圧V2が設定されている
ので、接続点Cの電圧が接続点Bの電圧より大きくなる
ことはない。したがって、期間T1においては、第1の
比較器83の出力DはLレベルである。
【0045】時刻t2でQ出力がLレベルからオープン
状態になると、コンデンサ98は放電を開始し、接続点
Cの電圧は降下し始める。一方、時刻t2〜t3の期間
T2では、前述したように接続点Bは三角波電圧の最大
電圧Vmaxより小さい第1電圧V1に設定されている
ので、接続点Cの電圧が上限電圧Vmaxから第1電圧
V1まで降下するまでの期間Taでは、接続点Cの電圧
は接続点Bよりも大きくなる。したがって、この期間T
aにおいては、第1の比較器83の出力Dは、図4の
(4)に示されるようにオープン状態となる。
状態になると、コンデンサ98は放電を開始し、接続点
Cの電圧は降下し始める。一方、時刻t2〜t3の期間
T2では、前述したように接続点Bは三角波電圧の最大
電圧Vmaxより小さい第1電圧V1に設定されている
ので、接続点Cの電圧が上限電圧Vmaxから第1電圧
V1まで降下するまでの期間Taでは、接続点Cの電圧
は接続点Bよりも大きくなる。したがって、この期間T
aにおいては、第1の比較器83の出力Dは、図4の
(4)に示されるようにオープン状態となる。
【0046】時刻t2〜t3の期間T2においては、コ
ンデンサ98は放電中であり、接続点Cの電圧は時刻t
3において下限電圧Vminまで降下する。一方、基準
電源105で設定されている基準電圧Vrefは、前述
したように下限電圧Vminに設定されているので、第
2の比較器84の出力Eは、図4の(5)に示されるよ
うに、瞬時に立ち上がる。
ンデンサ98は放電中であり、接続点Cの電圧は時刻t
3において下限電圧Vminまで降下する。一方、基準
電源105で設定されている基準電圧Vrefは、前述
したように下限電圧Vminに設定されているので、第
2の比較器84の出力Eは、図4の(5)に示されるよ
うに、瞬時に立ち上がる。
【0047】各出力D、Eがフリップフロップ85のセ
ット、リセット入力としてそれぞれ与えられると、Q出
力は、図4の(6)に示される波形が得られ、このQ出
力が充放電回路81に与えられると、接続点Cには図4
の(3)に示されるような一定の上限電圧Vmaxと下
限電圧Vminの間に振幅が収まった三角波電圧Cが得
られる。
ット、リセット入力としてそれぞれ与えられると、Q出
力は、図4の(6)に示される波形が得られ、このQ出
力が充放電回路81に与えられると、接続点Cには図4
の(3)に示されるような一定の上限電圧Vmaxと下
限電圧Vminの間に振幅が収まった三角波電圧Cが得
られる。
【0048】このように基準電圧切換回路82における
基準電圧の切り換えタイミミングを分周クロックAに同
期させると、三角波電圧Cの発振周期も分周クロックA
に同期することになる。したがって、三角波発振回路5
1の出力に応答したスイッチングトランジスタ54a、
54bのスイッチング動作も分周クロックに同期するこ
とになり、平滑回路55a、55bでは消去できないノ
イズと基準クロックとの非同期によるビートノイズを除
去できる。これによって、ビートノイズに起因した画面
の乱れ等の不具合も除去することができ、VTRの特性
も向上することになる。
基準電圧の切り換えタイミミングを分周クロックAに同
期させると、三角波電圧Cの発振周期も分周クロックA
に同期することになる。したがって、三角波発振回路5
1の出力に応答したスイッチングトランジスタ54a、
54bのスイッチング動作も分周クロックに同期するこ
とになり、平滑回路55a、55bでは消去できないノ
イズと基準クロックとの非同期によるビートノイズを除
去できる。これによって、ビートノイズに起因した画面
の乱れ等の不具合も除去することができ、VTRの特性
も向上することになる。
【0049】また、三角波発振回路51では、出力電圧
として対称三角波電圧を出力するので、同一周波数、同
一振幅の場合、鋸波に較べて高周波のノイズが少ないと
いう利点がある。
として対称三角波電圧を出力するので、同一周波数、同
一振幅の場合、鋸波に較べて高周波のノイズが少ないと
いう利点がある。
【0050】
【発明の効果】以上のように本発明によれば、請求項1
では、フリップフロップのセット信号を形成する第2の
比較器の基準電圧を切り換えるようにするとともに、そ
の切り換えタイミングを外部クロックに同期させている
ので三角波電圧の発振周期を外部クロックに容易且つ確
実に同期させることができる。更にいえば、クロックに
同期して切り換えられた基準電圧が入力される第2の比
較器の出力をフリップフロップのセット端子に入力し、
且つ第1の比較器の出力をリセット端子に入力すること
によって得られたフリップフロップの出力を用いてコン
デンサへの充放電を制御するので、外部クロックへの同
期が取れ、しかも安定した振幅の三角波発振を行える。
では、フリップフロップのセット信号を形成する第2の
比較器の基準電圧を切り換えるようにするとともに、そ
の切り換えタイミングを外部クロックに同期させている
ので三角波電圧の発振周期を外部クロックに容易且つ確
実に同期させることができる。更にいえば、クロックに
同期して切り換えられた基準電圧が入力される第2の比
較器の出力をフリップフロップのセット端子に入力し、
且つ第1の比較器の出力をリセット端子に入力すること
によって得られたフリップフロップの出力を用いてコン
デンサへの充放電を制御するので、外部クロックへの同
期が取れ、しかも安定した振幅の三角波発振を行える。
【0051】また、請求項2では、切換手段は、一端が
電源に接続された第1の抵抗と、一端が接地された第2
の抵抗と、上記第1の抵抗の他端と上記第2の抵抗の他
端に接続された第3の抵抗と、上記第1の抵抗と上記第
3の抵抗の接続点から出力電圧を取り出す手段と、上記
第2の抵抗と上記第3の抵抗の接続点にコレクタ端子を
接続され、エミッタが実質的に接地されたスイッチング
トランジスタとを含み、このトランジスタを外部からの
クロック信号に応じてON/OFF制御するので、外部
クロックへの同期が取れ、しかも安定した振幅の三角波
発振を行えるという効果がある。
電源に接続された第1の抵抗と、一端が接地された第2
の抵抗と、上記第1の抵抗の他端と上記第2の抵抗の他
端に接続された第3の抵抗と、上記第1の抵抗と上記第
3の抵抗の接続点から出力電圧を取り出す手段と、上記
第2の抵抗と上記第3の抵抗の接続点にコレクタ端子を
接続され、エミッタが実質的に接地されたスイッチング
トランジスタとを含み、このトランジスタを外部からの
クロック信号に応じてON/OFF制御するので、外部
クロックへの同期が取れ、しかも安定した振幅の三角波
発振を行えるという効果がある。
【0052】また、請求項3では、前記スイッチングト
ランジスタがONしたときの前記切換手段の出力電圧が
第1の比較器の前記基準レベルよりも高く設定されてい
るので、外部クロックが入力しない限り第1の比較器が
動作することはないので、外部クロックへの同期が取
れ、しかも安定した振幅の三角波発振を行えるという効
果がある。
ランジスタがONしたときの前記切換手段の出力電圧が
第1の比較器の前記基準レベルよりも高く設定されてい
るので、外部クロックが入力しない限り第1の比較器が
動作することはないので、外部クロックへの同期が取
れ、しかも安定した振幅の三角波発振を行えるという効
果がある。
【図1】 本発明の一実施例における三角波発振回路を
用いたVTRの構成例を示すブロック図である。
用いたVTRの構成例を示すブロック図である。
【図2】 同実施例における要部の動作を示す波形図で
ある。
ある。
【図3】 同実施例における三角波発振回路の構成を示
すブロック図である。
すブロック図である。
【図4】 同実施例における三角波発振回路の要部の動
作を示す波形図である。
作を示す波形図である。
【図5】 典型的な先行技術の構成を示すブロック図で
ある。
ある。
【図6】 同先行技術における三角波発振回路の構成を
示すブロック図である。
示すブロック図である。
40 電源回路 41 映像信号処理回路 42 モニタ制御回路 51 三角波発振回路 53a、53b パルス幅制御回路 54a、54b スイッチングトランジスタ 55a、55b 平滑回路 56a、56b、57a、57b 比較器 60 発振器 61 分周回路 81 充放電回路 82 基準電圧切換回路 83、84 比較器 85 フリップフロップ
Claims (4)
- 【請求項1】コンデンサと、 このコンデンサを充放電するための電流源と、 上記コンデンサの電圧出力を所定の基準レベルと比較す
る第1の比較器と、 外部クロック信号に同期して基準電圧を前記基準レベル
とは異なる第1電圧と第2電圧に交互に切り換えて出力
する切換手段と、 この切換手段の出力と上記コンデンサの出力電圧を比較
する第2の比較器と、 この第2の比較器の出力をセット端子に入力し、上記第
1の比較器の出力をリセット端子に接続するフリップフ
ロップと、 を備え、このフリップフロップの出力に応じて上記電流
源による上記コンデンサへの充放電を制御することを特
徴とする三角波発振回路。 - 【請求項2】上記切換手段は、 一端が電源に接続された第1の抵抗と、 一端が接地された第2の抵抗と、 上記第1の抵抗の他端と上記第2の抵抗の他端に接続さ
れた第3の抵抗と、 上記第1の抵抗と上記第3の抵抗の接続点から出力電圧
を取り出す手段と、 上記第2の抵抗と上記第3の抵抗の接続点にコレクタ端
子を接続され、エミッタが実質的に接地され、外部から
のクロック信号に応じてON/OFF制御されるスイッ
チングトランジスタと、 を含む ことを特徴とする請求項1に記載の三角波発振回
路。 - 【請求項3】前記スイッチングトランジスタがONした
ときの前記切換手段の出力電圧が第1の比較器の前記基
準レベルよりも高く設定されていることを特徴とする請
求項2に記載の三角波発振回路。 - 【請求項4】請求項1〜3のいずれかに記載の三角波発
振回路を備え、この三角波発振回路の出力を映像信号処
理用の基準発振源と同期させたことを特徴とする映像信
号処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7090421A JP2758852B2 (ja) | 1995-04-17 | 1995-04-17 | 三角波発振回路およびこれを備えた映像信号処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7090421A JP2758852B2 (ja) | 1995-04-17 | 1995-04-17 | 三角波発振回路およびこれを備えた映像信号処理装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6289663A Division JPH08126306A (ja) | 1994-08-30 | 1994-11-24 | 電源回路およびこれを備えた電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08148978A JPH08148978A (ja) | 1996-06-07 |
JP2758852B2 true JP2758852B2 (ja) | 1998-05-28 |
Family
ID=13998145
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7090421A Expired - Fee Related JP2758852B2 (ja) | 1995-04-17 | 1995-04-17 | 三角波発振回路およびこれを備えた映像信号処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2758852B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006333589A (ja) * | 2005-05-25 | 2006-12-07 | Mitsumi Electric Co Ltd | スイッチング電源装置及びその制御方法 |
JP5312390B2 (ja) * | 2010-04-02 | 2013-10-09 | パナソニック株式会社 | スイッチング電源 |
CN111682863B (zh) * | 2020-06-17 | 2023-08-22 | 灵矽微电子(深圳)有限责任公司 | 一种输出幅度稳定的三角波产生电路 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0548406A (ja) * | 1991-08-09 | 1993-02-26 | Brother Ind Ltd | 同期式三角波発生回路 |
-
1995
- 1995-04-17 JP JP7090421A patent/JP2758852B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH08148978A (ja) | 1996-06-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH06203975A (ja) | 周波数が安定化された電子安定器および蛍光ランプ装置 | |
JP2758852B2 (ja) | 三角波発振回路およびこれを備えた映像信号処理装置 | |
JPH06196976A (ja) | 信号発生器 | |
JPH08242166A (ja) | 発振回路の閉ループ周波数制御 | |
JP2978856B2 (ja) | 水平走査パルス信号制御回路 | |
USRE41791E1 (en) | Pulse generator provided with a duty-factor limiting function | |
JP2002300027A (ja) | 発振器 | |
JP3697678B2 (ja) | V/f変換回路 | |
US6201426B1 (en) | Pulse generation device having integrating circuit having substantially constant charging/discharging ratio | |
JPH0368570B2 (ja) | ||
US6087814A (en) | Power source circuit and electronic device with the same | |
JPH0563523A (ja) | 波形発生装置 | |
JP3089021B2 (ja) | 垂直偏向用鋸歯状波発生回路 | |
US5289052A (en) | Monostable multivibrator | |
US5030891A (en) | Photoelectric switch | |
JPS5951669A (ja) | 水平afc回路 | |
JPH01289311A (ja) | のこぎり波発振器段 | |
JPH0750855B2 (ja) | 所定幅のパルスの生成用回路装置 | |
JP2001127592A (ja) | 発振回路 | |
JPS6135075A (ja) | ミラ−積分型垂直偏向回路 | |
JP3299367B2 (ja) | パルス発生回路 | |
JPH0815253B2 (ja) | パルス発生回路 | |
JPH01232822A (ja) | のこぎり波発生回路 | |
JPS6123897B2 (ja) | ||
JP2000083003A (ja) | フリーラン周波数調整方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |