JP2755017B2 - 記録信号のチェック回路 - Google Patents
記録信号のチェック回路Info
- Publication number
- JP2755017B2 JP2755017B2 JP4255492A JP4255492A JP2755017B2 JP 2755017 B2 JP2755017 B2 JP 2755017B2 JP 4255492 A JP4255492 A JP 4255492A JP 4255492 A JP4255492 A JP 4255492A JP 2755017 B2 JP2755017 B2 JP 2755017B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- circuit
- envelope
- reproduction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Optical Recording Or Reproduction (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
Description
【０００１】
【産業上の利用分野】本発明は光ディスク装置等の信号
の記録、再生を行う記憶装置に関する。
の記録、再生を行う記憶装置に関する。
【０００２】
【従来の技術】近年、この種の情報記憶装置は大容量
化、小型化へと急速に推移しており、その技術はめざま
しい進歩を見せている。
化、小型化へと急速に推移しており、その技術はめざま
しい進歩を見せている。
【０００３】以下図面を参照しながら、上記した従来の
情報記憶装置の一例について説明する。
情報記憶装置の一例について説明する。
【０００４】図７は従来の情報記憶装置の構成を示すも
のである。図７において、５１は記憶担体である。５２
はピックアップで、記憶担体５１上に記憶されている情
報を再生または、記憶担体上に情報を記録する。５３は
アナログ信号処理回路で、５４はパルス化回路でアナロ
グ信号をディジタル信号に変換する。５５はデコーダ及
び制御系である。５６は記録制御手段でピックアップ５
２に対し制御を加える。
のである。図７において、５１は記憶担体である。５２
はピックアップで、記憶担体５１上に記憶されている情
報を再生または、記憶担体上に情報を記録する。５３は
アナログ信号処理回路で、５４はパルス化回路でアナロ
グ信号をディジタル信号に変換する。５５はデコーダ及
び制御系である。５６は記録制御手段でピックアップ５
２に対し制御を加える。
【０００５】以上のように構成された情報記憶装置につ
いて、以下その動作について説明する。
いて、以下その動作について説明する。
【０００６】まず、この種の情報記憶装置における情報
の記録及び再生は、記憶担体５１に対し情報を記録、ま
たは再生するピックアップ５２により記録時には記録制
御手段５６の制御を受けて、制御すべき物理量に変換し
て記憶担体５１上に反射率変化や磁界反転など物性的に
変化を与えて情報を記録する。再生時には正弦波的に変
化するアナログ信号５２１として再生され、アナログ信
号処理回路５３を通して処理されたアナログ信号５３１
がパルス化手段５４によりディジタル信号５４１に変換
され、デコーダ５５により上位装置への再生情報として
変換される。ここでデコーダ５５に送られるデータ５４
１はアナログ信号５２１のいかなる条件にも係わらず、
アナログ信号５３１を忠実に変換したデータである必要
がある。光ディスク装置等の情報記憶装置では、情報記
憶担体５１の品質や埃、情報記憶装置の性能劣化等によ
り時間経過や環境の変化にともない情報記憶担体５１上
に情報を記録した直後と比べて再生能力が低下する。こ
の性能低下を考慮して再生能力を一定レベル以上に保つ
ことを保証するために情報の記録された直後に通常の再
生よりもパルス化するスレッショルドレベルを厳しい条
件にして再生し、正常に情報記憶担体５１上に情報が記
憶できたことを確認するベリファイ動作が用いられてい
る。
の記録及び再生は、記憶担体５１に対し情報を記録、ま
たは再生するピックアップ５２により記録時には記録制
御手段５６の制御を受けて、制御すべき物理量に変換し
て記憶担体５１上に反射率変化や磁界反転など物性的に
変化を与えて情報を記録する。再生時には正弦波的に変
化するアナログ信号５２１として再生され、アナログ信
号処理回路５３を通して処理されたアナログ信号５３１
がパルス化手段５４によりディジタル信号５４１に変換
され、デコーダ５５により上位装置への再生情報として
変換される。ここでデコーダ５５に送られるデータ５４
１はアナログ信号５２１のいかなる条件にも係わらず、
アナログ信号５３１を忠実に変換したデータである必要
がある。光ディスク装置等の情報記憶装置では、情報記
憶担体５１の品質や埃、情報記憶装置の性能劣化等によ
り時間経過や環境の変化にともない情報記憶担体５１上
に情報を記録した直後と比べて再生能力が低下する。こ
の性能低下を考慮して再生能力を一定レベル以上に保つ
ことを保証するために情報の記録された直後に通常の再
生よりもパルス化するスレッショルドレベルを厳しい条
件にして再生し、正常に情報記憶担体５１上に情報が記
憶できたことを確認するベリファイ動作が用いられてい
る。
【０００７】
【発明が解決しようとする課題】上述したように従来の
情報記憶装置では記憶担体上に情報を記録し、その直後
に再生を試みるベリファイ動作が行われる。
情報記憶装置では記憶担体上に情報を記録し、その直後
に再生を試みるベリファイ動作が行われる。
【０００８】情報記憶装置は、情報を記録した直後と、
その後、記録された情報を再生する時では、時間的な差
と使用環境の変化等により、記録されているデータの質
が下がることがある。そのため、情報を記録する時に通
常の再生時よりも厳しい条件で再生できた記録のみ記録
完了とすることにより、記録時の情報の質を高める必要
がある。ベリファイ動作は記憶担体上に記録された情報
をピックアップで読みとり電気量としてアナログ信号に
変換し、次にティジタル信号に変換された情報をデコー
ダでデータ変換し記録された情報と同一であることをチ
ェックする。その後、データは上位装置に転送される。
この場合、記憶担体の欠陥及び記憶担体とピックアップ
間の経路内に発生する塵、アライメントのずれ、デフォ
ーカス、オフトラック、機械的特性の劣化やレーザダイ
オードの劣化、或は温度や振動等の外部環境の悪化等に
より情報が正常に記録できない状況が発生することがあ
る。
その後、記録された情報を再生する時では、時間的な差
と使用環境の変化等により、記録されているデータの質
が下がることがある。そのため、情報を記録する時に通
常の再生時よりも厳しい条件で再生できた記録のみ記録
完了とすることにより、記録時の情報の質を高める必要
がある。ベリファイ動作は記憶担体上に記録された情報
をピックアップで読みとり電気量としてアナログ信号に
変換し、次にティジタル信号に変換された情報をデコー
ダでデータ変換し記録された情報と同一であることをチ
ェックする。その後、データは上位装置に転送される。
この場合、記憶担体の欠陥及び記憶担体とピックアップ
間の経路内に発生する塵、アライメントのずれ、デフォ
ーカス、オフトラック、機械的特性の劣化やレーザダイ
オードの劣化、或は温度や振動等の外部環境の悪化等に
より情報が正常に記録できない状況が発生することがあ
る。
【０００９】このときにデコーダ及びその制御部のエラ
ー訂正能力の限界近くのレベルで救われたデータの場合
には、その後の再生条件の悪化により、再生できなくな
る可能性が高くなるという問題点を有していた。
ー訂正能力の限界近くのレベルで救われたデータの場合
には、その後の再生条件の悪化により、再生できなくな
る可能性が高くなるという問題点を有していた。
【００１０】本発明は上記問題を鑑み、記憶担体上に記
憶されたデータの質をより高いものにして再生のマージ
ンを上げるという方法を実現するための記録信号のチェ
ック回路を提供するものである。
憶されたデータの質をより高いものにして再生のマージ
ンを上げるという方法を実現するための記録信号のチェ
ック回路を提供するものである。
【００１１】
【課題を解決するための手段】前記課題を解決するため
に、本発明の記録信号のチェック回路は、記憶担体上に
情報を記録し、または記録されている情報を再生するピ
ックアップを有し、ピックアップからの信号を電気量に
変換しアナログ信号を経てデータを再生する情報記憶装
置において、再生信号の包絡線を検出する包絡線検出手
段と、前記包絡線検出手段の出力の変化を検出する変動
検出手段と、前記変動検出手段によって検出された出力
を強調する包絡線強調手段と、前記包絡線強調手段によ
って得られた信号で再生信号を変調する再生信号変調手
段を備えることを特徴とする。
に、本発明の記録信号のチェック回路は、記憶担体上に
情報を記録し、または記録されている情報を再生するピ
ックアップを有し、ピックアップからの信号を電気量に
変換しアナログ信号を経てデータを再生する情報記憶装
置において、再生信号の包絡線を検出する包絡線検出手
段と、前記包絡線検出手段の出力の変化を検出する変動
検出手段と、前記変動検出手段によって検出された出力
を強調する包絡線強調手段と、前記包絡線強調手段によ
って得られた信号で再生信号を変調する再生信号変調手
段を備えることを特徴とする。
【００１２】また、変動検出手段によって検出された信
号より、変化のタイミング出力を検出するタイミング検
出手段と、前記タイミング検出手段によって得られたタ
イミングから任意の時間のゲートをつくるゲート生成手
段と、ゲート生成手段によって得られた信号により再生
信号を停止させる停止手段を備えることを特徴とするも
のである。
号より、変化のタイミング出力を検出するタイミング検
出手段と、前記タイミング検出手段によって得られたタ
イミングから任意の時間のゲートをつくるゲート生成手
段と、ゲート生成手段によって得られた信号により再生
信号を停止させる停止手段を備えることを特徴とするも
のである。
【００１３】また、包絡線検出手段の出力をディジタル
値に変換するＡ／Ｄ変換手段と、変換されたディジタル
信号を基準となるレベルと比較するレベル比較手段と、
レベル比較手段の出力により任意の時間のゲート信号を
発生させるゲート発生手段と、ゲート発生手段の出力に
より信号の再生を不能にする再生制御手段を含むことを
特徴とするものである。
値に変換するＡ／Ｄ変換手段と、変換されたディジタル
信号を基準となるレベルと比較するレベル比較手段と、
レベル比較手段の出力により任意の時間のゲート信号を
発生させるゲート発生手段と、ゲート発生手段の出力に
より信号の再生を不能にする再生制御手段を含むことを
特徴とするものである。
【００１４】あるいは、包絡線検出手段から出力される
信号の初期値をオフセットとして前記Ａ／Ｄ変換手段で
変換された値を保持しているオフセットレベル記憶手段
と、信号の再生時に前記包絡線検出手段から出力される
信号を前記Ａ／Ｄ変換手段でディジタル値に変換された
ディジタル信号に対し前記オフセットレベル記憶手段に
記憶されている信号と演算を行うオフセット演算手段を
有する等上記した手段の組合せを１乃至複数組み合わせ
ていることを特徴とするものである。
信号の初期値をオフセットとして前記Ａ／Ｄ変換手段で
変換された値を保持しているオフセットレベル記憶手段
と、信号の再生時に前記包絡線検出手段から出力される
信号を前記Ａ／Ｄ変換手段でディジタル値に変換された
ディジタル信号に対し前記オフセットレベル記憶手段に
記憶されている信号と演算を行うオフセット演算手段を
有する等上記した手段の組合せを１乃至複数組み合わせ
ていることを特徴とするものである。
【００１５】
【作用】上記した構成により本発明の記録信号のチェッ
ク回路では、情報を記録した直後のベリファイ動作を行
う再生の時、アナログ信号の包絡線が変化を生じた場合
にその変化を検出し、検出された出力を強調することで
故意に一定量データエラーを拡大し、見かけ上のデータ
の質を低下させ、上位装置側でエラーが発生し易くなる
ようにする。また、包絡線の変化を検出した時に任意の
時間のゲートを発生させ、デコーダ及び制御系に供給す
るデータをそのゲートで停止させることによりデータエ
ラーを時間的に拡大し、見かけ上データの質を低下さ
せ、上位装置側でエラーが発生し易くなるようにする。
ク回路では、情報を記録した直後のベリファイ動作を行
う再生の時、アナログ信号の包絡線が変化を生じた場合
にその変化を検出し、検出された出力を強調することで
故意に一定量データエラーを拡大し、見かけ上のデータ
の質を低下させ、上位装置側でエラーが発生し易くなる
ようにする。また、包絡線の変化を検出した時に任意の
時間のゲートを発生させ、デコーダ及び制御系に供給す
るデータをそのゲートで停止させることによりデータエ
ラーを時間的に拡大し、見かけ上データの質を低下さ
せ、上位装置側でエラーが発生し易くなるようにする。
【００１６】このことにより情報の記録直後に行うベリ
ファイにおいて通常の再生よりも一層厳しい条件で再生
を行い、その時再生が可能となった場合のみ記録が完了
したことになるため記憶担体に記録した時の情報の質を
高いレベルで保証することが可能であり、通常の再生の
時に読み取りマージンを大幅に広げることが可能とな
る。
ファイにおいて通常の再生よりも一層厳しい条件で再生
を行い、その時再生が可能となった場合のみ記録が完了
したことになるため記憶担体に記録した時の情報の質を
高いレベルで保証することが可能であり、通常の再生の
時に読み取りマージンを大幅に広げることが可能とな
る。
【００１７】
【実施例】以下、本発明の一実施例の記録信号のチェッ
ク回路を図面を参照して説明する。
ク回路を図面を参照して説明する。
【００１８】図１は本発明の一実施例を示す記録信号の
チェック回路を示すものである。図１において、１はア
ナログ信号処理回路、２は包絡線検出回路、１１は記憶
担体、１２はピックアップ、１３はパルス化回路、７は
デコーダ／制御系、２１は包絡線強調回路、２２は変調
回路である。
チェック回路を示すものである。図１において、１はア
ナログ信号処理回路、２は包絡線検出回路、１１は記憶
担体、１２はピックアップ、１３はパルス化回路、７は
デコーダ／制御系、２１は包絡線強調回路、２２は変調
回路である。
【００１９】以上のように構成された記録信号のチェッ
ク回路について、以下図１及び図２を用いてその動作を
説明する。
ク回路について、以下図１及び図２を用いてその動作を
説明する。
【００２０】まず、図１は包絡線の変化を検出すること
でベリファイ条件をきびしくし、その結果、記録情報の
質を上げる効果を得るための回路を示すものである。記
憶担体１１に記録された情報をピックアップ１２で検出
して電気信号に変換しアナログ信号回路１に入力する。
アナログ信号回路１の出力は包絡線検出回路２に供給さ
れる。包絡線検出回路２の出力は波形２０１のようにな
り包絡線強調回路２１に入力される。包絡線強調回路に
より強調された包絡線情報が再生信号変調回路２２に入
力され、変調回路２２ではその包絡線情報に応じてアナ
ログ信号処理回路１から出力された信号１０１に対して
変調を加える。変調回路２２の出力がパルス化回路１３
によりパルス化され、デコーダ／制御系７により上位装
置に渡すデータとなる。
でベリファイ条件をきびしくし、その結果、記録情報の
質を上げる効果を得るための回路を示すものである。記
憶担体１１に記録された情報をピックアップ１２で検出
して電気信号に変換しアナログ信号回路１に入力する。
アナログ信号回路１の出力は包絡線検出回路２に供給さ
れる。包絡線検出回路２の出力は波形２０１のようにな
り包絡線強調回路２１に入力される。包絡線強調回路に
より強調された包絡線情報が再生信号変調回路２２に入
力され、変調回路２２ではその包絡線情報に応じてアナ
ログ信号処理回路１から出力された信号１０１に対して
変調を加える。変調回路２２の出力がパルス化回路１３
によりパルス化され、デコーダ／制御系７により上位装
置に渡すデータとなる。
【００２１】以上のように構成された記録信号のチェッ
ク回路について、図１を用いて説明する。
ク回路について、図１を用いて説明する。
【００２２】まず図１は本実施例の構成のブロック図を
示すものであって、記憶担体１１に情報を記録した直後
に行うベリファイ動作の時、記録担体１１に記録された
情報をピックアップ１２により電気的なアナログ信号に
変え、アナログ信号処理回路１で要求される情報以外の
外乱を排除し再生信号の変調回路２２に送る。ここでア
ナログ信号処理回路１の出力１０１の包絡線情報を包絡
線検出回路２により検出し、包絡線検出回路２により検
出された包絡線情報を包絡線強調回路２１で強調する。
この強調された包絡線情報でアナログ信号処理回路１の
出力信号１０１を変調することで、再生情報の質を下げ
ることになる。その信号２２１をパルス化回路１３によ
りパルス化出力１３１に変換し、デコーダ／制御系によ
り上位装置に送る情報に変換される。以上のように本実
施例によれば、包絡線検出回路２と、包絡線強調回路２
１と、再生信号の変調回路２２を図１の様に再生回路の
中に設けることにより、記憶担体上に記憶されたデータ
の質をより高いものにして再生のマージンを上げるとい
う方法を実現することができる。
示すものであって、記憶担体１１に情報を記録した直後
に行うベリファイ動作の時、記録担体１１に記録された
情報をピックアップ１２により電気的なアナログ信号に
変え、アナログ信号処理回路１で要求される情報以外の
外乱を排除し再生信号の変調回路２２に送る。ここでア
ナログ信号処理回路１の出力１０１の包絡線情報を包絡
線検出回路２により検出し、包絡線検出回路２により検
出された包絡線情報を包絡線強調回路２１で強調する。
この強調された包絡線情報でアナログ信号処理回路１の
出力信号１０１を変調することで、再生情報の質を下げ
ることになる。その信号２２１をパルス化回路１３によ
りパルス化出力１３１に変換し、デコーダ／制御系によ
り上位装置に送る情報に変換される。以上のように本実
施例によれば、包絡線検出回路２と、包絡線強調回路２
１と、再生信号の変調回路２２を図１の様に再生回路の
中に設けることにより、記憶担体上に記憶されたデータ
の質をより高いものにして再生のマージンを上げるとい
う方法を実現することができる。
【００２３】ここで前記変調は振幅変調、加算変調、ま
たは上下の両包絡線検出を行ない、出力信号１０１の変
調分の相似形で変調したものでもよい。またジッタの増
加という点に着目し、メモリやＣＣＤによる可変遅延線
と包絡線強調回路の出力によって周波数を可変した可変
クロックなどを用い見かけ上の周波数変調を実現しても
有効である。また、変調の強調度合は出力信号１０１の
変調度の１．５〜３倍程度に選定することが望ましい。
あるいは、１００％変調を最大とした過変調に陥らな
い、リミッタなどを設けることも有効である。
たは上下の両包絡線検出を行ない、出力信号１０１の変
調分の相似形で変調したものでもよい。またジッタの増
加という点に着目し、メモリやＣＣＤによる可変遅延線
と包絡線強調回路の出力によって周波数を可変した可変
クロックなどを用い見かけ上の周波数変調を実現しても
有効である。また、変調の強調度合は出力信号１０１の
変調度の１．５〜３倍程度に選定することが望ましい。
あるいは、１００％変調を最大とした過変調に陥らな
い、リミッタなどを設けることも有効である。
【００２４】以下本発明の第２の実施例について図面を
参照しながら説明する。図２は本発明の第２の実施例を
示す記録情報のチェック回路のブロック図である。
参照しながら説明する。図２は本発明の第２の実施例を
示す記録情報のチェック回路のブロック図である。
【００２５】図１と異なるのは、包絡線検出回路２の出
力２０１は変動検出回路３に入りその出力信号３０１が
タイミング検出回路４にはいる。タイミング検出回路４
の出力４０１はゲート生成回路５に入力され、ゲート生
成回路５の出力５０１はデータカット６に入り、パルス
化回路１３の出力信号１３１をカットするように回路を
構成した点である。
力２０１は変動検出回路３に入りその出力信号３０１が
タイミング検出回路４にはいる。タイミング検出回路４
の出力４０１はゲート生成回路５に入力され、ゲート生
成回路５の出力５０１はデータカット６に入り、パルス
化回路１３の出力信号１３１をカットするように回路を
構成した点である。
【００２６】以上のように構成された記録信号のチェッ
ク回路について、図２及び主要波形を示す図３を用いて
以下その動作を説明する。図３の付与番号は図２中の信
号指示番号と一致させている。
ク回路について、図２及び主要波形を示す図３を用いて
以下その動作を説明する。図３の付与番号は図２中の信
号指示番号と一致させている。
【００２７】アナログ信号処理回路１の出力１０１を包
絡線検出回路２とパルス化回路１３に供給し、包絡線検
出回路２の出力より変動検出回路３によって変動を検出
し、その出力４０１の変動の大きさが任意のレベルを越
えた時のタイミングを検出するタイミング検出回路４と
その出力信号４０１より出力データをマスクするゲート
生成回路５とゲート生成回路５により、アナログ信号処
理回路１の出力をパルス化するパルス化回路の出力をゲ
ートするデータカット６を設けることにより、次のよう
な効果を得ることができる。
絡線検出回路２とパルス化回路１３に供給し、包絡線検
出回路２の出力より変動検出回路３によって変動を検出
し、その出力４０１の変動の大きさが任意のレベルを越
えた時のタイミングを検出するタイミング検出回路４と
その出力信号４０１より出力データをマスクするゲート
生成回路５とゲート生成回路５により、アナログ信号処
理回路１の出力をパルス化するパルス化回路の出力をゲ
ートするデータカット６を設けることにより、次のよう
な効果を得ることができる。
【００２８】包絡線２０１の変化を検出する回路として
は、一定の閾値を設け信号３０１とレベル比較する方法
がある。ゲート生成回路５ではタイミング検出回路４で
検出したタイミング４０１から４０１よりも十分長い任
意の時間τの幅を持つゲート信号５０１を生成する。時
間τは検出された包絡線の変化を時間軸方向に拡大する
意味を持つ。時間軸方向に連続してデータを阻止するこ
とによりデータの質を等価的に下げる効果を持つ。時間
τは、デコーダ／制御系７により情報の訂正が可能であ
る幅であっても、情報の訂正が不可能である幅であって
も所望の時間に設定する事ができる。
は、一定の閾値を設け信号３０１とレベル比較する方法
がある。ゲート生成回路５ではタイミング検出回路４で
検出したタイミング４０１から４０１よりも十分長い任
意の時間τの幅を持つゲート信号５０１を生成する。時
間τは検出された包絡線の変化を時間軸方向に拡大する
意味を持つ。時間軸方向に連続してデータを阻止するこ
とによりデータの質を等価的に下げる効果を持つ。時間
τは、デコーダ／制御系７により情報の訂正が可能であ
る幅であっても、情報の訂正が不可能である幅であって
も所望の時間に設定する事ができる。
【００２９】一方、パルス化回路１３に入力されたアナ
ログ信号１０１は信号１３１となって出力されデータカ
ット回路６に入力される。データカット回路６では、ゲ
ート生成回路５で生成された信号５０１で、パルス化回
路１３の出力信号１３１をゲートし、ゲート信号５０１
幅だけパルス化回路１３の出力信号１３１をカットす
る。データカット回路の出力は信号６０１の様になる。
また、包絡線２０１の変化を検出する手段としては、包
絡線検出回路２の出力を微分回路等を経由して比較する
ことにより包絡線の変化率を検出し、その変化率が一定
以上の場合にタイミング検出回路４に信号を出力する方
法がある。このようにすることにより、記憶担体上に記
憶されたデータの質をより高いものにして再生のマージ
ンを上げるという方法を実現することができる。
ログ信号１０１は信号１３１となって出力されデータカ
ット回路６に入力される。データカット回路６では、ゲ
ート生成回路５で生成された信号５０１で、パルス化回
路１３の出力信号１３１をゲートし、ゲート信号５０１
幅だけパルス化回路１３の出力信号１３１をカットす
る。データカット回路の出力は信号６０１の様になる。
また、包絡線２０１の変化を検出する手段としては、包
絡線検出回路２の出力を微分回路等を経由して比較する
ことにより包絡線の変化率を検出し、その変化率が一定
以上の場合にタイミング検出回路４に信号を出力する方
法がある。このようにすることにより、記憶担体上に記
憶されたデータの質をより高いものにして再生のマージ
ンを上げるという方法を実現することができる。
【００３０】以下本発明の第３の実施例について図面を
参照しながら説明する。図４は本発明の第３の実施例を
示す記録情報のチェック回路のブロック図である。
参照しながら説明する。図４は本発明の第３の実施例を
示す記録情報のチェック回路のブロック図である。
【００３１】図２と異なるのは、包絡線検出回路２の出
力２０１はＡ／Ｄ変換出回路３１に入りその出力信号３
１１がレベル比較回路３２にはいる。レベル比較回路３
２の出力３２１はゲート生成回路３３に入力され、ゲー
ト生成回路３３の出力３３１はデータカット３４に入
り、データカット３４はパルス化回路１３の出力１３１
をカットするように回路を構成した点である。
力２０１はＡ／Ｄ変換出回路３１に入りその出力信号３
１１がレベル比較回路３２にはいる。レベル比較回路３
２の出力３２１はゲート生成回路３３に入力され、ゲー
ト生成回路３３の出力３３１はデータカット３４に入
り、データカット３４はパルス化回路１３の出力１３１
をカットするように回路を構成した点である。
【００３２】以上のように構成された記録信号のチェッ
ク回路について、以下その動作を説明する。
ク回路について、以下その動作を説明する。
【００３３】アナログ信号処理回路１の出力１０１を包
絡線検出回路２とパルス化回路１３に供給し、包絡線検
出回路２の出力よりＡ／Ｄ変換回路３１によって変動を
検出し、その出力３１１の変動の大きさを任意のレベル
と比較するレベル比較回路３２と、レベル比較回路３２
により検出された出力３２１によりゲートを発生させる
ゲート発生回路と、ゲート発生回路３２の出力３２１に
よりパルス化された再生情報を制御するデータカット３
４を設けることにより、記憶担体上に記憶されたデータ
の質をより高いものにして再生のマージンを上げるとい
う方法を実現することができる。
絡線検出回路２とパルス化回路１３に供給し、包絡線検
出回路２の出力よりＡ／Ｄ変換回路３１によって変動を
検出し、その出力３１１の変動の大きさを任意のレベル
と比較するレベル比較回路３２と、レベル比較回路３２
により検出された出力３２１によりゲートを発生させる
ゲート発生回路と、ゲート発生回路３２の出力３２１に
よりパルス化された再生情報を制御するデータカット３
４を設けることにより、記憶担体上に記憶されたデータ
の質をより高いものにして再生のマージンを上げるとい
う方法を実現することができる。
【００３４】以下本発明の第４の実施例について図面を
参照しながら説明する。図５は本発明の第４の実施例を
示す記録情報のチェック回路のブロック図である。
参照しながら説明する。図５は本発明の第４の実施例を
示す記録情報のチェック回路のブロック図である。
【００３５】図２と異なるのは、包絡線検出回路２の出
力２０１はＡ／Ｄ変換出回路３１に入りその出力信号３
１１がオフセットレベル記憶回路４１とオフセット演算
回路４２にはいる。オフセットレベル記憶回路４１の出
力４１１はオフセット演算回路４２に入力され、同時に
Ａ／Ｄ変換回路３１の出力３１１もオフセット演算回路
４２に入力さる。オフセット演算回路４２の出力信号４
２１はデータカット４３に入力され、データカット４３
はオフセット演算回路４２の出力信号４２１によりパル
ス化された信号１３１に対し変調をかけるように回路を
構成した点である。
力２０１はＡ／Ｄ変換出回路３１に入りその出力信号３
１１がオフセットレベル記憶回路４１とオフセット演算
回路４２にはいる。オフセットレベル記憶回路４１の出
力４１１はオフセット演算回路４２に入力され、同時に
Ａ／Ｄ変換回路３１の出力３１１もオフセット演算回路
４２に入力さる。オフセット演算回路４２の出力信号４
２１はデータカット４３に入力され、データカット４３
はオフセット演算回路４２の出力信号４２１によりパル
ス化された信号１３１に対し変調をかけるように回路を
構成した点である。
【００３６】以上のように構成された記録信号のチェッ
ク回路について、以下その動作を説明する。
ク回路について、以下その動作を説明する。
【００３７】アナログ信号処理回路１の出力１０１を包
絡線検出回路２とパルス化回路１３に供給し、包絡線検
出回路２の出力よりＡ／Ｄ変換回路３１によって変動を
検出し、その出力３１１の出力をオフセットレベル記憶
回路４１とオフセット演算回路４２に供給する。オフセ
ットレベル記憶回路４１はこの再生系の回路が動作を開
始する初期に、例えば電源が入った時または、記憶担体
が交換された時などにＡ／Ｄ変換回路３１より与えられ
たデータをオフセットとして記憶する。その値を基に再
生中に得られた包絡線情報と演算を行ってその包絡線情
報から回路の持つオフセットを無くしてデータカット４
３に入力して、データカット４３はオフセットが除去さ
れた包絡線情報に従い、パルス化データ１３１を通過、
停止という変調する回路を図５の様に再生回路の中に設
けることにより、記憶担体上に記憶された記憶担体上に
記憶されたデータの質をより高いものにして再生のマー
ジンを上げるという方法を実現することができる。
絡線検出回路２とパルス化回路１３に供給し、包絡線検
出回路２の出力よりＡ／Ｄ変換回路３１によって変動を
検出し、その出力３１１の出力をオフセットレベル記憶
回路４１とオフセット演算回路４２に供給する。オフセ
ットレベル記憶回路４１はこの再生系の回路が動作を開
始する初期に、例えば電源が入った時または、記憶担体
が交換された時などにＡ／Ｄ変換回路３１より与えられ
たデータをオフセットとして記憶する。その値を基に再
生中に得られた包絡線情報と演算を行ってその包絡線情
報から回路の持つオフセットを無くしてデータカット４
３に入力して、データカット４３はオフセットが除去さ
れた包絡線情報に従い、パルス化データ１３１を通過、
停止という変調する回路を図５の様に再生回路の中に設
けることにより、記憶担体上に記憶された記憶担体上に
記憶されたデータの質をより高いものにして再生のマー
ジンを上げるという方法を実現することができる。
【００３８】以下本発明の第５の実施例について図面を
参照しながら説明する。図６は本発明の第５の実施例を
示す記録情報のチェック回路のブロック図である。
参照しながら説明する。図６は本発明の第５の実施例を
示す記録情報のチェック回路のブロック図である。
【００３９】図１と異なるのは、包絡線検出回路２の出
力２０１はＡ／Ｄ変換出回路６１に入りその出力信号６
１１が包絡線強調演算回路６３にはいる。Ａ／Ｄ変換回
路６１はサンプリングタイミング発生回路６２により発
生されるタイミングで包絡線検出回路２より得られる包
絡線情報信号２０１をＡ／Ｄ変換するように回路を構成
した点である。
力２０１はＡ／Ｄ変換出回路６１に入りその出力信号６
１１が包絡線強調演算回路６３にはいる。Ａ／Ｄ変換回
路６１はサンプリングタイミング発生回路６２により発
生されるタイミングで包絡線検出回路２より得られる包
絡線情報信号２０１をＡ／Ｄ変換するように回路を構成
した点である。
【００４０】以上のように構成された記録信号のチェッ
ク回路について、以下その動作を説明する。
ク回路について、以下その動作を説明する。
【００４１】アナログ信号処理回路１の出力１０１を包
絡線検出回路２と変調回路６４に供給し、包絡線検出回
路２の出力よりＡ／Ｄ変換回路６１によって再生信号の
変動を検出し、サンプリングタイミング発生回路６２よ
り発生されるタイミングでその包絡線情報信号２０１を
Ａ／Ｄ変換しその出力を包絡線強調演算回路６３で強調
してアッテネータなどによってディジタル情報によって
振幅変調などの変調を行なう変調回路６４に入力する。
変調回路６４では包絡線強調演算回路６３の出力でアナ
ログ信号処理回路１の出力信号１０１を変調しパルス化
回路１３に入力する。その信号６４１をパルス化回路１
３によりパルス化出力１３１に変換し、デコーダ／制御
回路８により上位装置に送る情報に変換される。以上の
ように本実施例によれば、包絡線検出回路２と、Ａ／Ｄ
変換回路６１と、サンプリングタイミング発生回路６２
と、包絡線強調演算回路６３と、変調回路６４を図６の
様に再生回路の中に設けることにより、記憶担体上に記
憶されたデータの質をより高いものにして再生のマージ
ンを上げるという方法を実現することができる。
絡線検出回路２と変調回路６４に供給し、包絡線検出回
路２の出力よりＡ／Ｄ変換回路６１によって再生信号の
変動を検出し、サンプリングタイミング発生回路６２よ
り発生されるタイミングでその包絡線情報信号２０１を
Ａ／Ｄ変換しその出力を包絡線強調演算回路６３で強調
してアッテネータなどによってディジタル情報によって
振幅変調などの変調を行なう変調回路６４に入力する。
変調回路６４では包絡線強調演算回路６３の出力でアナ
ログ信号処理回路１の出力信号１０１を変調しパルス化
回路１３に入力する。その信号６４１をパルス化回路１
３によりパルス化出力１３１に変換し、デコーダ／制御
回路８により上位装置に送る情報に変換される。以上の
ように本実施例によれば、包絡線検出回路２と、Ａ／Ｄ
変換回路６１と、サンプリングタイミング発生回路６２
と、包絡線強調演算回路６３と、変調回路６４を図６の
様に再生回路の中に設けることにより、記憶担体上に記
憶されたデータの質をより高いものにして再生のマージ
ンを上げるという方法を実現することができる。
【００４２】以上説明したように、本発明の記録信号の
チェック回路は、記憶担体上に情報を記録し、または記
録されている情報を再生するピックアップと、ピックア
ップにより電気量に変換された信号を処理するアナログ
信号処理回路と、アナログ信号処理回路から出力された
再生信号の包絡線を検出する包絡線検出回路と、前記包
絡線検出回路の出力の変化を検出する変動検出回路と、
前記変動検出回路によって検出された出力を強調する包
絡線強調回路と、前記包絡線強調回路によって得られた
信号で再生信号を変調する再生信号変調回路を備え、ま
たは、変動検出回路によって検出された信号より、変化
のタイミング出力を検出するタイミング検出回路と、前
記タイミング検出回路によって得られたタイミングから
任意の時間のゲートをつくるゲート生成回路と、ゲート
生成回路によって得られた信号により再生信号を停止さ
せる停止回路を備え、または、包絡線検出回路の出力を
ディジタル値に変換するＡ／Ｄ変換回路と、変換された
ディジタル信号を基準となるレベルと比較するレベル比
較回路と、レベル比較回路の出力により任意の時間のゲ
ート信号を発生させるゲート発生回路と、ゲート発生回
路の出力により信号の再生を不能にするデータカットを
備え、または、包絡線検出回路から出力される信号の初
期値をオフセットとして前記Ａ／Ｄ変換回路で変換され
た値を保持しているオフセットレベル記憶回路と、信号
の再生時に前記包絡線検出回路から出力される信号を前
記Ａ／Ｄ変換回路でディジタル値に変換されたディジタ
ル信号に対し前記オフセットレベル記憶回路に記憶され
ている信号と演算を行うオフセット演算回路を備え、再
生されたアナログ信号の変化を検出し、デコーダ及び制
御系に供給するデータを変調させることによりデータエ
ラーを拡大し、見かけ上データの質を下げ、上位装置側
でエラーが発生し易くなるようにする。
チェック回路は、記憶担体上に情報を記録し、または記
録されている情報を再生するピックアップと、ピックア
ップにより電気量に変換された信号を処理するアナログ
信号処理回路と、アナログ信号処理回路から出力された
再生信号の包絡線を検出する包絡線検出回路と、前記包
絡線検出回路の出力の変化を検出する変動検出回路と、
前記変動検出回路によって検出された出力を強調する包
絡線強調回路と、前記包絡線強調回路によって得られた
信号で再生信号を変調する再生信号変調回路を備え、ま
たは、変動検出回路によって検出された信号より、変化
のタイミング出力を検出するタイミング検出回路と、前
記タイミング検出回路によって得られたタイミングから
任意の時間のゲートをつくるゲート生成回路と、ゲート
生成回路によって得られた信号により再生信号を停止さ
せる停止回路を備え、または、包絡線検出回路の出力を
ディジタル値に変換するＡ／Ｄ変換回路と、変換された
ディジタル信号を基準となるレベルと比較するレベル比
較回路と、レベル比較回路の出力により任意の時間のゲ
ート信号を発生させるゲート発生回路と、ゲート発生回
路の出力により信号の再生を不能にするデータカットを
備え、または、包絡線検出回路から出力される信号の初
期値をオフセットとして前記Ａ／Ｄ変換回路で変換され
た値を保持しているオフセットレベル記憶回路と、信号
の再生時に前記包絡線検出回路から出力される信号を前
記Ａ／Ｄ変換回路でディジタル値に変換されたディジタ
ル信号に対し前記オフセットレベル記憶回路に記憶され
ている信号と演算を行うオフセット演算回路を備え、再
生されたアナログ信号の変化を検出し、デコーダ及び制
御系に供給するデータを変調させることによりデータエ
ラーを拡大し、見かけ上データの質を下げ、上位装置側
でエラーが発生し易くなるようにする。
【００４３】このようにすることによって、厳しい条件
でも再生が可能となった場合のみ記録が完了したことに
なるので記録時の信号の質を高めることができ、通常の
再生の時にマージンを大幅に広げることが可能となる。
でも再生が可能となった場合のみ記録が完了したことに
なるので記録時の信号の質を高めることができ、通常の
再生の時にマージンを大幅に広げることが可能となる。
【００４４】なお実施例では、光学的な記憶担体に情報
を記録する場合について述べたが、媒体の種類に関係な
く、磁気的な媒体やその他の記録媒体についても応用で
きるものである。さらに、情報通信手段などにおいて
も、主要情報を送受信する前に、テスト情報を送受信
し、電送経路状態の確認を実施する場合などへの応用も
可能な技術である。
を記録する場合について述べたが、媒体の種類に関係な
く、磁気的な媒体やその他の記録媒体についても応用で
きるものである。さらに、情報通信手段などにおいて
も、主要情報を送受信する前に、テスト情報を送受信
し、電送経路状態の確認を実施する場合などへの応用も
可能な技術である。
【００４５】
【発明の効果】以上説明したように、本発明の記録信号
のチェック回路は、記憶担体上に情報を記録し、または
記録されている情報信号の包絡線を検出し、強調した
後、強調された包絡線信号を基に振幅方向、時間軸方向
に再生信号を変調または、断続しデコーダ及び制御系に
供給することによりデータエラーを拡大し、見かけ上デ
ータの質を下げ、上位装置側でエラーが発生し易くなる
ようにするという構成を備え、厳しい条件でも再生が可
能となった場合のみ記録が完了したことになるので記録
時の信号の質を高めることができ、通常の再生の時に環
境変化や時間経過後の読み取りマージンを大幅に広げる
ことが可能となるものである。
のチェック回路は、記憶担体上に情報を記録し、または
記録されている情報信号の包絡線を検出し、強調した
後、強調された包絡線信号を基に振幅方向、時間軸方向
に再生信号を変調または、断続しデコーダ及び制御系に
供給することによりデータエラーを拡大し、見かけ上デ
ータの質を下げ、上位装置側でエラーが発生し易くなる
ようにするという構成を備え、厳しい条件でも再生が可
能となった場合のみ記録が完了したことになるので記録
時の信号の質を高めることができ、通常の再生の時に環
境変化や時間経過後の読み取りマージンを大幅に広げる
ことが可能となるものである。
【図１】本発明の一実施例にかかる記録信号のチェック
回路のブロック図
回路のブロック図
【図２】本発明の第２の実施例にかかる記録信号のチェ
ック回路のブロック図
ック回路のブロック図
【図３】本発明の第２の実施例にかかる記録信号のチェ
ック回路の信号波形図
ック回路の信号波形図
【図４】本発明の第３の実施例にかかる記録信号のチェ
ック回路のブロック図
ック回路のブロック図
【図５】本発明の第４の実施例にかかる記録信号のチェ
ック回路のブロック図
ック回路のブロック図
【図６】本発明の第５の実施例にかかる記録信号のチェ
ック回路のブロック図
ック回路のブロック図
【図７】従来の再生回路のブロック図
１ アナログ信号回路 ２ 包絡線検出回路 ３ 変動検出回路 ４ タイミング検出回路 ５ ゲート生成回路 ６ データカット回路 ７ デコーダ／制御系 ８ デコーダ／制御回路 １１ 記憶担体 １２ ピックアップ １３ パルス化回路 ２１ 包絡線強調回路 ２２ 再生信号変調回路 ３１ Ａ／Ｄ変換回路 ３２ レベル比較回路 ３３ ゲート発生回路 ３４ データカット ４１ オフセットレベル記憶回路 ４２ オフセット演算回路 ４３ データカット ５１ 記憶担体 ５２ ピックアップ ５３ アナログ信号処理回路 ５４ パルス化回路 ５５ デコーダ／制御系 ５６ 記録制御回路 ６１ Ａ／Ｄ変換回路 ６２ サンプリングタイミング発生回路 ６３ 包絡線強調演算回路 ６４ 変調回路
Claims (7)
- 【請求項１】 記憶担体上に情報を記録し、または再生
するピックアップを有し、ピックアップからの再生信号
を電気量に変換しデータを再生する情報記憶装置におい
て、再生信号の包絡線を検出する包絡線検出手段と、前
記包絡線検出手段の出力の変化を検出する変動検出手段
と、前記変動検出手段によって検出された出力を強調す
る包絡線強調手段と、前記包絡線強調手段によってえら
れた信号により再生信号を変調する再生信号変調手段と
を含むことを特徴とする記録信号のチェック回路。 - 【請求項２】 記憶担体上に情報を記録し、または再生
するピックアップを有し、ピックアップからの再生信号
を電気量に変換しデータを再生する情報記憶装置におい
て、再生信号の包絡線を検出する包絡線検出手段と、前
記包絡線検出手段の出力の変化を検出する変動検出手段
と、前記変動検出手段によって検出された信号より、変
化のタイミング出力を検出するタイミング検出手段と、
前記タイミング検出手段によってえられたタイミングか
ら任意の時間のゲートをつくるゲート生成手段と、前記
ゲート生成手段によって得られた信号により再生信号を
任意時間停止させる停止手段とを含むことを特徴とする
記録信号のチェック回路。 - 【請求項３】 包絡線検出手段から出力されるアナログ
信号をディジタル信号に変換するＡ／Ｄ変換手段と、変
換されたディジタル信号を基準となるレベルと比較する
レベル比較手段と、レベル比較手段の出力により任意の
時間のゲート信号を発生させるゲート発生手段と、ゲー
ト発生手段の出力により信号の再生を不能にする再生制
御手段とを含むことを特徴とする請求項１記載の記録信
号のチェック回路。 - 【請求項４】 記憶担体上に情報を記録し、または再生
するピックアップを有し、ピックアップからの再生信号
を電気量に変換しデータを再生する情報記憶装置におい
て、再生信号の包絡線を検出する包絡線検出手段と、前
記包絡線検出手段から出力される信号の初期値をオフセ
ットとして前記Ａ／Ｄ変換手段で変換された値を保持し
ているオフセットレベル記憶手段と、信号の再生時に前
記包絡線検出手段から出力される信号を前記Ａ／Ｄ変換
手段でディジタル値に変換されたディジタル信号に対し
前記オフセットレベル記憶手段に記憶されている信号と
演算を行うオフセット演算手段と、前記オフセット演算
手段の出力を基準となるレベルと比較するレベル比較手
段と、レベル比較手段の出力により任意の時間のゲート
信号を発生させるゲート発生手段と、ゲート発生手段の
出力により信号の再生を不能にする再生制御手段とを有
することを特徴とする記録信号のチェック回路。 - 【請求項５】 包絡線検出手段から出力される信号を任
意の時間でサンプリングするサンプリングタイミング発
生手段と前記サンプリングタイミング発生手段からの出
力をディジタル信号に変換するＡ／Ｄ変換手段と、変換
されたディジタル信号を基準となるレベルと比較するレ
ベル比較手段と、レベル比較手段の出力により信号の再
生を不能にする再生制御手段とを含むことを特徴とする
請求項１記載の記録信号のチェック回路。 - 【請求項６】 包絡線検出手段のレベル変化が一定以上
の時、変動検出手段がタイミング出力を出すことを特徴
とする請求項２記載の記録信号のチェック回路。 - 【請求項７】 包絡線検出手段の変化率が一定以上の
時、変動検出手段がタイミング出力を出すことを特徴と
する請求項２記載の記録信号のチェック回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4255492A JP2755017B2 (ja) | 1992-02-28 | 1992-02-28 | 記録信号のチェック回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4255492A JP2755017B2 (ja) | 1992-02-28 | 1992-02-28 | 記録信号のチェック回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05242659A JPH05242659A (ja) | 1993-09-21 |
| JP2755017B2 true JP2755017B2 (ja) | 1998-05-20 |
Family
ID=12639273
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4255492A Expired - Fee Related JP2755017B2 (ja) | 1992-02-28 | 1992-02-28 | 記録信号のチェック回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2755017B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007280571A (ja) | 2006-04-12 | 2007-10-25 | Hitachi Ltd | 光ディスク装置及び再生信号処理方法 |
-
1992
- 1992-02-28 JP JP4255492A patent/JP2755017B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05242659A (ja) | 1993-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900008413B1 (ko) | 레코드 캐리어로부터 판독된 정보 신호를 구형 신호로 변환시키는 회로장치 | |
| US5057946A (en) | Magnetic disk drive apparatus | |
| JP2755017B2 (ja) | 記録信号のチェック回路 | |
| US6160779A (en) | Information recording and reproducing device and method | |
| JPH05198100A (ja) | 光学式記録媒体を用いた情報記録再生装置 | |
| JP3286025B2 (ja) | ディジタル信号検出回路 | |
| JP2598146B2 (ja) | 光学的情報記録再生方法 | |
| JP3439680B2 (ja) | ディジタル変調回路 | |
| JPH03228227A (ja) | 光学的情報記録方式 | |
| JPS6275976A (ja) | 情報記録再生装置 | |
| KR100333334B1 (ko) | 재생신호 진폭레벨 검출장치와 그를 포함하는 디스크 구동시스템 | |
| US6680885B2 (en) | Optical disc system for efficiently controlling sled motor thereof | |
| KR100300953B1 (ko) | 디지탈데이타기록/재생장치및방법 | |
| KR100243175B1 (ko) | 디스크 재생장치 | |
| JPS5850612A (ja) | 自動等化回路 | |
| KR100234240B1 (ko) | 광 자기 디스크 기록 재생장치에 있어서 재생 등화회로 | |
| JPH10302398A (ja) | 記録信号再生方法およびそれを用いた光ディスク装置 | |
| JPH0258733A (ja) | 光学式情報再生装置 | |
| JP2870060B2 (ja) | 符号化方法 | |
| KR0179252B1 (ko) | 영상 기록재생장치의 자기진단 회로 | |
| JPS58114317A (ja) | デイジタル変調信号読取装置 | |
| JPH01155559A (ja) | データ記憶装置 | |
| JPH07272412A (ja) | 情報記録装置 | |
| JP2002319231A (ja) | 光学的情報記録再生装置 | |
| JPH0589476A (ja) | 情報再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20080306 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20090306 |
|
| LAPS | Cancellation because of no payment of annual fees |