JP2754613B2 - デジタル音声信号発生装置 - Google Patents
デジタル音声信号発生装置Info
- Publication number
- JP2754613B2 JP2754613B2 JP63284246A JP28424688A JP2754613B2 JP 2754613 B2 JP2754613 B2 JP 2754613B2 JP 63284246 A JP63284246 A JP 63284246A JP 28424688 A JP28424688 A JP 28424688A JP 2754613 B2 JP2754613 B2 JP 2754613B2
- Authority
- JP
- Japan
- Prior art keywords
- audio signal
- digital audio
- signal
- sound
- signal processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrophonic Musical Instruments (AREA)
Description
好適な、デジタル音声信号発生装置に関する。
好適なデジタル音声信号発生装置において、信号処理手
段が音声合成処理に使用するメモリの空きエリアを使用
して残響音付加のための遅延処理を行うようにしたこと
で、メモリの数を減らし装置の構成を簡略化できるよう
にしたものである。
として、例えば方形波信号をそれぞれ分周比及びデュー
ティ比が異なる複数のプリセット分周器に供給し、各分
周器から出力される個々の音源信号(いわゆるボイス)
を適宜のレベルで合成するものがあった。原発振波形と
しては、3角波、正弦波等も用いられる。
に、全発音期間がアタック、ディケィ、サステイン及び
リリースの4区間に分けられ、各区間で信号の振幅(レ
ベル)が特有の変化状態を呈するものがあり、これに対
応するため、各ボイスの信号レベルが同様に変化するよ
うに、いわゆるADSR制御が行なわれる。
数の正弦波信号で周波数変調(FM)した、いわゆるFM音
源が知られており、変調度を時間の函数として、少ない
音源で多種多様の音声信号(本明細書ではオーディオ信
号を意味する)を得ることができる。
等)が用いられることがある。
楽器の音を再現するためには、極めて複雑な信号処理が
必要であり、回路規模が大きくなるという問題があっ
た。
音をデジタル録音して、これをメモリ(ROM)に書き込
んでおき、このメモリから所要の楽器の信号を読み出す
ようにした、いわゆるサンプラ音源が賞用されるように
なった。
に、デジタル音声信号はデータ圧縮されてメモリに書き
込まれ、メモリから読み出された圧縮デジタル信号は伸
長処理されて原デジタル音声信号に復する。
号だけをメモリに書き込んでおき、メモリから読み出し
た信号をピッチ変換処理して、所望の高さの音の基本周
波数信号を得るようにしている。
初期の信号波形(例えばピアノの場合には鍵盤をたたい
てからハンマーが弦に当たるまでの動作音等の音)はそ
のままメモリに書き込まれて読出されるが、基本周期の
繰返し波形となる部分はその1周期分だけ書き込まれ、
繰返して読み出される。
マント成分aに続いて、波形Pの繰返しとなる基本周波
数信号成分bが得られ、所望の楽器の音が得られる。こ
のとき、ピアノ等の音のときには、波形Pのレベルを所
定の規則に従って徐々に低下させることで、自然な楽器
音が再生される。
に残響音等の付加を行い、種々の音色の音を再生できる
ようにすることが行われている。特に、ゲーム機器の効
果音発生装置として使用する場合には、臨場感を良好に
出すため残響音を付加したいときが多く発生する。
には、デジタル音声信号をRAM等のメモリに一時的に記
憶させ、このメモリで遅延処理を行って残響音を作成す
るようにしているので、デジタル音声信号を記憶できる
容量のメモリを必要とし、装置の構成が複雑化する不都
合があった。
い簡単な構成で残響音の付加処理が行えるこの種のデジ
タル音声信号発生装置を提供することを目的とする。
〜第3図に示す如く、残響音が付加されたデジタル音声
信号を発生するデジタル音声信号発生装置において、入
力されたデジタル音声信号を記憶する記憶手段(14)
と、記憶手段(14)からのデジタル音声信号の読み出し
を制御する制御手段(12)と、制御手段(12)によって
読み出されたデジタル音声信号に対して所定の音声合成
処理を行う信号処理手段(11)とを有し、制御手段(1
2)は、デジタル音声信号のための残響音に関する信号
を発生するために、記憶手段(14)の空領域を用いてデ
ジタル音声信号に対して遅延処理を実行するように記憶
手段(14)を制御するとともに、記憶手段(14)の空領
域を容量可変に設定するようになされ、信号処理手段
(11)は、記憶手段(14)からのデジタル音声信号と残
響音に関する信号とに基づいて、残響音が付加されたデ
ジタル音声信号を発生するようにしたものである。
手段としてのRAM(14)の空きエリアを残響音付加のた
めの遅延処理用に使用することで、このRAM(14)が有
効に使用され、RAM(14)の使用効率が向上すると共
に、残響音付加用に専用のRAMが必要なくなる。
デジタル音声信号発生装置の一実施例について説明す
る。
トリッジ等の音源ROMであって、前述のようにデジタル
録音された、例えば16ビットの各種楽器の多様なデータ
が準瞬時圧縮されて、例えば4ビットにビット・レート
低減(BRRエンコード)され、ブロック化されて格納さ
れる。この場合、本例においてはピアノ等の楽器音は、
発音初期のフォルマント成分と呼ばれる非音程成分と、
特定の高さの音の1周期分の基本周波数信号である音程
成分とに分けて記憶(格納)される。
装置(DSP)を全体として示し、信号処理部(11)及び
レジスタRAM(12)が含まれる。ROM(1)の各種音源デ
ータのうちの所望のデータが、CPU(13)に制御され
て、信号処理部(11)を経由して外部RAM(14)に転送
される。この外部RAM(14)は例えば64kBの容量を有
し、音源データの他に、CPU(13)のプログラム及び残
響音付加処理用の遅延データも書き込まれ、それぞれ時
分割で用いられる。同様に各種制御データ等が格納され
たレジスタRAM(12)も信号処理部(11)及びCPU(13)
の双方からそれぞれ時分割で用いられる。
処理部(11)において、前述のBRRエンコードと逆のBRR
デコード処理により、もとの音源データに復した後、必
要に応じて、さきに述べたようなADSR処理、ピッチ変換
等の各種処理を施される。処理後のデジタル音声信号
は、D−A変換器(2)を介して、スピーカ(3)に供
給される。
示す。
左及び右の2チャンネルに合成して出力するようになさ
れており、各ボイス及び各チャンネルのデジタル音声信
号はそれぞれ時分割で演算処理されるが、説明の便宜
上、第1図及び第2図では各ボイス毎及び各チャンネル
毎にそれぞれ同じ構成の仮想的ハードウェアを設けてあ
る。
はそれぞれボイス#A,ボイス#B・・・・ボイス#Hに対す
る信号処理部であって、外部RAM(14)の端子(15)に
供給される音源選択データSRCa〜hによって音源データ
格納部(14V)から読み出された所望の音源データがそ
れぞれ供給される。ここで、音源データ格納部(14V)
とは、外部RAM(14)の音源データ及びCPU(13)のプロ
グラムデータが書き込まれたエリアを示す。
分けて音源ROM(1)に記憶された楽器音を再生する際
には、非音程成分のデータはボイス#Aの信号処理部(20
A)に供給するようにし、音程成分のデータは他のボイ
スの信号処理部(20B)〜(20H)に供給するように後述
する制御データで制御する。
ッチS1aを介して、BRRデコーダ(21)に供給されて、前
述のようにデータ伸長され、バッファRAM(22)を介し
て、ピッチ変換回路(23)に供給される。スイッチS1a
には、端子(31a)及び(32a)を介して、レジスタRAM
(12)(第3図参照)から制御データKON(キーオン)
及びKOF(キーオフ)が供給されて、その開閉が制御さ
れる。また、ピッチ変換回路(23)には、演算パラメー
タ等の制御回路(24)及び端子(33a)を経て、レジス
タRAM(12)からピッチ制御データP(H),P(L)が
供給されると共に、制御回路(24)には、端子(34a)
及びスイッチS2aを経て、例えばボイス#Hのような他の
ボイスの信号が供給される。スイッチS2aには、端子(3
5a)を介して、レジスタRAM(12)から制御データFMON
(FMオン)が供給されて、その接続状態が制御される。
れると共に、レジスタRAM(12)からの制御データENV
(エンベロープ制御)及びADSR(ADSR制御)が、それぞ
れ端子(36a)及び(37a)、制御回路(27)及び(28)
と切換スイッチS3aとを経て乗算器(26)に供給され
る。スイッチS3aの接続状態は制御データADSRの最上位
ビットによって制御される。
略するが、例えばM系列のノイズ発生器の出力がピッチ
変換回路(23)の出力と切り換えられて乗算器(26)に
供給される。
及び(29r)に共通に供給されると共に、レジスタRAM
(12)からの制御データLVL(左音量)及びRVL(右音
量)が、それぞれ端子(38a)及び(39a)を介して、乗
算器(29l)及び(29r)に供給される。
経て、レジスタRAM(12)に供給されると共に、信号処
理部(20B)の端子(34b)に供給される。スイッチS3a
の出力の波高値ENVXが、端子(42a)を経て、レジスタR
AM(12)に供給される。
(41a)の出力を、信号処理部(20B)の端子(36b)に
供給することもできる。
第1表及び第2表に示す。
表の制御データは8ボイスに共通に用意される。アドレ
ス0D以下の制御データは以下に説明する第2図に関する
ものである。なお、各レジスタはそれぞれ8ビットであ
る。
ャンネル及び右チャンネルの信号処理部であって、第1
図の信号処理部(20A)の第2の乗算器(29l)の出力
が、端子TLaを経て、左チャンネル信号処理部(50L)の
主加算器(51m1)に直接に供給されると共に、スイッチ
S4aを介して、副加算器(51el)に供給され、第3の乗
算器(29r)の出力が、端子TRaを経て、右チャンネル信
号処理部(50R)の主加算器(51mr)に直接に供給され
ると共に、スイッチS5aを介して、副加算器(51er)に
供給される。
0H)の各出力が左及び右チャンネルの信号処理部(50
L)及び(50R)の各加算器(51m1),(51el)及び(51
mr),(51er)に供給される。
るスイッチS4a,S5a;S4b,S5b・・・・S4h,S5hには、
端子(61a),(61b)・・・・(61h)を介して、レジ
スタRAM(12)から制御データEONa(エコーオン),EON
b・・・・EONhが供給され、それぞれ連動して開閉され
る。
非音程成分の信号処理を行っているときには、スイッチ
S4a及びS5aは閉状態にならないように制御され、非音程
成分には残響音(エコー)が付加されないようにしてあ
る。
と共に、レジスタRAM(12)からの制御データMVL(主音
量)が端子(62)を介して乗算器(52)に供給され、乗
算器(52)の出力が加算器(53)に供給される。
部RAM(14)の左チャンネル・エコー制御部(14El)及
びバッファRAM(55)を介して、例えば有限インパルス
応答(FIR)フィルタのようなデジタル低域フィルタ(5
6)に供給される。エコー制御部(14El)には、端子(6
3)及び(64)を介して、レジスタRAM(12)からの制御
データESA(エコースタートアドレス)及びEDL(エコー
ディレイ)が供給される。
制御部(14El),(14Er)は、外部RAM(14)内に随時
設定される。即ち、第4図に示す如く、外部RAM(14)
の音源データ格納部(14V)は使用される音源により随
時容量が変化する。このため、音源データ及び制御デー
タが記憶されていない空きエリア(14Z)が使用状態に
より発生する。このとき、この空きエリア(14Z)内に
左右のチャンネルのエコー制御部(14El),(14Er)が
設定される。このエコー制御部(14El),(14Er)のス
タートアドレスは制御データESAで設定され、このスタ
ートアドレスからエコー制御部(14El),(14Er)が続
くアドレス量は、制御データEDLで設定される。このア
ドレス量を多く確保することで、遅延量が多く設定で
き、残響時間を長くできる。
スタRAM(12)から係数データC0〜C7が供給される。
加算器(54)にフィードバックされると共に、乗算器
(58)に供給される。両乗算器(57)及び(58)には、
それぞれ端子(67)及び(68)を介して、レジスタRAM
(12)からの制御データEFB(エコーフィードバック)
及びEVL(エコー音量)が供給される。
主加算器(52)の出力と合成され、オーバサンプリング
フィルタ(59)を介して、出力端子Loutに導出される。
1図の外部RAM(14V)と同様に、それぞれ前出第3図の
外部RAM(14)の一部分であるため、各ボイス毎及び各
チャンネル毎に時分割で信号の入出力が行われる。
ファRAM(55)も、上述と同様に、時分割で用いられ
る。
ソホン、シルバル・・・・のような各種楽器の音源デー
タが0〜255の番号を付けて格納されており、ピアノ等
の非音程成分を有する音源データは、非音程成分と音程
成分とで異なる番号を付けて格納される。そして、音源
選択データSRCa〜hによって選択された8個の音源デ
ータが、各ボイスの信号処理部(20A)〜(20H)におい
て、時分割でそれぞれ所定の処理を施される。
4.1kHzに選定され、1サンプリング周期(1/fs)内に8
ボイス及び2チャンネルで例えば合計128サイクルの演
算処理が行なわれる。1演算サイクルは例えば170nSec
となる。
ン)と停止(キーオフ)とを示すスイッチS1a〜S1hの制
御は、通常とは異なり、別々のフラグを用いて行なわれ
る。即ち、制御データKON(キーオン)及びKOF(キーオ
フ)が別々に用意される。両制御データはそれぞれ8ビ
ットであって、別々のレジスタに書き込まれる。各ビッ
トD0〜D7が各ボイス#A〜#Hのキーオン、キーオフにそれ
ぞれ対応する。
ン、キーオフしたいボイスだけにフラグ“1"を立てれば
よく、従来のように、例えば個々の音符ごとに、変更し
ないビットを一旦バッファレジスタに書き込むプログラ
ムを作製するという煩わし作業が必要なくなる。
分けられた音源データを再生する際には、まず非音程成
分のデータをRAM(14V)より読出し、#Aのボイスの信号
処理部(20A)のスイッチS1aを制御して、第5図Aに示
す如く、この#Aのボイスで非音程成分aの信号処理を行
う。そして、この非音程成分aのデータがRAM(14V)よ
り全て読出されると、これに続いた音程成分の1周期だ
けのデータを繰返し読出し、#B〜#Hのいずれかの空いて
いるボイスの信号処理部(20B)〜(20H)のスイッチS
1b〜S1hを制御して、この#B〜#Hのいずれかのボイスで
音程成分の信号処理を行う。例えば#Bのボイスの信号処
理部(20B)が空いているとすると、第5図Bに示す如
く、この信号処理部(20B)で非音程成分aに続いた音
程成分bの信号処理を行う。このときには、音程成分b
はピッチ変換回路(23)で所定のピッチのデータに変換
処理される。
器音を再生中に、例えば同じ楽器の異なる高さの音を再
生して重音にするときには、第5図Aに示す如く、非音
程成分aと同じ非音程成分a′をRAM(14V)より読出
し、#Aのボイスの信号処理部(20A)で信号処理を行
う。そして、このときには音程成分bが#Bのボイスで信
号処理中なので非音程成分a′に続いた音程成分b′
は、他の空いたボイス、例えば第5図Cに示す如く、#C
のボイスの信号処理部(20C)で信号処理を行う。この
ときには、ピッチ変換回路(23)で音程成分bとは異な
る音程にピッチ変換される。そして、夫々の音は左右の
チャンネルの信号処理部(50L),(50R)の主加算器
(51m1),(51mr)又は副加算器(51el),((51er)
で加算され、2重音となって再生される。
号処理するため、ピッチ変換回路(23)においては、前
後各4サンプルの入力データに基いて補間演算、即ちオ
ーバーサンプリングを行ない、入力データと同一のサン
プリング周波数fsでピッチ変換を行っている。所望のピ
ッチは制御データP(H)及びP(L)で表わされる。
データの不均一な間引きを回避することができて、ピッ
チの細かい揺らぎが発生せず、高品質の再生音が得られ
る。
2aが閉成されると、前述のように端子(34a)に供給さ
れる、例えばボイス#Hの音声信号データがピッチ制御デ
ータP(H),P(L)に代入されたようになって、ボイ
ス#Aの音声信号が周波数変調(FM)される。
場合は被変調信号にビブラートがかかり、可聴周波の変
調信号の場合は被変調信号の再生音の音色が変化して、
特別に変調専用の音源を設けずとも、サンプラ方式でFM
音源が得られる。
トのレジスタに書き込まれ、各ビットD0〜D7がボイス#A
〜#Hにそれぞれ対応する。
基いて、ピッチ変換回路(23)の出力信号のレベルが時
間的に制御される。
3aは図示の接続状態となってADSR制御が行なわれ、制御
データADSRのMSBが“0"の場合にはスイッチS3aが図示と
は逆の接続状態となってフェーディング等のエンベロー
プ制御が行なわれる。
ットにより、直接指定、直線または折線フェードイン、
直線または指数フェードアウトの5モードを選択するこ
とができ、各モードの初期値には現在の波高値が採用さ
れる。
でのみ直線的に上昇し、ディケィ、サステイン及びリリ
ースの3区間では指数的に下降する。
は、制御データENVの下位5ビットで指定されるパラメ
ータ値に応じて各モード毎に適宜に設定される。
タADSR(2)の上位及び下位の各4ビットで指定される
パラメータ値に応じて設定され、サステインレベルと、
デッケィ及びリリースの時間長とは、制御データADSR
(1)の各2ビットで指定されるパラメータ値に応じて
設定される。
に、ADSRモードのアタック区間において、信号レベルが
直線的に上昇するようになっているが、ADSRモードをエ
ンベロープモードに切換え、アタック区間に折線フェー
ドインモードを対応させると共に、ディケィ、サステイ
ン及びリリースの3区間に指数フェードアウトモードを
対応させて、より自然なADSR制御をマニュアルに行なう
ことができる。
入力をそれぞれ端子(41a)及び(42a)からレジスタRA
M(12)に供給し、サンプル周期ごとに書き換えること
により、例えば同じ楽器の音源データからそれぞれピッ
チが大きく異なる複数の音声信号を得るような場合、所
定ADSRパターンと異なる任意のエンベロープ特性の音声
信号が得るれる。
スイッチS4a,S5a;〜S4h,S5hが端子(61a)〜(61h)
からの制御データEON(EONa〜EONh)によりそれぞれ閉
成されて、エコーをかけるべきボイスが選択される。制
御データEONは前出第2表に示すように、8ビットのレ
ジスタに書き込まれる。
るエコーの遅延時間は、端子(64)からエコー制御部
(14El)に供給される制御データEDLによって、例えば
0〜255msecの範囲で左右のチャンネルで等しく指定さ
れる。また、先行及び後続エコーの振幅比は、端子(6
7)から乗算器(57)に供給される、符号付8ビットの
制御データEFBにより左右のチャンネルで同相に設定さ
れる。
(14)のうち、エコー制御に用いる部分の先頭アドレス
の上位8ビットを与える。
付8ビットの係数C0〜C7が供給されて、聴感上、自然な
エコー音が得られるように、フィルタ(56)の通過特性
が設定される。
8)において制御データEVLを乗算されて、乗算器(52)
において制御データMVLを乗算された主音声信号と加算
器(53)で合成される。両制御データMVL及びEVLは、い
ずれも符号なし8ビットであって、相互に独立であり、
左右のチャンネルについてもそれぞれ独立である。
にレベル制御することができて、原音響空間をイメージ
させるような、臨場感に富む再生音場を得ることができ
る。
分としての非音程成分を、#Aのボイスの信号処理部(20
A)で信号処理を行うようにし、音程成分を#B〜#Hのい
ずれかの空いたボイスの信号処理部(20B)〜(20H)で
信号処理を行うようにしたことで、8ボイスで最大7重
音までの非音程成分を含むサンプラ音源による良好な楽
器音の再生が行われる。このため、1音毎に非音程成分
と音程成分との2ボイスを割合てる場合に比べ、少ない
ボイス数でより多くの多重音の再生ができるようにな
る。
での残響音付加処理を行うときに、デジタル音声信号の
遅延処理を、音源データ格納用の外部RAM(14)の空き
エリアを使用して行うようにしたので、外部RAM(14)
が有効に使用されて使用効率が向上し、遅延処理用の専
用のRAMが不要になる。このため、本例の音声信号発生
装置は少ないメモリで構成でき、回路構成が簡単にな
る。
て、遅延処理用のエコー制御部(14El),(14Er)が設
定できる容量は少なくなるが、音源ROM(1)に記憶さ
せる音楽ソフトを製作する際に、音源データ格納部(14
V)とエコー制御部(14El),(14Er)との合計の容量
が外部RAM(14)の総記憶容量を越えないように考慮す
れば良い。
逸脱することなく、その他種々の構成が取り得ることは
勿論である。
付加のための遅延処理を行う専用のメモリが不要で、装
置の構成が簡単になる利益がある。
の一実施例の要部の構成を示すブロック図、第3図は本
発明の一実施例の全体の構成を示すブロック図、第4図
及び第5図は夫々第1図例の説明に供する略線図、第6
図はサンプラ音源の説明に供する略線図である。 (10)はデジタル信号処理装置、(12)はレジスタRA
M、(14)は外部RAM、(14V)は音源データ格納部、(1
4El),(14Er)はエコー制御部、(20A),(20B)・
・・・(20H),(50L),(50R)は信号処理部、(2
2)はRAM、(23)はピッチ変換回路、(24),(27),
(28)は制御回路、(26),(29l),(29r),(5
2),(57),(58),(71)は乗算器、(51m1),(5
1mr)は主加算器、(51el),(51er)は副加算器であ
る。
Claims (1)
- 【請求項1】残響音が付加されたデジタル音声信号を発
生するデジタル音声信号発生装置において、 入力されたデジタル音声信号を記憶する記憶手段と、 上記記憶手段からのデジタル音声信号の読み出しを制御
する制御手段と、 上記制御手段によって読み出されたデジタル音声信号に
対して所定の音声合成処理を行う信号処理手段とを有
し、 上記制御手段は、上記デジタル音声信号のための残響音
に関する信号を発生するために、上記記憶手段の空領域
を用いて上記デジタル音声信号に対して遅延処理を実行
するように上記記憶手段を制御するとともに、上記記憶
手段の空領域を容量可変に設定するようになされ、 上記信号処理手段は、上記記憶手段からのデジタル音声
信号と上記残響音に関する信号とに基づいて、残響音が
付加されたデジタル音声信号を発生する ことを特徴とするデジタル音声信号発生装置。
Priority Applications (11)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63284246A JP2754613B2 (ja) | 1988-11-10 | 1988-11-10 | デジタル音声信号発生装置 |
US07/428,842 US5111530A (en) | 1988-11-04 | 1989-10-30 | Digital audio signal generating apparatus |
GB8924630A GB2226683B (en) | 1988-11-04 | 1989-11-01 | A digital audio signal generating apparatus |
KR1019890015923A KR0160493B1 (ko) | 1988-11-04 | 1989-11-03 | 디지탈 오디오 신호 발생 장치 및 데이타 처리 장치 |
DE3936693A DE3936693C2 (de) | 1988-11-04 | 1989-11-03 | Vorrichtung zum Erzeugen digitaler Audiosignale |
FR8914461A FR2638883B1 (fr) | 1988-11-04 | 1989-11-03 | Appareil de generation de signal audio numerique |
GB9304330A GB2263350A (en) | 1988-11-04 | 1993-03-03 | Digital processor for audio signal generator. |
GB9304331A GB2263357B (en) | 1988-11-04 | 1993-03-03 | A digital audio signal generating apparatus |
GB9304329A GB2263356B (en) | 1988-11-04 | 1993-03-03 | A digital audio signal generating apparatus |
HK121795A HK121795A (en) | 1988-11-04 | 1995-07-27 | A digital audio signal generating apparatus |
HK121395A HK121395A (en) | 1988-11-04 | 1995-07-27 | A digital audio signal generating apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63284246A JP2754613B2 (ja) | 1988-11-10 | 1988-11-10 | デジタル音声信号発生装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02130598A JPH02130598A (ja) | 1990-05-18 |
JP2754613B2 true JP2754613B2 (ja) | 1998-05-20 |
Family
ID=17676055
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63284246A Expired - Lifetime JP2754613B2 (ja) | 1988-11-04 | 1988-11-10 | デジタル音声信号発生装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2754613B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2768204B2 (ja) * | 1992-03-10 | 1998-06-25 | ヤマハ株式会社 | 楽音データ記録再生装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62106498A (ja) * | 1985-11-05 | 1987-05-16 | カシオ計算機株式会社 | 電子楽器 |
JPS62131296A (ja) * | 1985-12-03 | 1987-06-13 | カシオ計算機株式会社 | 電子楽器 |
-
1988
- 1988-11-10 JP JP63284246A patent/JP2754613B2/ja not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62106498A (ja) * | 1985-11-05 | 1987-05-16 | カシオ計算機株式会社 | 電子楽器 |
JPS62131296A (ja) * | 1985-12-03 | 1987-06-13 | カシオ計算機株式会社 | 電子楽器 |
Also Published As
Publication number | Publication date |
---|---|
JPH02130598A (ja) | 1990-05-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0160493B1 (ko) | 디지탈 오디오 신호 발생 장치 및 데이타 처리 장치 | |
JP4181637B2 (ja) | ウェーブテーブルシンセサイザに使用される音響サンプルを予め処理するための期間強制フィルタ | |
JP2008112183A (ja) | 音響シンセサイザにおける低減メモリリバーブシミュレータ | |
EP0925576A1 (en) | Wavetable synthesizer and operating method using a variable sampling rate approximation | |
JP2565073B2 (ja) | ディジタル信号処理装置 | |
JP3482685B2 (ja) | 電子楽器の音源装置 | |
JP2001508886A (ja) | サウンドシンセサイザにおける指数減衰の近似装置および方法 | |
JP2754613B2 (ja) | デジタル音声信号発生装置 | |
JPH07121181A (ja) | 音声情報処理装置 | |
JP2770353B2 (ja) | 電子楽器 | |
JPS61204698A (ja) | 楽音信号発生装置 | |
JP2734024B2 (ja) | 電子楽器 | |
JP2679175B2 (ja) | 音声信号発生装置 | |
JP2730101B2 (ja) | デジタル音声信号発生装置 | |
JP2643387B2 (ja) | デジタル音声信号発生装置 | |
JP2611406B2 (ja) | デジタル音声信号発生装置 | |
JPH02135564A (ja) | データ処理装置 | |
JPH02125297A (ja) | デジタル音声信号発生装置 | |
JP3552265B2 (ja) | 音源装置および音声信号形成方法 | |
JP3520553B2 (ja) | 音源装置 | |
JP3094759B2 (ja) | 楽音信号分配処理装置 | |
JPH02128600A (ja) | 擬似ステレオ信号発生装置 | |
JP2642092B2 (ja) | デジタルエフェクト装置 | |
JPH02135398A (ja) | デジタル音声信号発生装置 | |
JP3560068B2 (ja) | 音響データ処理装置および音源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080306 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090306 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090306 Year of fee payment: 11 |