JP2752795B2 - 負帰還増幅器 - Google Patents
負帰還増幅器Info
- Publication number
- JP2752795B2 JP2752795B2 JP3014654A JP1465491A JP2752795B2 JP 2752795 B2 JP2752795 B2 JP 2752795B2 JP 3014654 A JP3014654 A JP 3014654A JP 1465491 A JP1465491 A JP 1465491A JP 2752795 B2 JP2752795 B2 JP 2752795B2
- Authority
- JP
- Japan
- Prior art keywords
- bipolar transistor
- type bipolar
- npn
- negative feedback
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は負帰還増幅器に関し、特
に、入出力インピーダンスの周波数特性を改善した高周
波用の負帰還増幅器に関する。
に、入出力インピーダンスの周波数特性を改善した高周
波用の負帰還増幅器に関する。
【０００２】
【従来の技術】従来の高周波用広帯域増幅器の一例の回
路図を図４に示す。この増幅器は、基本的には、同図に
示すように、高位電源端子１と接地端子２との間にコレ
クタ抵抗ＲC1とＮＰＮ型バイポーラトランジスタ（以後
トランジスタと記す）Ｑ1 とエミッタ抵抗ＲE1とを直列
に接続したコレクタ負荷エミッタ接地の増幅回路と、同
様に、コレクタ抵抗ＲC2とＮＰＮトランジスタＱ2 とエ
ミッタ抵抗ＲE2とからなる増幅回路とを縦列に接続した
ものである。そして、周波数帯域を広くするために、後
段のＮＰＮトランジスタＱ2 のエミッタと前段のＮＰＮ
トランジスタＱ1 のベースとの間に帰還抵抗ＲF1を接続
して負帰還をかけ、更に、後段のエミッタ抵抗ＲE2に並
列にエミッタピーキングキャパシタＣ1 を接続してい
る。
路図を図４に示す。この増幅器は、基本的には、同図に
示すように、高位電源端子１と接地端子２との間にコレ
クタ抵抗ＲC1とＮＰＮ型バイポーラトランジスタ（以後
トランジスタと記す）Ｑ1 とエミッタ抵抗ＲE1とを直列
に接続したコレクタ負荷エミッタ接地の増幅回路と、同
様に、コレクタ抵抗ＲC2とＮＰＮトランジスタＱ2 とエ
ミッタ抵抗ＲE2とからなる増幅回路とを縦列に接続した
ものである。そして、周波数帯域を広くするために、後
段のＮＰＮトランジスタＱ2 のエミッタと前段のＮＰＮ
トランジスタＱ1 のベースとの間に帰還抵抗ＲF1を接続
して負帰還をかけ、更に、後段のエミッタ抵抗ＲE2に並
列にエミッタピーキングキャパシタＣ1 を接続してい
る。
【０００３】
【発明が解決しようとする課題】上述した従来の負帰還
増幅器では、エミッタピーキングキャパシタＣ1 によっ
て高域での帰還量を減らし、広帯域特性を得ている。
増幅器では、エミッタピーキングキャパシタＣ1 によっ
て高域での帰還量を減らし、広帯域特性を得ている。
【０００４】ところがこの回路構成では、帰還量が減る
とオープンループの特性に近くなるので、特に高周波系
の特性インピーダンス５０Ωに対して入力インピーダン
スが高い方にずれる。又、出力インピーダンスも高くな
る。この結果、入出力のインピーダンスマッチングがと
れなってしまうという問題がある。
とオープンループの特性に近くなるので、特に高周波系
の特性インピーダンス５０Ωに対して入力インピーダン
スが高い方にずれる。又、出力インピーダンスも高くな
る。この結果、入出力のインピーダンスマッチングがと
れなってしまうという問題がある。
【０００５】
【課題を解決するための手段】本発明の負帰還増幅器
は、帰還抵抗に容量を並列に接続したことを特徴とし、
エミッタピーキングによる帰還量の低下を防ぎ、広帯域
に亘って安定なインピーダンス特性を実現する。
は、帰還抵抗に容量を並列に接続したことを特徴とし、
エミッタピーキングによる帰還量の低下を防ぎ、広帯域
に亘って安定なインピーダンス特性を実現する。
【０００６】
【実施例】次に、本発明の最適な実施例について、図面
を参照して説明する。図１は、本発明の第１の実施例の
回路図である。
を参照して説明する。図１は、本発明の第１の実施例の
回路図である。
【０００７】本実施例が図４に示す従来の負帰還増幅器
と異なるのは、帰還抵抗ＲF1に並列に容量ＣF1を設けた
点である。
と異なるのは、帰還抵抗ＲF1に並列に容量ＣF1を設けた
点である。
【０００８】ここで、負帰還増幅器の入力インピーダン
スについて考えてみる。図１及び図４に示す負帰還増幅
器において、入力インピーダンスＺi は、エミッタピー
キングキャパシタＣ1 の効果のない低周波帯では、下記
の（１）式で表される。
スについて考えてみる。図１及び図４に示す負帰還増幅
器において、入力インピーダンスＺi は、エミッタピー
キングキャパシタＣ1 の効果のない低周波帯では、下記
の（１）式で表される。
【０００９】
【００１０】そして、高周波系の負帰還増幅器では、こ
の入力インピーダンスＺiLが５０Ωになるように設計さ
れている。
の入力インピーダンスＺiLが５０Ωになるように設計さ
れている。
【００１１】ところが、エミッタピーキングキャパシタ
Ｃ1 の効果がでる周波数帯では、入力インピーダンス
は、
Ｃ1 の効果がでる周波数帯では、入力インピーダンス
は、
【００１２】
【００１３】となり、（２）式では、（１）式における
ＲE2の項が
ＲE2の項が
【００１４】
【００１５】に入れ替っている。すなわち、（２）式と
（１）式とを比較すると、（２）式の方が（１）式より
も分母が小さくなっているので、（２）式のＺiHの方が
（１）式のＺiLよりも大きくなる。
（１）式とを比較すると、（２）式の方が（１）式より
も分母が小さくなっているので、（２）式のＺiHの方が
（１）式のＺiLよりも大きくなる。
【００１６】ところが本実施例においては、帰還抵抗Ｒ
F1に並列に容量ＣF1が入っているために、入力インピー
ダンスは以下のようになる。
F1に並列に容量ＣF1が入っているために、入力インピー
ダンスは以下のようになる。
【００１７】
【００１８】（２）式では、角速度ωが大きくなるにつ
れて、
れて、
【００１９】
【００２０】の項だけが小さくなっていったが、（３）
式では、
式では、
【００２１】
【００２２】の項も追従して小さくなって行く。
【００２３】従って、（３）式では、分母が（２）式ほ
どには小さくならず、入力インピーダンスは高い周波数
でも低く保たれる。
どには小さくならず、入力インピーダンスは高い周波数
でも低く保たれる。
【００２４】図２に、本実施例の効果を評価した結果を
示す。図２は、本実施例におけるＳパラメータの周波数
特性を示すものであって、入力インピーダンスＳ11の周
波数特性図である。
示す。図２は、本実施例におけるＳパラメータの周波数
特性を示すものであって、入力インピーダンスＳ11の周
波数特性図である。
【００２５】従来の負帰還増幅器では、同図中に実線で
示すように、インピーダンスの高くなるところでＳ11が
悪化していた。これに対して、本実施例では、破線で示
すように、従来のものほどには悪化せず、本発明の効果
が表れていることが分る。
示すように、インピーダンスの高くなるところでＳ11が
悪化していた。これに対して、本実施例では、破線で示
すように、従来のものほどには悪化せず、本発明の効果
が表れていることが分る。
【００２６】次に、本発明の第２の実施例について、図
３を参照して説明する。図３は、本発明の第２の実施例
の回路図である。
３を参照して説明する。図３は、本発明の第２の実施例
の回路図である。
【００２７】本実施例では、エミッタ接地の２段の増幅
回路に、帰還抵抗ＲF1とＲF2による直並列帰還および並
直列帰還がかかっている。そして、帰還抵抗ＲF2には、
並列に容量ＣF2が接続されている。
回路に、帰還抵抗ＲF1とＲF2による直並列帰還および並
直列帰還がかかっている。そして、帰還抵抗ＲF2には、
並列に容量ＣF2が接続されている。
【００２８】この場合、出力インピーダンスに着目する
と、低周波帯においては、
と、低周波帯においては、
【００２９】
【００３０】となる。一方、容量ＣF2がない時の高周波
帯では、
帯では、
【００３１】
【００３２】となり、（４）式で出力インピーダンスＺ
oLよりも（５）式での出力インピーダンスＺoHの方が大
きくなる。
oLよりも（５）式での出力インピーダンスＺoHの方が大
きくなる。
【００３３】ところが、帰還抵抗ＲF2に並列に容量ＣF2
を入れることによって、高周波帯での出力インピーダン
スは、
を入れることによって、高周波帯での出力インピーダン
スは、
【００３４】
【００３５】となる。従って、高周波帯では、（６）式
の出力インピーダンスＺoCは、（５）式の出力インピー
ダンスＺoHよりも低く抑えられる。
の出力インピーダンスＺoCは、（５）式の出力インピー
ダンスＺoHよりも低く抑えられる。
【００３６】尚、以上の第１および第２の実施例におい
ては、ＮＰＮ型バイポーラトランジスタを用いて説明し
たが、本発明はこれに限られもものではない。これまで
の説明から明らかなように、ＰＮＰ型バイポーラトラン
ジスタであっても同様の効果を得ことができる。又、Ｍ
ＯＳ電界効果型トランジスタであってもよい。
ては、ＮＰＮ型バイポーラトランジスタを用いて説明し
たが、本発明はこれに限られもものではない。これまで
の説明から明らかなように、ＰＮＰ型バイポーラトラン
ジスタであっても同様の効果を得ことができる。又、Ｍ
ＯＳ電界効果型トランジスタであってもよい。
【００３７】
【発明の効果】以上説明したように、本発明は、負帰還
増幅器の帰還抵抗に並列の容量を設けることにより、高
周波帯における帰還量の低下を防いで入出力インピーダ
ンスをコントロールすることができ、広帯域に亘って、
インピーダンスを安定にすることができるという効果を
有する。
増幅器の帰還抵抗に並列の容量を設けることにより、高
周波帯における帰還量の低下を防いで入出力インピーダ
ンスをコントロールすることができ、広帯域に亘って、
インピーダンスを安定にすることができるという効果を
有する。
【図１】本発明の第１の実施例の回路図である。
【図２】本発明の第１の実施例および従来の負帰還増幅
器における入力インピーダンスＳ11の周波数特性を表す
図である。
器における入力インピーダンスＳ11の周波数特性を表す
図である。
【図３】本発明の第２の実施例の回路図である。
【図４】従来の負帰還増幅器の一例の回路図である。
１ 高位電源端子 ２ 接地端子
Claims (2)
- 【請求項１】 コレクタ負荷エミッタ接地の第１のＮＰ
Ｎ型バイポーラトランジスタからなる前段の増幅回路と
コレクタ負荷エミッタ接地の第２のＮＰＮ型バイポーラ
トランジスタからなる後段の増幅回路とを縦列に接続
し、第２のＮＰＮ型バイポーラトランジスタのエミッタ
から第１のＮＰＮ型バイポーラトランジスタのベースに
帰還抵抗を介して負帰還をかける負帰還増幅器におい
て、前記帰還抵抗に並列に容量を接続したことを特徴と
する負帰還増幅器。 - 【請求項２】 コレクタ負荷エミッタ接地の第１のＮＰ
Ｎ型バイポーラトランジスタからなる前段の増幅回路と
コレクタ負荷エミッタ接地の第２のＮＰＮ型バイポーラ
トランジスタからなる後段の増幅回路とを縦列に接続
し、第２のＮＰＮ型バイポーラトランジスタのエミッタ
から第１のＮＰＮ型バイポーラトランジスタのベースに
第１の帰還抵抗を介して負帰還をかけ、第２のＮＰＮ型
バイポーラトランジスタのコレクタから第２の帰還抵抗
を介して第１のＮＰＮ型バイポーラトラジスタのエミッ
タに負帰還をかける負帰還増幅器において、第２の帰還
抵抗に並列に容量を接続したことを特徴とする負帰還増
幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3014654A JP2752795B2 (ja) | 1991-02-06 | 1991-02-06 | 負帰還増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3014654A JP2752795B2 (ja) | 1991-02-06 | 1991-02-06 | 負帰還増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04249410A JPH04249410A (ja) | 1992-09-04 |
| JP2752795B2 true JP2752795B2 (ja) | 1998-05-18 |
Family
ID=11867203
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3014654A Expired - Fee Related JP2752795B2 (ja) | 1991-02-06 | 1991-02-06 | 負帰還増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2752795B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7991370B2 (en) | 2006-10-13 | 2011-08-02 | Sony Corporation | Amplifier circuit and receiving device |
| JP2011155380A (ja) * | 2010-01-26 | 2011-08-11 | Toyota Central R&D Labs Inc | 高周波増幅回路 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3972002A (en) * | 1974-12-30 | 1976-07-27 | Bell Telephone Laboratories, Incorporated | Dual feedback amplifier |
| JPS6156810A (ja) * | 1984-08-27 | 1986-03-22 | Brother Ind Ltd | 工作機械における各種穴加工のステップ加工装置 |
| JPS61214645A (ja) * | 1985-03-20 | 1986-09-24 | Tamura Electric Works Ltd | 送話増幅回路のダ−リントン接続回路 |
| JPS6356810U (ja) * | 1986-10-02 | 1988-04-15 |
-
1991
- 1991-02-06 JP JP3014654A patent/JP2752795B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7991370B2 (en) | 2006-10-13 | 2011-08-02 | Sony Corporation | Amplifier circuit and receiving device |
| JP2011155380A (ja) * | 2010-01-26 | 2011-08-11 | Toyota Central R&D Labs Inc | 高周波増幅回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04249410A (ja) | 1992-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0370725B1 (en) | Amplifier circuit using feedback load | |
| US5150076A (en) | Emitter-grounded amplifier circuit with bias circuit | |
| EP0352790B1 (en) | Integrator and active filter including integrator with simple phase compensation | |
| US4240040A (en) | Operational amplifier | |
| US4406990A (en) | Direct coupled DC amplification circuit | |
| US4695940A (en) | Dynamic frequency divider with a mixer stage and an amplifier | |
| GB2076244A (en) | Amplifier arrangement | |
| JP2752795B2 (ja) | 負帰還増幅器 | |
| US4048577A (en) | Resistor-controlled circuit for improving bandwidth of current gain cells | |
| JP3125723B2 (ja) | エミッタ接地増幅回路用バイアス回路 | |
| US4689580A (en) | Active filter circuit | |
| US4593252A (en) | Enhanced transconductance amplifier | |
| CA1194151A (en) | Circuit arrangement comprising a differential amplifier | |
| US4280103A (en) | Multistage transistor amplifier | |
| US6501332B1 (en) | Apparatus and method for electrical signal amplification | |
| JPH0241928Y2 (ja) | ||
| US4829265A (en) | Operational amplifier | |
| JP3133864B2 (ja) | トランジスタ増幅器 | |
| JPS6129203A (ja) | 増巾器 | |
| US5955900A (en) | Equivalent inductance circuit having a common input/output terminal | |
| JPS6161568B2 (ja) | ||
| JP3085203B2 (ja) | プリアンプ | |
| JP3305746B2 (ja) | 電流源発生装置 | |
| JPH0680999B2 (ja) | 利得制御増幅器 | |
| JPH0653752A (ja) | 増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980203 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |