JP2751447B2 - Noise reduction device - Google Patents
Noise reduction deviceInfo
- Publication number
- JP2751447B2 JP2751447B2 JP1216404A JP21640489A JP2751447B2 JP 2751447 B2 JP2751447 B2 JP 2751447B2 JP 1216404 A JP1216404 A JP 1216404A JP 21640489 A JP21640489 A JP 21640489A JP 2751447 B2 JP2751447 B2 JP 2751447B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- video signal
- output
- noise
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Picture Signal Circuits (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、テレビ、ビデオ、ビデオカメラの映像信号
のフィールド、あるいはフレーム相関を利用することに
よって、動きのある画像においてもノイズを低減するも
ので、その場合、特に入力映像信号のS/N比が変化した
とき、効果的にノイズの低減を行うことができるノイズ
低減装置に関するものである。The present invention relates to a technique for reducing noise even in a moving image by using a field or frame correlation of a video signal of a television, video, or video camera. In this case, the present invention relates to a noise reduction device that can effectively reduce noise particularly when the S / N ratio of an input video signal changes.
従来の技術 従来のノイズ低減装置としては、例えば特開昭61-158
574号公報に示されている。2. Description of the Related Art As a conventional noise reduction device, for example,
No. 574.
第４図は、従来のノイズ低減装置を示すブロック図で
あり、１は映像信号の入力端子である。２は入力映像信
号をアナログ信号からディジタル信号に変換するA/D変
換器である。３は２つの入力信号があり、一方の入力信
号から他方の入力信号を減算する減算回路である。４は
入力映像信号からノイズを低減した信号を、１フレーム
遅延させるフレームメモリである。NTSCカラー映像信号
の色信号は１フレーム毎に位相反転している。５はこれ
を補償するためのクロマインバート回路であり、フレー
ムメモリ４で遅延された映像信号の色信号のみを位相反
転する。６は入力映像信号と１フレーム遅延した映像信
号とを減算してフレーム差信号を得る減算回路である。
７は減算回路６の出力であるフレーム差信号を直列ディ
ジタル信号から並列ディジタル信号に変換する直列−並
列変換回路である。８は直列−並列変換回路７からの出
力の並列ディジタル信号に直行変換であるアダマール変
換を施し、フレーム差信号から縦方向成分、横方向成
分、斜め方向成分を取り出すアダマール変換回路であ
る。アダマール変換回路８の出力はノイズ成分と動き成
分の分布が異なるので、９はそのことを利用してノイズ
成分を抽出する非線形処理回路である。10はアダマール
逆変換回路であり、非線形処理回路９から抽出されたノ
イズ信号はアダマール変換されて得られたものであるか
らアダマール逆変換することにより元の時間軸に戻す。
11は並列ディジタル信号を元の直列ディジタル信号に戻
す並列−直列変換回路である。12はディジタル信号をア
ナログ信号に変換するD/A変換器である。FIG. 4 is a block diagram showing a conventional noise reduction device, and 1 is an input terminal for a video signal. Reference numeral 2 denotes an A / D converter for converting an input video signal from an analog signal to a digital signal. A subtraction circuit 3 has two input signals and subtracts one input signal from the other input signal. Reference numeral 4 denotes a frame memory that delays a signal obtained by reducing noise from an input video signal by one frame. The color signal of the NTSC color video signal is inverted every frame. Reference numeral 5 denotes a chroma inverting circuit for compensating for this, and inverts only the phase of the color signal of the video signal delayed by the frame memory 4. Reference numeral 6 denotes a subtraction circuit for subtracting the input video signal and the video signal delayed by one frame to obtain a frame difference signal.
Reference numeral 7 denotes a serial-parallel conversion circuit for converting the frame difference signal output from the subtraction circuit 6 from a serial digital signal to a parallel digital signal. Reference numeral 8 denotes a Hadamard transform circuit that performs a Hadamard transform, which is a direct transform, on the parallel digital signal output from the serial-parallel conversion circuit 7 to extract a vertical component, a horizontal component, and an oblique component from the frame difference signal. Since the output of the Hadamard transform circuit 8 has a different distribution between the noise component and the motion component, reference numeral 9 denotes a non-linear processing circuit for extracting the noise component by using this fact. Numeral 10 denotes an inverse Hadamard transform circuit. Since the noise signal extracted from the non-linear processing circuit 9 is obtained by Hadamard transform, the signal is returned to the original time axis by Hadamard inverse transform.
Reference numeral 11 denotes a parallel-to-serial conversion circuit for returning a parallel digital signal to an original serial digital signal. Reference numeral 12 denotes a D / A converter for converting a digital signal into an analog signal.
以上のように構成された従来のノイズ低減装置におい
て、入力端子１から映像信号が入力するとA/D変換器２
でディジタル信号に変換され、この信号は、減算器３を
通ることにより後述の非相関成分が減算され、理想的に
はノイズ成分を含まない映像信号成分となり、フレーム
メモリ４にストアされ１フレームの間遅延される。この
１フレーム分遅延した映像信号は、１フレーム信号とは
色信号の位相が反転しているため、クロマインバート回
路５によって位相補償され色信号の位相のみが反転させ
られた後、減算器６によりクロマ位相が等しい２つの映
像信号のフレーム差信号が得られる。本来、入力映像信
号が静止画であるとき、このフレーム差信号はノイズ成
分そのものとなり、以下に説明する回路を必要とせずノ
イズ抽出ができる。しかし、入力映像信号が動きのある
画像であるとこのフレーム差信号は、フレーム相関のな
い信号成分とノイズ成分とが合わさった信号となる。以
下、このフレーム差信号からノイズ成分のみを得る方法
について述べる。このフレーム差信号は、直列−並列変
換器７により直列ディジタル信号から並列ディジタル信
号に変換され、アダマール変換回路８でフレーム差信号
を低域成分、縦方向成分、横方向成分など、信号として
特徴をよく表す成分に分解される。いま、アダマール変
換の変換次数は４×２次の２次元アダマール変換がなさ
れているとする。この場合、入力の１パターン絵素は第
６図に示すようになり、入力は、 となる。２×４次のアダマール変換の変換出力をＦ24と
する。In the conventional noise reduction device configured as described above, when a video signal is input from the input terminal 1, the A / D converter 2
This signal is converted into a digital signal. The signal passes through a subtracter 3 to be subtracted from a non-correlation component described later, and becomes a video signal component ideally containing no noise component. Is delayed. Since the phase of the color signal of the video signal delayed by one frame is inverted with respect to that of the one frame signal, only the phase of the color signal is inverted by the chroma inverting circuit 5 and only the phase of the color signal is inverted. A frame difference signal between two video signals having the same chroma phase is obtained. Originally, when the input video signal is a still image, this frame difference signal becomes a noise component itself, and noise can be extracted without the need for a circuit described below. However, if the input video signal is a moving image, the frame difference signal is a signal in which a signal component having no frame correlation and a noise component are combined. Hereinafter, a method of obtaining only a noise component from the frame difference signal will be described. The frame difference signal is converted from a serial digital signal to a parallel digital signal by a serial-parallel converter 7, and the Hadamard conversion circuit 8 converts the frame difference signal into a signal such as a low-frequency component, a vertical component, and a horizontal component. Decomposes into well represented components. Now, it is assumed that the transformation order of the Hadamard transform is a 4 × 2 order two-dimensional Hadamard transform. In this case, one pattern picture element of the input is as shown in FIG. 6, and the input is Becomes The converted output of the 2 × 4 Hadamard transform is F 24 .
上式により、４×２次の入力絵素Ｘ24からアダマール
変換の出力Ｆ24が得られる。Ｈ2,H4は下記の通りであ
る。 From the above equation, the output F 24 of the Hadamard transform is obtained from the input picture element X 24 of 4 × 2 order. H 2 and H 4 are as follows.
アダマール変換回路８からの出力は８成分の変換出力
となり、これら８成分出力は前述した通り各々の特徴を
示すものである。一方、ノイズは相関性を持たないの
で、アダマール変換回路８の出力の８成分にほぼ均等に
分散する。このアダマール変換回路８の出力におけるノ
イズレベルは、周知の如く入力信号のノイズレベルに対
応するものであるから、第５図に示すような入出力特性
を有する非線形処理回路９を通して、これらの各成分か
ら小レベルのノイズ成分のみを取り出すことができる。
この非線形処理回路９により抽出された各成分はアダマ
ール変換により得られたものであるから、アダマール逆
変換回路10を通すことにより元の時間軸に戻され、ここ
で並列ディジタルノイズ信号を得ることになる。並列−
直列変換回路11では、並列ディジタルノイズ信号を入力
形態と同様の直列ディジタル信号にする。ここで得た信
号は、フレーム相関をもたないフレーム差信号からノイ
ズ成分だけを抽出したもので、前述したように減算回路
３に供給され、入力映像信号からノイズ成分を引くこと
によりノイズのないディジタル映像信号が得られること
になる。そして、A/D変換器12でディジタル映像信号が
元のアナログ信号に変換されて出力される。 The output from the Hadamard transform circuit 8 is a converted output of eight components, and these eight component outputs indicate the respective characteristics as described above. On the other hand, since the noise has no correlation, the noise is distributed almost equally to the eight components of the output of the Hadamard transform circuit 8. Since the noise level at the output of the Hadamard transform circuit 8 corresponds to the noise level of the input signal as is well known, each of these components is passed through the non-linear processing circuit 9 having input / output characteristics as shown in FIG. , It is possible to extract only a low-level noise component.
Since each component extracted by the non-linear processing circuit 9 is obtained by Hadamard transform, it is returned to the original time axis by passing through the Hadamard inverse transform circuit 10, and the parallel digital noise signal is obtained here. Become. Parallel-
The serial conversion circuit 11 converts the parallel digital noise signal into a serial digital signal similar to the input form. The signal obtained here is a signal obtained by extracting only the noise component from the frame difference signal having no frame correlation, and is supplied to the subtraction circuit 3 as described above, and the noise-free signal is obtained by subtracting the noise component from the input video signal. A digital video signal is obtained. Then, the digital video signal is converted into an original analog signal by the A / D converter 12 and output.
発明が解決しようとする課題 このような方法によるノイズ低減装置は、静止画にお
いてはもちろん、動画においても残像を出さずにノイズ
低減することができる。Problems to be Solved by the Invention The noise reduction device according to such a method can reduce noise without producing an afterimage not only in a still image but also in a moving image.
しかしながら上記のような装置では、入力映像信号の
ノイズレベルが上がるとアダマール変換回路８の各成分
の出力に含まれるノイズレベルも上がり、反対に入力映
像信号のノイズレベルが下がるとアダマール変換回路８
の出力に含まれるノイズ成分も下がるという状況である
にもかかわらず、非線形処理回路９の特性は固定であ
り、フレーム差信号からよりよくノイズ成分を抽出する
ことができない、という問題点を有していた。However, in the above-described apparatus, when the noise level of the input video signal increases, the noise level included in the output of each component of the Hadamard conversion circuit 8 also increases, and when the noise level of the input video signal decreases, the Hadamard conversion circuit 8 decreases.
Despite the fact that the noise component included in the output of the non-linear processing circuit also decreases, the characteristic of the nonlinear processing circuit 9 is fixed, and there is a problem that the noise component cannot be better extracted from the frame difference signal. I was
本発明はかかる点に鑑み、入力映像信号のSN比の変化
に応じたノイズ低減装置を提供することを目的とする。In view of the above, an object of the present invention is to provide a noise reduction device according to a change in the SN ratio of an input video signal.
課題を解決するための手段 本発明は、AGCのゲイン量が上がることにより映像信
号のSN比が変化したことを検出し、非線形処理回路の非
線形処理の方のパターンを入力信号のノイズレベルに応
じて制御する非線形処理制御回路を有するノイズ低減装
置である。Means for Solving the Problems The present invention detects that the SN ratio of a video signal has changed due to an increase in the amount of gain of the AGC, and changes the pattern of the nonlinear processing of the nonlinear processing circuit according to the noise level of the input signal. This is a noise reduction device having a non-linear processing control circuit for performing control.
また、本発明では入力映像信号の垂直帰線期間にのっ
ているノイズ量を検出することにより入力映像信号のSN
比を求め、その求められたSN比に応じて非線形処理回路
の非線形処理の仕方を変化させる非線形処理制御回路を
有するノイズ低減装置である。Further, in the present invention, by detecting the amount of noise in the vertical retrace period of the input video signal, the SN of the input video signal is detected.
The noise reduction device includes a non-linear processing control circuit that obtains a ratio and changes a method of performing non-linear processing of the non-linear processing circuit according to the obtained SN ratio.
作用 上記の構成により、動画のフレーム差信号をアダマー
ル変換し、非線形処理を施すことでフレーム相関をもた
ない信号成分からノイズ成分を抽出することができる
が、アダマール変換の出力のノイズ成分は入力信号のノ
イズレベルによって変化するので、AGCにより上がった
ゲイン量から入力信号中に含まれるSN比を検出する、も
しくは垂直帰線期間に含まれるノイズ成分を検出するこ
とで入力信号のSN比とし、入力映像信号のノイズレベル
に応じて効果的にノイズ信号を低減する。Operation According to the above configuration, a Hadamard transform of a frame difference signal of a moving image can be performed, and a noise component can be extracted from a signal component having no frame correlation by performing a nonlinear process. However, the noise component of the output of the Hadamard transform is an input. Since it changes according to the noise level of the signal, the S / N ratio of the input signal is detected by detecting the S / N ratio included in the input signal from the gain amount raised by the AGC, or by detecting the noise component included in the vertical retrace period, The noise signal is effectively reduced according to the noise level of the input video signal.
実施例 第１図は、本発明の第１の実施例におけるノイズ低減
装置を示すブロック図である。第１図において、構成要
素９を除く１から13までの構成要素は、第４図の１〜13
までの構成要素と同じ構成であり、同じ動作をする。非
線形処理回路群90中の91〜98は、アダマール変換回路８
からの出力を８種類の異なった非線形処理回路を通す回
路群である。アダマール変換回路８からの出力は様々の
周波数領域に分けられているので、異なった非線形処理
回路を用意することで特定の周波数域のノイズを得るこ
とができる。Embodiment 1 FIG. 1 is a block diagram showing a noise reduction device according to a first embodiment of the present invention. In FIG. 1, the components 1 to 13 excluding the component 9 are denoted by reference numerals 1 to 13 in FIG.
It has the same configuration as the components up to and performs the same operation. 91 to 98 in the nonlinear processing circuit group 90 include the Hadamard transform circuit 8
Is a group of circuits through which the output from the is passed through eight different nonlinear processing circuits. Since the output from the Hadamard transform circuit 8 is divided into various frequency ranges, it is possible to obtain noise in a specific frequency range by preparing different nonlinear processing circuits.
CCD21は被写体の情報をもつ光エネルギーを電気信号
に変換するもである。AGC22は、限界の明るさまで到達
すると動作し始め、プロセス増幅回路の出力を一定に保
つよう制御することによりカメラの感度を上げるもので
ある。γ補正回路23は装置全体にγ補正をかけるもので
ある。非線形処理制御回路24は、非線形処理回路群90の
非線形処理の仕方を制御するものである。The CCD 21 converts light energy having information on a subject into an electric signal. The AGC 22 starts operating when the brightness reaches the limit, and increases the sensitivity of the camera by controlling the output of the process amplifier circuit to be constant. The gamma correction circuit 23 performs gamma correction on the entire apparatus. The non-linear processing control circuit 24 controls how the non-linear processing circuit group 90 performs non-linear processing.
以上のように構成された本実施例のノイズ低減装置に
ついては、以下その動作を説明する。入力信号はCCD21
を通り電気信号に変換されるが、その場合入力映像信号
がある一定レベルより上であるとAGC回路22はOFFの状態
で、γ補正回路23、A/D変換器２を通り、減算器６によ
りフレーム差信号が得られる。この出力が直列−並列変
換回路７を通ることでディジタル直列信号に変換され、
これがアダマール変換回路８を通ることで８種類の特徴
信号成分に分けられ、この８種類の特徴信号成分が８種
類の非線形処理回路に有する回路群90で非線形処理され
ることで、特定の周波数レベルに重みを持ったノイズ成
分が得られる。得られたノイズ成分はアダマール逆変換
回路10で逆変換されることでもとの時間軸に戻され、並
列−直列変換回路11で直列ディジタル信号に戻される。
この出力はノイズ成分であるから、減算器３で入力映像
信号からノイズ成分を除くことにより、ノイズ低減がな
された信号がD/A変換器12を通り出力されることにな
る。次に、被写体の明るさが変化し、入力映像信号のレ
ベルが減少した場合、一般に出力を一定に保っているAL
C回路（自動しぼり調整回路）が動作するが、絞りの開
始、限界まで達するとAGC回路22が動作しはじめ、カメ
ラの感度を上げる。The operation of the noise reduction device of the present embodiment configured as described above will be described below. The input signal is CCD21
In this case, when the input video signal is above a certain level, the AGC circuit 22 is turned off, passes through the γ correction circuit 23, the A / D converter 2 and passes through the subtractor 6 As a result, a frame difference signal is obtained. This output is converted to a digital serial signal by passing through a serial-parallel conversion circuit 7,
This is divided into eight types of characteristic signal components by passing through the Hadamard transform circuit 8, and the eight types of characteristic signal components are subjected to non-linear processing by a circuit group 90 included in the eight types of non-linear processing circuits. Is obtained. The obtained noise component is inversely converted by the Hadamard inverse conversion circuit 10 to be returned to the original time axis, and returned to the serial digital signal by the parallel-serial conversion circuit 11.
Since this output is a noise component, the noise-reduced signal is output through the D / A converter 12 by removing the noise component from the input video signal by the subtractor 3. Next, when the brightness of the subject changes and the level of the input video signal decreases, the AL that generally keeps the output constant
The C circuit (automatic aperture adjustment circuit) operates, but when the diaphragm starts and reaches the limit, the AGC circuit 22 starts operating to increase the sensitivity of the camera.
そして、AGC回路22がON状態となる。AGC回路22が動作
し始めると入力映像信号のレベルが下がる状態にあり、
ノイズレベルは常に一定であるからそれにともないSN比
の劣化が生じる。この場合AGC回路22のゲイン量に応じ
るということは、つまりSN比の劣化に対応することであ
るから、非線形処理制御回路24はAGC回路22の制御電圧
がゲインをあげる方向であることを検出して非線形処理
回路群90の非線形処理のそれぞれを第２図に示すように
それぞれを制御する。前述したAGC回路22のOFFの状態と
同様に、アダマール変換回路８から８種類の特徴信号成
分を得るが、この８種類の成分は入力信号のSN比により
異なるので、非線形処理回路群90を非線形処理制御回路
24で入力映像信号SN比に応じて制御することで、入力映
像信号のSN比に応じたノイズ低減を行うことができる。Then, the AGC circuit 22 is turned on. When the AGC circuit 22 starts operating, the level of the input video signal is reduced,
Since the noise level is always constant, the SN ratio deteriorates accordingly. In this case, since the response to the gain amount of the AGC circuit 22 corresponds to the deterioration of the SN ratio, the nonlinear processing control circuit 24 detects that the control voltage of the AGC circuit 22 is in the direction of increasing the gain. Each of the nonlinear processing of the nonlinear processing circuit group 90 is controlled as shown in FIG. Similar to the OFF state of the AGC circuit 22 described above, eight types of characteristic signal components are obtained from the Hadamard transform circuit 8, but these eight types of components differ depending on the SN ratio of the input signal. Processing control circuit
By controlling according to the input video signal SN ratio in 24, noise reduction according to the input video signal SN ratio can be performed.
言うまでもなく、回路規模削減のため非線形処理回路
群90を８回路未満の回路編成にすることも考えられる。Needless to say, the non-linear processing circuit group 90 may have a circuit configuration of less than eight circuits in order to reduce the circuit scale.
なお、この実施例ではフレームメモリ４を用いている
が、フレームメモリにおいても同様の構成が考えられ
る。また、この実施例では入力映像信号をNTSC信号とし
ており、入力映像信号がRGB信号等の場合は、クロマイ
ンバート回路５を必要としない。Although the frame memory 4 is used in this embodiment, a similar configuration can be considered for the frame memory. In this embodiment, the input video signal is an NTSC signal. When the input video signal is an RGB signal or the like, the chroma inverting circuit 5 is not required.
第３図は、本発明第２の実施例におけるノイズ低減装
置である。第３図において、構成要素９を除く１〜13ま
での構成要素は、１〜13までの構成要素と同じ構成であ
り、同じ動作をする。30は垂直帰線パルス発生器であ
り、入力映像信号と同期の取れた垂直帰線パルスを発生
する。31はスイッチ回路である。32はHPF（パイパスフ
ィルタ）で、入力信号のうち周波数の高いものだけを出
力する。33はノイズレベル検出回路であり、入力信号か
ら余分なレベルの信号成分を取り除きノイズレベルの信
号のみを得る。34は非線形処理回路であり、アダマール
変換回路８からの出力におけるノイズ成分と動き成分の
分布が異なるのを利用して、ノイズ成分を抽出するため
の非線形処理回路であり、この回路の非線形特性は後述
の非線形処理制御回路35で制御される。35は非線形処理
制御回路であり、ノイズレベル検出回路33からの出力で
あるノイズ量に応じて非線形処理回路34の処理を換える
ものである。FIG. 3 shows a noise reduction device according to a second embodiment of the present invention. In FIG. 3, the components 1 to 13 excluding the component 9 have the same configuration as the components 1 to 13 and perform the same operation. Reference numeral 30 denotes a vertical retrace pulse generator, which generates a vertical retrace pulse synchronized with an input video signal. 31 is a switch circuit. Reference numeral 32 denotes an HPF (by-pass filter) which outputs only a high-frequency input signal. Reference numeral 33 denotes a noise level detection circuit which removes an extra level signal component from an input signal to obtain only a noise level signal. Numeral 34 denotes a non-linear processing circuit, which is a non-linear processing circuit for extracting a noise component by utilizing the difference between the distribution of the noise component and the motion component in the output from the Hadamard transform circuit 8, and the non-linear characteristic of this circuit is as follows. It is controlled by a non-linear processing control circuit 35 described later. Reference numeral 35 denotes a non-linear processing control circuit which changes the processing of the non-linear processing circuit 34 according to the amount of noise output from the noise level detection circuit 33.
以上のように構成された本実施例のノイズ低減装置に
ついて、以下その動作を説明する。入力映像信号はA/D
変換器２を通りフレームメモリ４で遅延され、クロマイ
ンバード回路５で色信号の位相を反転した後減算器６に
はいり、減算器６により１フレーム後の入力映像信号と
引算されてフレーム差信号が得られる。この出力が直列
−並列変換回路７を通ることでディジタル直列信号に変
換され、これがアダマール変換回路８を通ることで８種
類の特徴信号成分に分けられる。この８種類の特徴信号
成分が非線形処理回路34で処理されることで、フレーム
相関をもたない信号成分からノイズ成分が抽出される。
得られたノイズ成分はアダマール逆変換回路10で逆変換
されることでもとの時間軸に戻され、並列−直列変換回
路11で直列ディジタル信号に戻される。この出力はノイ
ズ成分であるから、減算器３で入力映像信号からノイズ
成分を除くことにより、ノイズ低減がなされた信号がD/
A変換器12を通り出力されることになる。一方、垂直帰
線パルス発生器30は、垂直帰線パルスを発生するが入力
映像信号を入力しているので、入力映像信号と同期のと
れたた垂直帰線パルスを発生させることができる。スイ
ッチ回路31の一方の入力端子に入力映像信号を入力し
て、もう一方の入力端子に垂直帰線パルスを入力して、
垂直帰線パルスがONの時の入力映像信号を取り出すこと
で、入力映像信号の垂直帰線期間のみを取り出すことが
できる。この信号にHPF32を通すことで垂直帰線期間に
含まれる不要な高域成分のみを得ることができる。この
不要な高域成分のうち垂直同期信号の上にのっているノ
イズ成分を抽出するため、ノイズレベル検出回路33を通
すことで入力信号から余分なレベルの信号成分を取り除
き、ノイズレベルの信号のみを得る。得られたノイズレ
ベルにより非線形処理制御回路35は非線形処理回路34を
制御し、入力信号のSN比に対応して第２図のように非線
形処理回路34の非線形を制御することで、入力映像信号
のSN比に応じたノイズ低減を行うことができる。The operation of the noise reduction device of the present embodiment configured as described above will be described below. Input video signal is A / D
After passing through the converter 2 and being delayed by the frame memory 4, the phase of the color signal is inverted by the chroma inversion circuit 5, and then enters the subtractor 6, where it is subtracted from the input video signal one frame after by the subtracter 6 to obtain a frame difference. A signal is obtained. This output is converted into a digital serial signal by passing through a serial-parallel conversion circuit 7, which is divided into eight types of characteristic signal components by passing through a Hadamard conversion circuit 8. The eight types of characteristic signal components are processed by the non-linear processing circuit 34, so that noise components are extracted from the signal components having no frame correlation.
The obtained noise component is inversely converted by the Hadamard inverse conversion circuit 10 to be returned to the original time axis, and returned to the serial digital signal by the parallel-serial conversion circuit 11. Since this output is a noise component, the noise-reduced signal is removed by the subtractor 3 by removing the noise component from the input video signal.
The signal is output through the A converter 12. On the other hand, the vertical retrace pulse generator 30 generates a vertical retrace pulse but receives an input video signal, and thus can generate a vertical retrace pulse synchronized with the input video signal. An input video signal is input to one input terminal of the switch circuit 31, and a vertical retrace pulse is input to the other input terminal,
By extracting the input video signal when the vertical retrace pulse is ON, only the vertical retrace period of the input video signal can be extracted. By passing this signal through the HPF 32, only unnecessary high frequency components included in the vertical flyback period can be obtained. In order to extract the noise component on the vertical synchronizing signal among the unnecessary high frequency components, an extra level signal component is removed from the input signal by passing through a noise level detection circuit 33, and the noise level signal is extracted. Only get. The non-linear processing control circuit 35 controls the non-linear processing circuit 34 based on the obtained noise level, and controls the non-linear processing of the non-linear processing circuit 34 according to the SN ratio of the input signal as shown in FIG. Can be reduced in accordance with the SN ratio.
また、第１の実施例のように、非線形処理回路を２種
類以上用意して、非線形処理制御回路35により成分別に
非線形処理回路を制御することも考えられる。Further, as in the first embodiment, it is conceivable to prepare two or more types of non-linear processing circuits and control the non-linear processing circuits for each component by the non-linear processing control circuit 35.
この実施例では第１の実施例と同様に、フレームメモ
リ４を用いているがフィールドメモリにおいても同様の
構成が考えられる。また、この実施例では入力映像信号
をNTSC信号としており、入力映像信号がRGB信号等の場
合は、クロマインバート回路５を必要としない。In this embodiment, the frame memory 4 is used as in the first embodiment, but a similar configuration can be considered in the field memory. In this embodiment, the input video signal is an NTSC signal. When the input video signal is an RGB signal or the like, the chroma inverting circuit 5 is not required.
発明の効果 以上説明したように、本発明においては、フレーム相
関を利用してフレーム差信号をアダマール変換すること
で特徴信号成分に分解し、その特徴信号成分を非線形回
路に通すことで容易にノイズ信号を抽出するというノイ
ズ低減装置において、入力信号のノイズレベルに応じて
非線形回路の特性を変えることによって入力映像信号の
SN比が変化しても良好にノイズを低減することができ
る。As described above, in the present invention, the frame difference signal is decomposed into a characteristic signal component by performing a Hadamard transform using the frame correlation, and the noise is easily generated by passing the characteristic signal component through a nonlinear circuit. In a noise reduction device that extracts signals, the characteristics of an input video signal are changed by changing the characteristics of a nonlinear circuit according to the noise level of the input signal.
Even if the SN ratio changes, noise can be reduced well.
第１図は本発明における第１の実施例のノイズ低減装置
を示すブロック図、第２図は同実施例における非線形処
理制御の例を示す入出力特性図、第３図は本発明におけ
る第２の実施例のノイズ低減装置を示すブロック図、第
４図は従来のノイズ低減装置を示すブロック図、第５図
は非線形処理の例を示す入出力特性図、第６図はアダマ
ール変換入力パターン図である。 １……信号入力端子、２……A/D変換器、3,6……減算
器、４……フレームメモリ、５……クロマインバート回
路、７……直列−並列変換回路、８……アダマール変換
回路、９……非線形処理回路、10……アダマール逆変換
回路、11……並列−直列変換回路、12……D/A変換器、1
3……出力端子、21……CCD、22……AGC回路、23……γ
補正回路、24……非線形処理制御回路、38……垂直帰線
パルス発生器、31……スイッチ回路、32……HPF、33…
…ノイズレベル検出回路、34,35……非線形処理制御回
路、90……非線形処理回路群。FIG. 1 is a block diagram showing a noise reduction device according to a first embodiment of the present invention, FIG. 2 is an input / output characteristic diagram showing an example of nonlinear processing control in the embodiment, and FIG. FIG. 4 is a block diagram showing a conventional noise reduction device, FIG. 5 is an input / output characteristic diagram showing an example of nonlinear processing, and FIG. 6 is a Hadamard transform input pattern diagram. It is. 1 ... Signal input terminal, 2 ... A / D converter, 3,6 ... Subtractor, 4 ... Frame memory, 5 ... Chroma invert circuit, 7 ... Serial-parallel conversion circuit, 8 ... Hadamard Conversion circuit, 9 Non-linear processing circuit, 10 Hadamard inverse conversion circuit, 11 Parallel-serial conversion circuit, 12 D / A converter, 1
3 Output terminal, 21 CCD, 22 AGC circuit, 23 γ
Correction circuit, 24 Nonlinear processing control circuit, 38 Vertical retrace pulse generator 31, Switch circuit 32 HPF, 33
… Noise level detection circuit, 34, 35… Non-linear processing control circuit, 90… Non-linear processing circuit group.
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−158274（ＪＰ，Ａ) 特開 昭55−42472（ＪＰ，Ａ) 特開 昭63−59273（ＪＰ，Ａ) 特開 昭63−176073（ＪＰ，Ａ) ──────────────────────────────────────────────────続 き Continuation of front page (56) References JP-A-61-158274 (JP, A) JP-A-55-42472 (JP, A) JP-A-63-59273 (JP, A) JP-A-63-59273 176073 (JP, A)
Claims (2)
GC回路出力の映像信号をｎ（ｎ＝1,2,3…）フィールド
遅延させる遅延手段と、前記AGC回路出力の映像信号と
ｎフィールド遅延させた映像信号との差信号を取る減算
手段と、前記減算手段出力を複数個の周波数成分に分解
する特徴抽出手段と、前記特徴抽出手段の出力信号の低
振幅レベルの信号を抽出する非線形処理手段と、前記非
線形処理手段出力信号をもとの時間軸信号に合成する逆
特徴抽出手段と、前記逆特徴抽出手段出力を前記AGC回
路より出力される映像信号と合成してその合成出力とし
てノイズの低減された映像信号を得る合成手段と、前記
AGC回路のゲインが上がったときには前記非線形処理手
段の抽出する低振幅レベルを大きくし、ゲインが下がっ
たときには低振幅レベルを小さくするように制御する非
線形処理制御手段とを具備したノイズ低減装置。An AGC circuit for amplifying an input video signal;
Delay means for delaying the video signal of the GC circuit output by n (n = 1, 2, 3,...) Fields; subtraction means for taking a difference signal between the video signal of the AGC circuit output and the video signal delayed by n fields; A feature extracting means for decomposing the output of the subtracting means into a plurality of frequency components; a non-linear processing means for extracting a signal of a low amplitude level of an output signal of the feature extracting means; Inverse feature extraction means for combining with the axis signal; combining means for combining the output of the inverse feature extraction means with a video signal output from the AGC circuit to obtain a video signal with reduced noise as a combined output;
A noise reduction device comprising: a non-linear processing control means for controlling so as to increase the low amplitude level extracted by the non-linear processing means when the gain of the AGC circuit increases, and to reduce the low amplitude level when the gain decreases.
ルド遅延させる遅延手段と、前記入力映像信号とｎフィ
ールド遅延させた映像信号との差信号を取る減算手段
と、前記減算手段出力を複数個の周波数成分に分解する
特徴抽出手段と、前記特徴抽出手段の出力信号の低振幅
レベルの信号を抽出する非線形処理手段と、前記非線形
処理手段出力信号をもとの時間軸信号に合成する逆特徴
抽出手段と、前記逆特徴抽出手段出力を前記入力映像信
号と合成してその合成出力としてノイズの低減された映
像信号を得る合成手段と、前記入力映像信号から垂直帰
線期間を取り出す垂直帰線パルス発生手段と、前記入力
映像信号の垂直帰線期間に含まれるノイズ成分を取り出
すノイズレベル検出手段と、取り出されたノイズ成分が
大きいときには前記非線形処理手段の抽出する低振幅レ
ベルを大きくし、ノイズ成分が小さいときには低振幅レ
ベルを小さくするように制御する非線形処理制御手段と
を具備したノイズ低減装置。2. Delay means for delaying an input video signal by n (n = 1, 2, 3,...) Fields, subtraction means for taking a difference signal between the input video signal and a video signal delayed by n fields, Feature extracting means for decomposing the output of the subtracting means into a plurality of frequency components, nonlinear processing means for extracting a signal of a low amplitude level of the output signal of the feature extracting means, and a time axis based on the output signal of the nonlinear processing means Inverse feature extracting means for synthesizing the signal with a signal; synthesizing means for synthesizing the output of the inverse feature extracting means with the input video signal to obtain a video signal with reduced noise as a synthesized output; and vertical retrace from the input video signal. A vertical retrace pulse generating means for extracting a period, a noise level detecting means for extracting a noise component included in a vertical retrace period of the input video signal; Increasing the low amplitude level to extract the form processing unit, a noise reduction apparatus and a nonlinear processing control means for controlling so as to decrease the low amplitude level when the noise component is small.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1216404A JP2751447B2 (en) | 1989-08-22 | 1989-08-22 | Noise reduction device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1216404A JP2751447B2 (en) | 1989-08-22 | 1989-08-22 | Noise reduction device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0379168A JPH0379168A (en) | 1991-04-04 |
| JP2751447B2 true JP2751447B2 (en) | 1998-05-18 |
Family
ID=16688034
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1216404A Expired - Fee Related JP2751447B2 (en) | 1989-08-22 | 1989-08-22 | Noise reduction device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2751447B2 (en) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2524009B2 (en) * | 1991-05-09 | 1996-08-14 | 松下電器産業株式会社 | Noise reduction device and noise reduction imaging device |
| JP2524023B2 (en) * | 1991-09-13 | 1996-08-14 | 松下電器産業株式会社 | Noise reduction device |
| JP2830723B2 (en) * | 1993-12-20 | 1998-12-02 | 松下電器産業株式会社 | Noise removal device |
| EP0660595B1 (en) * | 1993-12-20 | 2000-03-15 | Matsushita Electric Industrial Co., Ltd. | A noise reducer |
| JPH07177393A (en) * | 1993-12-21 | 1995-07-14 | Matsushita Electric Ind Co Ltd | Noise removing device |
| GB2416639B (en) * | 2002-06-13 | 2006-09-06 | Matsushita Electric Ind Co Ltd | Noise reducing device and noise reducing method |
| JP3838163B2 (en) * | 2002-06-13 | 2006-10-25 | 松下電器産業株式会社 | Noise reduction device |
| US8711249B2 (en) * | 2007-03-29 | 2014-04-29 | Sony Corporation | Method of and apparatus for image denoising |
-
1989
- 1989-08-22 JP JP1216404A patent/JP2751447B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0379168A (en) | 1991-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3828251B2 (en) | Video dynamic range expansion device | |
| JPH06141229A (en) | Image picking up and synthesizing method and image pickup device with high dynamic range | |
| JP3134784B2 (en) | Image synthesis circuit | |
| EP0720391B1 (en) | Digital processing apparatus | |
| JP2751447B2 (en) | Noise reduction device | |
| JP2722784B2 (en) | Color imaging device | |
| JP3231309B2 (en) | Motion information signal detection circuit | |
| JP4224996B2 (en) | Imaging device | |
| JP2000209507A (en) | Low noise processing circuit for solid-state image pickup device | |
| JP2573718B2 (en) | Noise reduction device | |
| JP3748031B2 (en) | Video signal processing apparatus and video signal processing method | |
| JPH11155108A (en) | Video signal processor and processing method and video camera using the same | |
| JPH03190473A (en) | Video signal processor | |
| JP2935389B2 (en) | Video signal processing device and nonlinear signal processing device | |
| JP2000228745A (en) | Video signal processing unit, video signal processing method, image processing unit, image processing method and image pickup device | |
| JPH11155098A (en) | Device and method for processing signal | |
| JP2652793B2 (en) | Imaging device | |
| JPS6346881A (en) | Digital outline correcting circuit | |
| JP3045394B2 (en) | Video camera | |
| JP2698404B2 (en) | Luminance signal processing device | |
| JPH088653B2 (en) | Digital image processor | |
| JP2001078088A (en) | Digital ccd camera | |
| JPS624911B2 (en) | ||
| JPS60192468A (en) | Picture quality adjusting device | |
| JP2763305B2 (en) | Digital signal processor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080227 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |