JP2751223B2 - Semiconductor device and manufacturing method thereof - Google Patents
Semiconductor device and manufacturing method thereofInfo
- Publication number
- JP2751223B2 JP2751223B2 JP63176035A JP17603588A JP2751223B2 JP 2751223 B2 JP2751223 B2 JP 2751223B2 JP 63176035 A JP63176035 A JP 63176035A JP 17603588 A JP17603588 A JP 17603588A JP 2751223 B2 JP2751223 B2 JP 2751223B2
- Authority
- JP
- Japan
- Prior art keywords
- barrier metal
- layer
- metal layer
- semiconductor device
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の配線構造およびその製造方法
に関するものである。Description: TECHNICAL FIELD The present invention relates to a wiring structure of a semiconductor device and a method of manufacturing the same.
本発明は半導体装置の配線構造において、バリアメタ
ル表面に酸素またはシリコンが含まれていることによ
り、信頼性が高く、安定して生産可能な半導体装置およ
びその製造方法を提供するものである。An object of the present invention is to provide a semiconductor device which is highly reliable and can be stably produced by including oxygen or silicon on the surface of a barrier metal in a wiring structure of the semiconductor device, and a method of manufacturing the same.
従来の半導体装置の配線装置は、特開昭61−142739の
様に、絶縁膜上およびコンタクト開口部表面上に高融点
金属層を形成後熱処理して、金属表面を窒化金属にする
と共に金属と半導体界面をシリサイド化し、次に窒化金
属上に配線金属を形成するというものである。As disclosed in Japanese Patent Application Laid-Open No. 61-142739, a conventional wiring device for a semiconductor device forms a refractory metal layer on an insulating film and a contact opening surface and then heat-treats the metal surface to form a metal nitride and a metal. The semiconductor interface is silicided, and then a wiring metal is formed on the metal nitride.
近年、半導体装置が微細化されるに伴い、半導体基板
上のコンタクト開口部も微細化されて来ている。それに
伴い種々の課題を顕在化している。その１つはコンタク
ト抵抗増大の問題であり、もう１つはコンタクト部での
Al配線の断線である。前者は、Al配線中のシリコンがコ
ンタクト部に析出するために起こり、後者は、径が小さ
く深さが深いコンタクトにAlがはいって行かないために
起こる。これらの解決策として、前者に対してはAl配線
中にシリコンを入れないことが考えられるが、そのまま
だとAlが基板へ拡散して接合リークを起こすため、Al配
線と基板拡散層との間にバリアメタルをはさむ方法があ
る。また後者に対しては、Alをスパッタ法で形成する
際、基板にバイアス電圧を印加するバイアススパッタ法
がある。In recent years, as semiconductor devices have been miniaturized, contact openings on semiconductor substrates have also been miniaturized. Along with that, various issues have become apparent. One is the problem of increasing the contact resistance, and the other is
This is a disconnection of the Al wiring. The former occurs because silicon in the Al wiring is deposited on the contact portion, and the latter occurs because Al does not enter a contact having a small diameter and a large depth. As a solution to these problems, it is conceivable that silicon is not put into the Al wiring for the former, but if it is left as it is, Al diffuses into the substrate and causes junction leakage, so the gap between the Al wiring and the substrate diffusion layer There is a method of inserting a barrier metal. For the latter, there is a bias sputtering method in which a bias voltage is applied to a substrate when Al is formed by a sputtering method.
前述の従来技術では、これを多層配線を有する半導体
装置に用いた場合、上層の配線金属の形成などの後工程
の熱でAlが基板へ拡散してしまいそのバリア性が十分で
ないという課題を有する。また、配線金属の形成を前述
のバイアススパッタ法で行った場合、従来技術では、バ
リアメタルとAl配線とのぬれ性が十分でなく、コンタク
トの中にはいって行くAl201がうすくなってしまうとい
う課題を有する。（第２図） そこで本発明はこのような課題を解決するもので、そ
の目的とするところは、Alの拡散を防止し、Alとのぬれ
性が良く、その結果、高品質で高歩留まりな半導体装置
の配線構造を提供するところにある。In the above-mentioned conventional technology, when this is used for a semiconductor device having a multilayer wiring, there is a problem that Al diffuses to a substrate due to heat in a later process such as formation of a wiring metal in an upper layer, and the barrier property is not sufficient. . In addition, when the wiring metal is formed by the above-described bias sputtering method, the conventional technique has a problem that the wettability between the barrier metal and the Al wiring is not sufficient, and the Al 201 entering the contact becomes thin. Having. (FIG. 2) Therefore, the present invention solves such a problem, and its object is to prevent diffusion of Al and have good wettability with Al, and as a result, high quality and high yield cannot be achieved. It is an object to provide a wiring structure of a semiconductor device.
本発明の半導体装置は、半導体基板表面の拡散層領
域、前記半導体基板上に設けられ、前記拡散層領域上に
開口部を有する絶縁膜、前記絶縁膜上及び前記開口部の
側面及び底面に設けられた高融点金属化合物からなるバ
リアメタル層、前記拡散層領域と前記バリアメタル層と
の界面に設けられたシリサイド層、前記バリアメタル層
上に設けられたアルミ合金配線層を有する半導体装置で
あって、前記バリアメタル層表面にはシリコン又は酸素
が含まれていることを特徴とする。The semiconductor device of the present invention is a diffusion layer region on the surface of a semiconductor substrate, an insulating film provided on the semiconductor substrate, having an opening on the diffusion layer region, and provided on the insulating film and on side and bottom surfaces of the opening. A barrier metal layer made of a refractory metal compound, a silicide layer provided at an interface between the diffusion layer region and the barrier metal layer, and an aluminum alloy wiring layer provided on the barrier metal layer. The surface of the barrier metal layer contains silicon or oxygen.
また、前記バリアメタル層の粒界にシリコンを含んで
いることを特徴とする。Further, silicon is contained in a grain boundary of the barrier metal layer.
また、前記バリアメタル層の粒界に酸素を含んでいる
ことを特徴とする。Further, the barrier metal layer contains oxygen in the grain boundaries.
さらに、本願発明の半導体装置の製造方法は、半導体
基板表面に拡散層領域を形成する工程、前記半導体基板
上に絶液膜を形成する工程、前記拡散領域上の前記絶縁
膜に開口部を形成する工程、前記開口部内及び前記絶縁
膜上に高融点金属化合物からなるバリアメタル層を形成
すると共に、前記開口部底面と前記拡散層領域との界面
にシリサイド層を形成する工程、前記バリアメタル層表
面に酸素又はシリコンを導入する工程、前記バリアメタ
ル層上にアルミ合金層を形成する工程を有することを特
徴とする。Further, the method of manufacturing a semiconductor device according to the present invention includes a step of forming a diffusion layer region on a semiconductor substrate surface, a step of forming a liquid-absorptive film on the semiconductor substrate, and forming an opening in the insulating film on the diffusion region. Forming a barrier metal layer made of a refractory metal compound in the opening and on the insulating film, and forming a silicide layer at an interface between the bottom surface of the opening and the diffusion layer region; A step of introducing oxygen or silicon into the surface; and a step of forming an aluminum alloy layer on the barrier metal layer.
また、前記アルミ合金層はバイアススパッタで形成す
ることを特徴とする。Further, the aluminum alloy layer is formed by bias sputtering.
また、前記アルミ合金層は加熱した状態でバイアスス
パッタで形成することを特徴とする。Further, the aluminum alloy layer is formed by bias sputtering in a heated state.
また、前記酸素を導入する工程が、酸素プラズマを用
いて行われることを特徴とする。Further, the step of introducing oxygen is performed using oxygen plasma.
第１図は本発明の一実施例における半導体装置の製造
工程図である。以下、図面に沿って本発明を説明する。
まず第１図（ａ）の如く、Ｐ形半導体基板103上の絶縁
膜102に開口部を設け、高融点金属（本実施例ではTi）
をスパッタする。108はＮ形拡散層である。次に、第１
図（ｂ）の如く上記高融点金属を窒素中で熱処理すると
開口部の拡散層108との界面にはチタンシリサイド層10
6、絶縁膜上のTiおよび拡散層上のTi表面には窒化チタ
ン105（以下TiNと称する）が形成される。熱処理は本実
施例では、ハロゲンランプを用いたアニール炉で700〜9
00℃の温度で行なった。その後、シリコンまたは酸素10
4をイオン打ち込みする。酸素は酸素プラズマを用いた
り、拡散炉で400〜500℃の温度で酸素を含む雰囲気中で
アニールすることによっても導入可能である。その後、
第１図（ｃ）の如く、バイアススパッタ法により、Al合
金配線107に形成した。この際、バイアス印加と共に加
熱も同時に行なうとコンタクト開口部のAl合金層のカバ
レッジはさらに改善される。FIG. 1 is a manufacturing process diagram of a semiconductor device according to one embodiment of the present invention. Hereinafter, the present invention will be described with reference to the drawings.
First, as shown in FIG. 1A, an opening is provided in an insulating film 102 on a P-type semiconductor substrate 103, and a high melting point metal (Ti in this embodiment) is used.
Is sputtered. 108 is an N-type diffusion layer. Next, the first
When the refractory metal is heat-treated in nitrogen, as shown in FIG.
6. Titanium nitride 105 (hereinafter referred to as TiN) is formed on the Ti on the insulating film and the Ti surface on the diffusion layer. In this embodiment, the heat treatment is performed in an annealing furnace using a halogen lamp in the range of 700 to 9%.
Performed at a temperature of 00 ° C. Then silicon or oxygen 10
4 is ion-implanted. Oxygen can also be introduced by using oxygen plasma or annealing in a diffusion furnace at a temperature of 400 to 500 ° C. in an atmosphere containing oxygen. afterwards,
As shown in FIG. 1C, an Al alloy wiring 107 was formed by bias sputtering. At this time, when the heating is performed simultaneously with the application of the bias, the coverage of the Al alloy layer in the contact opening is further improved.
上記TiNはTiを熱処理して形成した直後は柱状晶をし
ており、たてに粒界が存在し、そこをAlが拡散しやす
い、本発明の如く、シリコンや酸素を導入したTiN膜109
は、この粒界にシリコンや酸素が存在し、Alに対する拡
散バリアとなる。Immediately after the TiN is formed by heat-treating Ti, the TiN has a columnar crystal, and there is a grain boundary, and Al is easily diffused therein. As in the present invention, the TiN film 109 introduced with silicon or oxygen is used.
In silicon, silicon and oxygen are present at the grain boundaries, and serve as a diffusion barrier for Al.
シリコンをTiNに表面濃度１×1019cm-3以上含ませた
時のリーク電流分布を第３図に示す。試料はコンタクト
を10000ケ持つＮ形拡散層でN+/P-の接合リーク電流を5V
印加して測定した。上層のAl合金は順Alをバイアススパ
ッタして形成した。TiNにシリコンを導入した試料（第
３図（ｂ））は大巾にリーク電流が少なくなっている。FIG. 3 shows a leakage current distribution when silicon is included in TiN at a surface concentration of 1 × 10 19 cm −3 or more. Samples N in the N-type diffused layer having 10000 Quai contacts + / P - 5V junction leakage current
It was measured by applying voltage. The upper Al alloy was formed by bias sputtering of forward Al. The sample in which silicon was introduced into TiN (FIG. 3 (b)) has significantly reduced leakage current.
また、TiN表面にシリコンまたは酸素が含まれるとバ
イアススパッタされたAl合金はTiN表面を動きやすくな
り、その結果コンタクトの中へAl合金がはいって行きや
すくなる。これはバイアス印加しないスパッタ法でも同
様だが、バイアススパッタしたAl合金のカバレッジで言
えば、本発明により、第２図の従来技術に比べて、第１
図（ｃ）の如くに改善される。その結果、この配線に電
流を流した場合、コンタクト部での電流密度が、本発明
の第１図のものは従来に比べて小さくなり、いわゆるエ
レクトロマイグレーションという信頼性不良が大巾に低
減される。If silicon or oxygen is contained in the TiN surface, the bias-sputtered Al alloy can easily move on the TiN surface, and as a result, the Al alloy can easily enter the contact. The same applies to the sputtering method without bias application. However, in terms of the coverage of the bias-sputtered Al alloy, the present invention provides a first method compared to the prior art shown in FIG.
It is improved as shown in FIG. As a result, when a current is applied to this wiring, the current density in the contact portion in FIG. 1 of the present invention is smaller than that in the related art, and so-called electromigration, which is a reliability defect, is greatly reduced. .
上記実施例では、バリアメタルとしてTiを熱処理して
TiNを形成するものについて説明したが、Tiを窒素を含
む雰囲気中でスパッタして形成したTiNや、TiWのターゲ
ットをスパッタして得たバリアメタル等についても同様
の効果を有するものである。In the above embodiment, heat treatment was performed on Ti as a barrier metal.
Although a description has been given of a method of forming TiN, TiN formed by sputtering Ti in an atmosphere containing nitrogen, a barrier metal obtained by sputtering a TiW target, and the like also have the same effect.
以上述べたように本発明によれは、バリアメタル表面
に酸素またはシリコンが含まれていることにより、接合
リークが起こりにくく、コンタクトの部分のAl合金のカ
バレッジが良くこの部分での配線やエレクトロマイグレ
ーションが起こりにくい、高品質で高歩留まりの半導体
装置を提供することが可能になる。As described above, according to the present invention, since oxygen or silicon is contained in the barrier metal surface, junction leakage is unlikely to occur, the coverage of the Al alloy at the contact portion is good, and wiring and electromigration at this portion are good. It is possible to provide a high-quality and high-yield semiconductor device in which the occurrence of the semiconductor device is difficult.
第１図（ａ）〜（ｃ）は本発明の一実施例を示す製造工
程図。 第２図は従来技術によるコンタクト部のAlのカバレッジ
を示す断面図。 第３図（ａ）（ｂ）は本発明による効果を表わす、接合
リーク電流分布のグラフ。 101……Ti 102……絶縁膜 103……Ｐ形半導体基板 104……シリコンまたは酸素 105……TiN 106……チタンシリサイド 107……バイアススパッタされたAl合金 108……Ｎ形拡散層 109……シリコンまたは酸素を含んだTiN1 (a) to 1 (c) are manufacturing process diagrams showing one embodiment of the present invention. FIG. 2 is a cross-sectional view showing Al coverage of a contact portion according to a conventional technique. 3 (a) and 3 (b) are graphs of junction leakage current distribution showing the effect of the present invention. 101 Ti 102 Insulating film 103 P-type semiconductor substrate 104 Silicon or oxygen 105 TiN 106 Titanium silicide 107 Bias-sputtered Al alloy 108 N-type diffusion layer 109 TiN containing silicon or oxygen
Claims (7)
基板上に設けられ、前記拡散層領域上に開口部を有する
絶縁膜、前記絶縁膜上及び前記開口部の側面及び底面に
設けられた高融点金属化合物からなるバリアメタル層、
前記拡散層領域と前記バリアメタル層との界面に設けら
れたシリサイド層、前記バリアメタル層上に設けられた
アルミ合金配線層を有する半導体装置であって、 前記バリアメタル層表面にはシリコン又は酸素が含まれ
ていることを特徴とする半導体装置。An insulating film provided on the semiconductor substrate, having an opening on the diffusion layer region, and provided on the insulating film and on side and bottom surfaces of the opening. A barrier metal layer made of a high melting point metal compound,
A semiconductor device comprising a silicide layer provided at an interface between the diffusion layer region and the barrier metal layer, and an aluminum alloy wiring layer provided on the barrier metal layer, wherein silicon or oxygen is provided on the surface of the barrier metal layer. A semiconductor device comprising:
んでいることを特徴とする請求項１記載の半導体装置。2. The semiconductor device according to claim 1, wherein silicon is contained in a grain boundary of said barrier metal layer.
いることを特徴とする請求項１記載の半導体装置。3. The semiconductor device according to claim 1, wherein said barrier metal layer contains oxygen at a grain boundary.
程、 前記半導体基板上に絶縁膜を形成する工程、 前記拡散層領域上の前記絶縁膜に開口部を形成する工
程、 前記開口部内及び前記絶縁膜上に高融点金属化合物から
なるバリアメタル層を形成すると共に、前記開口部底面
と前記拡散層領域との界面にシリサイド層を形成する工
程、 前記バリアメタル層表面に酸素又はシリコンを導入する
工程、 前記バリアメタル層上にアルミ合金層を形成する工程を
有することを特徴とする半導体装置の製造方法。A step of forming a diffusion layer region on the surface of the semiconductor substrate; a step of forming an insulating film on the semiconductor substrate; a step of forming an opening in the insulating film on the diffusion layer region; Forming a barrier metal layer made of a refractory metal compound on the insulating film and forming a silicide layer at an interface between the bottom surface of the opening and the diffusion layer region; introducing oxygen or silicon into the surface of the barrier metal layer; And forming an aluminum alloy layer on the barrier metal layer.
成することを特徴とする請求項４記載の半導体装置の製
造方法。5. The method according to claim 4, wherein said aluminum alloy layer is formed by bias sputtering.
ススパッタで形成することを特徴とする請求項４記載の
半導体装置の製造方法。6. The method according to claim 4, wherein said aluminum alloy layer is formed by bias sputtering in a heated state.
を用いて行われることを特徴とする請求項４乃至６のい
ずれか記載の半導体装置の製造方法。7. The method according to claim 4, wherein the step of introducing oxygen is performed using oxygen plasma.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63176035A JP2751223B2 (en) | 1988-07-14 | 1988-07-14 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63176035A JP2751223B2 (en) | 1988-07-14 | 1988-07-14 | Semiconductor device and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0226052A JPH0226052A (en) | 1990-01-29 |
| JP2751223B2 true JP2751223B2 (en) | 1998-05-18 |
Family
ID=16006585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63176035A Expired - Lifetime JP2751223B2 (en) | 1988-07-14 | 1988-07-14 | Semiconductor device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2751223B2 (en) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR930002672B1 (en) * | 1990-06-29 | 1993-04-07 | 삼성전자 주식회사 | Metal wiring method using amorphous titanium-nitride film |
| KR960001601B1 (en) * | 1992-01-23 | 1996-02-02 | 삼성전자주식회사 | Contact-hole burying method of semiconductor device and its |
| WO1993013549A1 (en) * | 1991-12-20 | 1993-07-08 | Vlsi Technology, Inc. | Integrated circuit contact barrier formation with ion implant |
| KR960010056B1 (en) * | 1992-12-10 | 1996-07-25 | 삼성전자 주식회사 | Semiconductor device and menufacturing method thereof |
| KR970001883B1 (en) * | 1992-12-30 | 1997-02-18 | 삼성전자 주식회사 | Semiconductor device and method for manufacturing the same |
| KR0144956B1 (en) * | 1994-06-10 | 1998-08-17 | 김광호 | Forming method of wiring |
| US7329599B1 (en) * | 2005-03-16 | 2008-02-12 | Advanced Micro Devices, Inc. | Method for fabricating a semiconductor device |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0611042B2 (en) * | 1985-06-19 | 1994-02-09 | 松下電子工業株式会社 | Method for manufacturing semiconductor device |
| JPS639925A (en) * | 1986-06-30 | 1988-01-16 | Nec Corp | Manufacture of semiconductor device |
-
1988
- 1988-07-14 JP JP63176035A patent/JP2751223B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0226052A (en) | 1990-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5196360A (en) | Methods for inhibiting outgrowth of silicide in self-aligned silicide process | |
| KR960011865B1 (en) | Manufacturing method of metal layer of semiconductor device | |
| US5093710A (en) | Semiconductor device having a layer of titanium nitride on the side walls of contact holes and method of fabricating same | |
| JPS61142739A (en) | Manufacture of semiconductor device | |
| JP2751223B2 (en) | Semiconductor device and manufacturing method thereof | |
| US4669176A (en) | Method for diffusing a semiconductor substrate through a metal silicide layer by rapid heating | |
| JP2000021813A (en) | Manufacture of semiconductor device | |
| US5846877A (en) | Method for fabricating an Al-Ge alloy wiring of semiconductor device | |
| KR950009283B1 (en) | Fabricating method of semiconductor device | |
| JPS62113421A (en) | Manufacture of semiconductor device | |
| JP2658019B2 (en) | Method for manufacturing semiconductor device | |
| JPH0226051A (en) | Manufacture of semiconductor device | |
| JPH02119129A (en) | Manufacture of semiconductor device | |
| JPH04284668A (en) | Semiconductor device and manufacture thereof | |
| JPS61174767A (en) | Semiconductor element electrode | |
| JP2806757B2 (en) | Method for manufacturing semiconductor device | |
| JPS58106825A (en) | Manufacture of semiconductor device | |
| KR100237682B1 (en) | Method of forming interconnector of semiconductor device | |
| JP2853143B2 (en) | Method for manufacturing semiconductor device | |
| JPS6074675A (en) | Semiconductor device | |
| JPS5898968A (en) | Semiconductor device | |
| JPH0254926A (en) | Manufacture of semiconductor device | |
| JPH0376587B2 (en) | ||
| JPS62104078A (en) | Manufacture of semiconductor integrated circuit device | |
| JPH0232537A (en) | Manufacture of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080227 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 11 |