JP2750580B2 - データ受信機の局部発振方式 - Google Patents

データ受信機の局部発振方式

Info

Publication number
JP2750580B2
JP2750580B2 JP63200950A JP20095088A JP2750580B2 JP 2750580 B2 JP2750580 B2 JP 2750580B2 JP 63200950 A JP63200950 A JP 63200950A JP 20095088 A JP20095088 A JP 20095088A JP 2750580 B2 JP2750580 B2 JP 2750580B2
Authority
JP
Japan
Prior art keywords
section
circuit
signal
data receiver
timing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63200950A
Other languages
English (en)
Other versions
JPH0250528A (ja
Inventor
治 石橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyo Tsushinki KK
Original Assignee
Toyo Tsushinki KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyo Tsushinki KK filed Critical Toyo Tsushinki KK
Priority to JP63200950A priority Critical patent/JP2750580B2/ja
Publication of JPH0250528A publication Critical patent/JPH0250528A/ja
Application granted granted Critical
Publication of JP2750580B2 publication Critical patent/JP2750580B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Circuits Of Receivers In General (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、ページャ等の受信機の消費電力を節減する
ためのデータ受信機の局部発振方式に関する。
(従来の技術) ある定められたタイミングにて受信動作を繰り返すデ
ータ受信機、例えばフレーム同期呼出し方式を採用した
ページャでは、当該ページャの呼出し時間帯として割り
当てられた時間帯のみデータ受信機の所要部分に電源を
供給し、それ以外の時間帯では計時回路部分以外の回路
の電源を遮断することによってデータ受信機全体の消費
電流を低減させるようにしている。この機能は一般にバ
ッテリィセービングと称され、この機能によって小容量
バッテリィにもかかわらず、電池交換なしでデータ受信
機を数ケ月間使用し得るようにしている。
第4図はこのようなデータ受信機によって受信される
データの一例を示す模式図である。
この図に示すデータは、フレーム同期信号SYNCと、複
数のタイムスロットT1〜TKとに区分されており、各タイ
ムスロットT1〜TKには各々のデータ受信機呼出し信号及
び当該データ受信機に対する情報データCが割り付けら
れ、送信側から所定周期で繰り返し送出される。
またこのデータ受信機は、電源投入初期では回路各部
に連続して電力を供給するが、フレーム同期信号を受信
した後は所定周期で繰り返し送出される前記フレーム同
期信号SYNCに同期して間欠的に電力が供給され、該フレ
ーム同期信号SYNCとこれに続くデータ信号送出時間のみ
受信するよう制御される。
ところでこのようなデータ受信機の1つとして、近
年、シンセサイザ方式の局部発振回路を搭載したものが
開発されている。
この方式のデータ受信機は従来の単に水晶発振回路を
搭載したものに比べて種々の周波数に対応できる等多く
の利点があり、多チャネル受信用ページャには有利であ
る。
しかしながらこのようにシンセサイザ方式の発振回路
を含むデータ受信機では、局部発振回路部分での消費電
力が著しく増加するため、電池等を電源とする携帯型の
データ受信機では電池を頻繁に交換しなければならない
という問題が発生していた。
即ち、シンセサイザ方式の発振回路では複数の分周回
路と高周波のパルス発生部とを有するが、このような発
振回路で用いられる分周回路ではその周波数に応じて消
費電流が増大する傾向にあるからである。
(発明の目的) 本発明は上記の事情に鑑みてなされたものであって、
シンセサイザ方式の局部発振回路を有するデータ受信機
において、前記局部発振回路での消費電力を低減させ、
これによってデータ受信機全体の消費電力を少なくして
電池の交換頻度を低減させることができるデータ受信機
の局部発振方式を提供することを目的としている。
(発明の概要) 上記の問題点を解決するために本発明は、フェーズロ
ックループを有するシンセサイザ局部発振回路を備え、
かつ自受信機に対する信号が送致されるタイミングに同
期して受信部所要部に間欠的に電力を供給するデータ受
信機において、前記シンセサイザ局部発振回路を、フレ
ーム同期信号に同期して受信動作を行う第1セクション
と、非同期で受信動作を行う第2セクションとに区分
し、受信帯として指定された時間帯の初期一定時間だけ
第1セクションと第2セクションの両方に電源を供給し
て前記シンセサイザ局部発振回路を閉ループで動作さ
せ、 前記時間帯の前記初期一定時間以外の時は第1セクシ
ョンと第2セクションのうち第2セクションのみに電源
を供給して前記シンセサイザ局部発振回を開ループで動
作させ、 前記時間帯の後は第2セクションへの電源供給も停止
し、第1のセクション及び第2のセクションへの電源供
給・遮断タイミングを制御するタイミング発生回路への
み電源を供給するようにしたことを特徴としている。
(実施例) 第1図は本発明によるデータ受信機の局部発振方式の
一実施例を適用したデータ受信機の一例を示すブロック
図である。
この図に示すデータ受信機は、アンテナ(図示は省略
する)によって受信された信号をFSK方式で復調する受
信部1と、この受信部1の局部発振回路として動作する
PLL回路2と、このPLL回路2及び前記受信部1に電源を
供給する電源回路4と、この電源回路4及び前記PLL回
路2を制御するための信号を発生するタイミング発生回
路3とを備えており、前記タイミング発生回路3からの
制御信号に基づいて前記電源回路4からバッテリィ電圧
を間欠的に出力させて回路各部を間欠的に動作させ、こ
れによって得られた復調出力をデータ処理回路(図示は
省略する)に供給する。
受信部1は前記アンテナによって受信されたRF信号を
増幅する受信高周波回路6と、この受信高周波回路6の
出力と前記PLL回路2の出力(局部発振信号)とを混合
する混合回路7と、この混合回路7の出力を増幅する中
間周波増幅回路8と、この中間周波数増幅回路8の出力
をFSK方式で復調するデータ復調回路9とを備えてお
り、前記電源回路4から電源電圧+V1が供給されている
間オン状態となって受信動作を行ないこの受信動作によ
って得られた復調信号を前記データ処理回路に供給す
る。
またPLL回路2は、基準発振信号を発生する基準発振
回路12と、この基準発振回路12の出力と帰還信号とを比
較し両者の位相差に応じた直流電圧を出力する位相比較
回路13と、この位相比較回路13の直流電圧に含まれる高
周波成分を除去するローパスフィルタ16と、このローパ
スフィルタ16の出力電圧によって発振周波数が制御され
る電圧制御発振回路17と、この電圧制御発振回路17から
出力される局部発振信号の一部を所定周波数に降下せし
めて前記位相比較回路13に帰還する分周回路14とを備え
ている。
そして、これら基準発振回路12〜電圧制御発振回路17
は基準発振回路12と位相比較回路13と分周回路14を含む
第1セクション10と、ローパスフィルタ16と電圧制御発
振回路17の二者を含む第2セクション11とに区分されて
おり、この各セクション10、11には前記電源回路4から
電圧+V2、+V3が各々供給される。
ここで、前記基準発振回路12〜電圧制御発振回路17に
ついてさらに詳述する。
基準発振回路12は水晶振動子等を備え、基準発振信号
を生成しこれを位相比較回路13に供給する。
位相比較回路13は前記基準発振回路12から出力される
基準発振信号の位相と、帰還信号S10の位相とを比較す
るとともに、この比較結果に対応した値の電圧信号を生
成し、これを接点15の一端に供給する。
接点15は常閉型の接点であり、前記タイミング発生回
路3から開指令S13が出力されていないとき前記位相比
較回路13から出力される電圧信号を通過させてこれをロ
ーパスフィルタ16に伝達する。
ローパスフィルタ16はコンデンサや抵抗等を備えてお
り、前記接点15を介して電圧信号が供給されたときこの
電圧信号中の高周波成分を除去しこれによって得られた
電圧信号を電圧制御発振回路17に供給する。またこの状
態で、前記接点15から前記電圧信号が供給されなくなっ
ても前記コンデンサに蓄積された電荷によって一定期間
だけ電圧を保持して前記電圧制御発振回路17に電圧信号
を供給し続ける。
電圧制御発振回路17は前記ローパスフィルタ16から供
給される電圧信号の値に応じた周波数で発振して局部発
振信号を生成しこれを前記混合回路7と前記分周回路14
とに供給する。
分周回路14は前記電圧制御発振回路11から局部発振信
号が出力されたときこれを予め設定されている分周比で
分周して帰還信号S10を生成し、これを前記位相比較回
路13に供給する。
またタイミング発生回路3は前記電源回路4から供給
される電源電圧+Vによって動作するように構成されて
おり、図示を省略した制御部の制御の下に受信開始タイ
ミングになる毎に閉指令S14、S15を発生してこれらを電
源回路4に供給する。この後、所定時間後に開指令13
発生してこれを前記PLL回路2の接点15に供給するとと
もに、閉指令14の発生を停止する。そして、予め設定さ
れている受信終了タイミングになったとき閉指令S15
発生を停止する。
また電源回路4は、電池等によって構成される電源18
と、常開型の接点19、20とを備えており、前記タイミン
グ発生回路3に対しては常時電源電圧+Vを供給してこ
れを動作させる。また前記タイミング発生回路3から閉
指令S14が供給された時には、接点19を閉状態にして電
源18から出力される電源電圧+Vを電源電圧+V2として
前記PLL回路2の第1セクション10に供給する。また前
記タイミング発生回路3から閉指令S15が供給されたと
きには接点20を閉状態にして電源18から出力される電源
電圧+Vを電源電圧+V1、+V3として受信部1と、前記
PLL回路2の第2セクション11とに各々供給する。
次に、第2図(a)〜(f)を参照しながらこの実施
例の動作を説明する。
まず、データ受信機の電源スイッチがオンされれば、
前記制御部は回路各部を動作させてアンテナによって受
信されたRF信号からフレーム同期信号SYNCに基づいて自
局割当てタイミングを検知してタイミング発生回路4の
受信繰り返しタイミングを初期化する。
そして、この受信繰り返しタイミングに基づいて得ら
れる受信開始タイミングになれば、第2図(a)、
(b)に示す如くタイミング発生回路4は閉指令S15、S
14を発生してこれらを電源回路4に供給する。
これによって、第2図(d)に示す如くPLL回路2が
予め設定されている周波数の局部発振信号の発生を開始
するとともに、第2図(e)に示す如く受信部1が受信
動作を開始して第2図(f)に示す如く送信側から送出
されたデータの受信を開始しそのフレーム同期信号SYNC
を受信する。
この後、タイミング発生回路3は所定時間後、つまり
前記データのフレーム同期信号SYNCの受信が終了したと
き、開指令S13を発生して第2セクション11の接点15を
開状態にする。
これによって、第1セクション10の位相比較回路13か
ら出力される電圧信号がローパスフィルタ16に供給され
なくなるが、この場合このローパスフィルタ16のコンデ
ンサによって前記接点15が開かれる前における前記位相
比較回路13の出力が所定時間維持されるので、第2図
(d)に示す如く第2セクション11は非同期状態で局部
発振信号の発生を維持して第2図(e)に示す如く受信
部1に受信動作を続けさせる。
この後、タイミング発生回路3は閉信号S14の発生を
停止して第1セクション10に対する電源電圧+V2の供給
を停止させこの第1セクション10を完全に停止させる。
しかしこの場合、接点15が開状態となっているので、
この第1セクション10が停止しても、第2セクション11
や、受信部1になんら影響を与えない。
そして、予め設定されている受信終了タイミングにな
れば、タイミング発生回路3は閉指令S15と、開指令S13
の発生を停止し、回路全体を完全に停止させる。
このようにこの実施例においては、受信開始タイミン
グから所定時間だけ第1セクション10を動作させて送信
側から送出されたデータ中のフレーム同期信号SYNCだけ
を同期状態(閉ループ)で受信させ、この後前記送信側
から送出されたデータ中のデータC部分を非同期状態
(開ループ)で受信させるようにしているので、第1セ
クション10の消費電力を大幅に低減させることができ、
これによって回路全体の消費電力を大幅に低減させるこ
とができる。
なおこのようにデータCを非同期状態で受信しても、
前記送信側から送出されるデータが周波数変動に対して
あまり影響されない変調方式、例えばFSK方式等であれ
ば、実用的にはなんら問題は発生しない。
また上述した実施例においては、接点15を用いて第1
セクション10の動作を停止させたときにもローパスフィ
ルタ16のコンデンサに蓄積された電荷が放電されないよ
うにしているが、第3図に示す如くの接点15の代わりに
チャージポンプ回路22を使用して、ローパスフィルタ16
のコンデンサ23に蓄積された電荷の放電を制御するよう
にしても良い。
なお本発明の実施に当たっては上記実施例に限らず種
々変形が可能である。例えば、PLLの閉ループ駆動時間
を同期信号受信期間全てにわたることなくPLL閉ループ
が同期して発振周波数が安定するに必要な時間のみ閉ル
ープを形成すれば足りる。さらに、受信機としては、バ
ッテリィセービング方式のページャに限らず所定時刻に
受信動作行なうものにおいても適用可能である。
(発明の効果) 以上説明したように本発明によれば、局部発振回路部
分での消費電力を低減させることができ、これによって
データ受信機全体の消費電力を低減させて電池の交換頻
度を少なくさせることができる。
【図面の簡単な説明】
第1図は本発明によるデータ受信機の局部発振方式の一
実施例を適用したデータ受信機の一例を示すブロック
図、第2図(a)〜(f)は各々同実施例の動作例を示
すタイミングチャート、第3図は本発明によるデータ受
信機の局部発振方式の他の実施例を示すブロック図、第
4図は一般的なデータ受信機の動作例を示すタイミング
チャートである。 1……受信部、2……局部発振回路(PLL回路)、3…
…タイミング発生回路、17……電圧制御発振回路。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】フェーズロックループを有するシンセサイ
    ザ局部発振回路を備え、かつ自受信機に対する信号が送
    致されるタイミングに同期して受信部所要部に間欠的に
    電力を供給するデータ受信機において、 前記シンセサイザ局部発振回路を、フレーム同期信号に
    同期して受信動作を行う第1セクションと、非同期で受
    信動作を行う第2セクションとに区分し、 受信帯として指定された時間帯の初期一定時間だけ第1
    セクションと第2セクションの両方に電源を供給して前
    記シンセサイザ局部発振回路を閉ループで動作させ、 前記時間帯の前記初期一定時間以外の時は第1セクショ
    ンと第2セクションのうち第2セクションのみに電源を
    供給して前記シンセサイザ局部発振回を開ループで動作
    させ、 前記時間帯の後は第2セクションへの電源供給も停止
    し、第1のセクション及び第2のセクションへの電源供
    給・遮断タイミングを制御するタイミング発生回路への
    み電源を供給するようにしたことを特徴とするデータ受
    信機の局部発振方式。
JP63200950A 1988-08-11 1988-08-11 データ受信機の局部発振方式 Expired - Lifetime JP2750580B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63200950A JP2750580B2 (ja) 1988-08-11 1988-08-11 データ受信機の局部発振方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63200950A JP2750580B2 (ja) 1988-08-11 1988-08-11 データ受信機の局部発振方式

Publications (2)

Publication Number Publication Date
JPH0250528A JPH0250528A (ja) 1990-02-20
JP2750580B2 true JP2750580B2 (ja) 1998-05-13

Family

ID=16433005

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63200950A Expired - Lifetime JP2750580B2 (ja) 1988-08-11 1988-08-11 データ受信機の局部発振方式

Country Status (1)

Country Link
JP (1) JP2750580B2 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60214119A (ja) * 1984-04-09 1985-10-26 Matsushita Electric Ind Co Ltd 周波数シンセサイザ
JPH0650819B2 (ja) * 1984-04-09 1994-06-29 松下電器産業株式会社 周波数シンセサイザ

Also Published As

Publication number Publication date
JPH0250528A (ja) 1990-02-20

Similar Documents

Publication Publication Date Title
EP0202072B1 (en) Frequency synthesizer
CA2074800C (en) Local oscillating frequency synthesizer for use in a tdma system
JPH06284069A (ja) 移動無線機
KR940010587A (ko) 위상 동기 루프 회로에서 전력 소비를 감소시킬 수 있는 수신기
US7027796B1 (en) Method and apparatus for automatic fast locking power conserving synthesizer
JPH011330A (ja) 周波数シンセサイザ
GB2258960A (en) Power saving frequency synthesiser with fast pull-in feature
JP2750580B2 (ja) データ受信機の局部発振方式
EP0492433B1 (en) Method for placing a frequency synthesizer into standby mode and apparatus therefor
JPH0472413B2 (ja)
JP3154624B2 (ja) デジタルデータ受信装置
JPH0435088B2 (ja)
JP2864860B2 (ja) 周波数シンセサイザ
US6304147B1 (en) Method and circuit for reduced power consumption in a charge pump circuit
JP3006805B2 (ja) ダイレクトディジタルシンセサイザを用いた局部発振回路
JPH02193416A (ja) 受信機の局部発振回路制御方式
JPH0582089B2 (ja)
JPH06338784A (ja) 位相同期回路
JP3000360U (ja) 通信機器用基準信号生成回路
JPH0469459B2 (ja)
JPH0355923A (ja) 受信機の局部発振回路制御方法
JPS5866423A (ja) フエ−ズロツクル−プ回路
JPH0252465B2 (ja)
JPH0361371B2 (ja)
JP2001127599A (ja) 基準クロック生成回路および携帯機