JP2748029B2 - 位置合わせマーク作成方法 - Google Patents
位置合わせマーク作成方法Info
- Publication number
- JP2748029B2 JP2748029B2 JP1244046A JP24404689A JP2748029B2 JP 2748029 B2 JP2748029 B2 JP 2748029B2 JP 1244046 A JP1244046 A JP 1244046A JP 24404689 A JP24404689 A JP 24404689A JP 2748029 B2 JP2748029 B2 JP 2748029B2
- Authority
- JP
- Japan
- Prior art keywords
- alignment mark
- film
- forming
- insulating film
- main scale
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【発明の詳細な説明】 〔概 要〕 位置合わせマーク作成方法に関し、更に詳しく言え
ば、平坦化された絶縁膜又は導電膜を有する半導体装置
の位置合わせマーク作成方法に関し、 高精度な位置合わせを行うことができる位置合わせマ
ーク作成方法を提供することを目的とし、 第１の位置合わせマークを有するウエハ上の全面に絶
縁膜又は導電膜を形成する工程と、前記絶縁膜又は導電
膜を選択的にエッチングして前記第１の位置合わせマー
クを露出するとともに、前記絶縁膜又は導電膜からなる
第２の位置合わせマーク形成領域を形成する工程と、前
記第１の位置合わせマークと位置合わせして前記第２の
位置合わせマーク形成領域をパターニングし、第２の位
置合わせマークを形成する工程とを有することを含み構
成する。
ば、平坦化された絶縁膜又は導電膜を有する半導体装置
の位置合わせマーク作成方法に関し、 高精度な位置合わせを行うことができる位置合わせマ
ーク作成方法を提供することを目的とし、 第１の位置合わせマークを有するウエハ上の全面に絶
縁膜又は導電膜を形成する工程と、前記絶縁膜又は導電
膜を選択的にエッチングして前記第１の位置合わせマー
クを露出するとともに、前記絶縁膜又は導電膜からなる
第２の位置合わせマーク形成領域を形成する工程と、前
記第１の位置合わせマークと位置合わせして前記第２の
位置合わせマーク形成領域をパターニングし、第２の位
置合わせマークを形成する工程とを有することを含み構
成する。
本発明は、位置合わせマーク作成方法に関し、更に詳
しく言えば、平坦化された絶縁膜又は導電膜を有する半
導体装置の位置合わせマーク作成方法に関する。
しく言えば、平坦化された絶縁膜又は導電膜を有する半
導体装置の位置合わせマーク作成方法に関する。
第５図（ａ）〜（ｄ）は、従来例の位置合わせマーク
作成方法を説明する断面図である。
作成方法を説明する断面図である。
ここに、左の図は第３図の加工されるウエハ１の素子
形成領域28の一部を示し、右の図は切り溝領域27の一部
を示す。
形成領域28の一部を示し、右の図は切り溝領域27の一部
を示す。
同図（ａ）は、ウエハ１上に上部配線となるAl膜の形
成される前の状態を示している。同図（ａ）において、
１はSi基板（ウエハ）、２は下部Al配線、３は下部Al配
線２を絶縁するSiO2膜で、下部Al配線２上部には上部配
線と接続させるための開口部が形成されている。また、
3a,3bはSiO2膜で第１の主尺アライメントマーク４を構
成している。
成される前の状態を示している。同図（ａ）において、
１はSi基板（ウエハ）、２は下部Al配線、３は下部Al配
線２を絶縁するSiO2膜で、下部Al配線２上部には上部配
線と接続させるための開口部が形成されている。また、
3a,3bはSiO2膜で第１の主尺アライメントマーク４を構
成している。
まず、ウエハ１全面に上部配線となるAl膜５を形成す
る。このとき、切り溝領域27上の主尺アライメントマー
ク４もAl溝５により被覆される（同図（ｂ））。
る。このとき、切り溝領域27上の主尺アライメントマー
ク４もAl溝５により被覆される（同図（ｂ））。
次に、上部配線と次の工程の位置合わせマークとなる
第２の主尺アライメントマークとを形成するためAl膜５
をパターニングする。即ち、レジスト膜７を形成した
後、レジストパターンを形成するため、ステッパーを用
いてレチクル６上のマスクパターン6a,6b,6c,6dをレジ
スト膜７に転写する（同図（ｃ））。このとき、第１の
主尺アライメントマーク４の凹凸を利用したレーザ光の
反射強度により位置の検出を行い、この第１の主尺アラ
イメントマーク４にレチクル６上の副尺パターンとして
のマスクパターン6bを位置合わせして所定の位置にマス
クパターン6a,6b,6c,6dを転写する。
第２の主尺アライメントマークとを形成するためAl膜５
をパターニングする。即ち、レジスト膜７を形成した
後、レジストパターンを形成するため、ステッパーを用
いてレチクル６上のマスクパターン6a,6b,6c,6dをレジ
スト膜７に転写する（同図（ｃ））。このとき、第１の
主尺アライメントマーク４の凹凸を利用したレーザ光の
反射強度により位置の検出を行い、この第１の主尺アラ
イメントマーク４にレチクル６上の副尺パターンとして
のマスクパターン6bを位置合わせして所定の位置にマス
クパターン6a,6b,6c,6dを転写する。
次に、レジスト膜７を現象した後、このレジスト膜７
をマスクとしてドライエッチングによりAl膜５をエッチ
ングして、上部Al配線層5aを形成すると同時に、切り溝
領域27上に第２の主尺アライメントマーク８となるAl膜
5c,5dのパターンを形成する（同図（ｄ））。
をマスクとしてドライエッチングによりAl膜５をエッチ
ングして、上部Al配線層5aを形成すると同時に、切り溝
領域27上に第２の主尺アライメントマーク８となるAl膜
5c,5dのパターンを形成する（同図（ｄ））。
ところで、近年、半導体装置の更なる高密度化の要求
により配線層の多層化が必要になっている。そして、こ
のような半導体装置の高信頼度化のため、配線層として
のAl膜を高温スパッタ法により形成したり、層間絶縁膜
をリフローにより形成したりしてAl膜や層間絶縁膜の平
坦化を図っている。
により配線層の多層化が必要になっている。そして、こ
のような半導体装置の高信頼度化のため、配線層として
のAl膜を高温スパッタ法により形成したり、層間絶縁膜
をリフローにより形成したりしてAl膜や層間絶縁膜の平
坦化を図っている。
しかし、平坦化されたAl膜や層間絶縁膜をウエハ１上
に形成した場合、第３図（ｂ）の第１の主尺アライメン
トマーク４上には平坦な膜が形成されることになり、第
１の主尺アライメントマーク４の凹凸を利用して行って
いる第３図（ｃ）の位置検出ができなくなる。このた
め、レチクル６上の副尺パターンとしてのマスクパター
ン6bをウエハ１上の第１の主尺アライメントマーク４に
位置合わせ出来なくなるので、正確な位置に上部配線を
形成できなくなるという問題がある。
に形成した場合、第３図（ｂ）の第１の主尺アライメン
トマーク４上には平坦な膜が形成されることになり、第
１の主尺アライメントマーク４の凹凸を利用して行って
いる第３図（ｃ）の位置検出ができなくなる。このた
め、レチクル６上の副尺パターンとしてのマスクパター
ン6bをウエハ１上の第１の主尺アライメントマーク４に
位置合わせ出来なくなるので、正確な位置に上部配線を
形成できなくなるという問題がある。
この問題を解決するため、切り溝領域27上のAl膜を全
て除去して第１の主尺アライメントマーク４を露出する
と位置合わせは可能となるが、次の工程の位置合わせの
ための第２の主尺アライメントマーク８の形成が不可能
になり、次の工程で精度のよい位置合わせが出来なくな
るという問題がある。
て除去して第１の主尺アライメントマーク４を露出する
と位置合わせは可能となるが、次の工程の位置合わせの
ための第２の主尺アライメントマーク８の形成が不可能
になり、次の工程で精度のよい位置合わせが出来なくな
るという問題がある。
そこで本発明は、かかる従来例の問題点に鑑みてなさ
れたものであり、高精度な位置合わせを行うことができ
る位置合わせマーク作成方法を提供することを目的とす
るものである。
れたものであり、高精度な位置合わせを行うことができ
る位置合わせマーク作成方法を提供することを目的とす
るものである。
上記課題は、第１の位置合わせマークを有するウエハ
の全面に絶縁膜又は導電膜を形成する工程と、前記絶縁
膜又は導電膜を選択的にエッチングして前記第１の位置
合わせマークを露出するとともに、前記絶縁膜又は導電
膜からなる第２の位置合わせマーク形成領域を形成する
工程と、前記第１の位置合わせマークと位置合わせして
前記第２の位置合わせマーク形成領域をパターニング
し、第２の位置合わせマークを形成する工程とを有する
ことを特徴とする位置合わせマーク作成方法によって解
決される。
の全面に絶縁膜又は導電膜を形成する工程と、前記絶縁
膜又は導電膜を選択的にエッチングして前記第１の位置
合わせマークを露出するとともに、前記絶縁膜又は導電
膜からなる第２の位置合わせマーク形成領域を形成する
工程と、前記第１の位置合わせマークと位置合わせして
前記第２の位置合わせマーク形成領域をパターニング
し、第２の位置合わせマークを形成する工程とを有する
ことを特徴とする位置合わせマーク作成方法によって解
決される。
本発明の位置合わせマーク作成方法によれば、絶縁膜
又は導電膜で被覆されたウエハ上の第１の位置合わせマ
ークを露出しているので、絶縁膜又は導電膜を平坦化し
た場合でも、この第１の位置合わせマーク上の凹凸を利
用して第１の位置合わせマークに対してレチクル上のパ
ターンを位置合わせ可能である。
又は導電膜で被覆されたウエハ上の第１の位置合わせマ
ークを露出しているので、絶縁膜又は導電膜を平坦化し
た場合でも、この第１の位置合わせマーク上の凹凸を利
用して第１の位置合わせマークに対してレチクル上のパ
ターンを位置合わせ可能である。
従って、第１の位置合わせマークを基準にして絶縁膜
又は導電膜上にレジストパターンを精度良く位置合わせ
して形成することができる。これにより、ウエハ上に形
成された絶縁膜又は導電膜のパターニングを精度良く行
うことができる。
又は導電膜上にレジストパターンを精度良く位置合わせ
して形成することができる。これにより、ウエハ上に形
成された絶縁膜又は導電膜のパターニングを精度良く行
うことができる。
また、全面に被覆された絶縁膜又は導電膜を選択的に
エッチングして第１の位置合わせマークを露出するとと
もに絶縁膜又は導電膜からなる第２の位置合わせマーク
形成層を形成した後、第１の位置合わせマークと位置合
わせして第２の位置合わせマーク形成領域をパターニン
グし、第２の位置合わせマークを形成している。
エッチングして第１の位置合わせマークを露出するとと
もに絶縁膜又は導電膜からなる第２の位置合わせマーク
形成層を形成した後、第１の位置合わせマークと位置合
わせして第２の位置合わせマーク形成領域をパターニン
グし、第２の位置合わせマークを形成している。
従って、第２の位置合わせマークを基準にして次の工
程の位置合わせも精度よく行うことができる。
程の位置合わせも精度よく行うことができる。
次に、図を参照しながら本発明の実施例について説明
する。
する。
第１図（ａ）〜（ｇ）は、本発明の位置合わせマーク
作成方法を、平坦化されたAl膜をパターニングして上部
配線層を形成する場合に適用した実施例について説明す
る断面図である。同図の左の図は第３図の加工ウエハ９
上の素子形成領域23の一部を示し、右の図はチップ化す
るとき切断する切り溝領域22の一部を示す。
作成方法を、平坦化されたAl膜をパターニングして上部
配線層を形成する場合に適用した実施例について説明す
る断面図である。同図の左の図は第３図の加工ウエハ９
上の素子形成領域23の一部を示し、右の図はチップ化す
るとき切断する切り溝領域22の一部を示す。
第１図（ａ）は、上部配線となるA1膜が形成される前
のウエハの断面図で、図中符号９はSi基板（ウエハ）、
10は下部A1配線で、絶縁のため周囲にはSiO2膜11が形成
されており、下部A1配線上には上部配線と接続するため
の開口部が形成されている。また、12は前の工程で作成
されたSiO2膜11a,11bからなる第１の主尺アライメント
マーク（第１の位置合わせマーク）である。なお、同図
（ａ）の右の図は第２図（ａ）の平面図の一点鎖線で示
すＡ−Ａ矢視断面図である。
のウエハの断面図で、図中符号９はSi基板（ウエハ）、
10は下部A1配線で、絶縁のため周囲にはSiO2膜11が形成
されており、下部A1配線上には上部配線と接続するため
の開口部が形成されている。また、12は前の工程で作成
されたSiO2膜11a,11bからなる第１の主尺アライメント
マーク（第１の位置合わせマーク）である。なお、同図
（ａ）の右の図は第２図（ａ）の平面図の一点鎖線で示
すＡ−Ａ矢視断面図である。
まず、多層配線の信頼度を向上するため、バイアスス
パッタ法によりAl膜13をリフローしながら形成し、Al膜
13を平坦化する。このとき、切り溝領域22上の第１の主
尺アライメントマーク12は平坦化されたAl膜13によって
被覆される（同図（ｂ））。
パッタ法によりAl膜13をリフローしながら形成し、Al膜
13を平坦化する。このとき、切り溝領域22上の第１の主
尺アライメントマーク12は平坦化されたAl膜13によって
被覆される（同図（ｂ））。
次に、全面にレジスト膜16を形成した後、コンタクト
アライナー、ミラープロジェクションアライナーを用い
た通常の露光法によりマスク上のマスクパターン15a,15
bをレジスト膜16に転写する（同図（ｃ））。その後、
現像すると、第２の主尺アライメントマーク（第２の位
置合わせマーク）を形成する領域と素子形成領域23とに
レジスト膜16が残存する（同図（ｄ））。
アライナー、ミラープロジェクションアライナーを用い
た通常の露光法によりマスク上のマスクパターン15a,15
bをレジスト膜16に転写する（同図（ｃ））。その後、
現像すると、第２の主尺アライメントマーク（第２の位
置合わせマーク）を形成する領域と素子形成領域23とに
レジスト膜16が残存する（同図（ｄ））。
続いて、このレジスト膜16をマスクとして下地のAl膜
13をパターニングし、第１の主尺アライメントマーク12
を露出すると同時に、次の工程に用いる第２の主尺アラ
イメントマークを形成するためのAl膜の第２の位置合わ
せマーク形成領域13aを選択的に形成する。その後、レ
ジスト膜16を除去する（同図（ｅ））。なお、同図
（ｅ）の右の図は第２図（ｂ）の平面図の一点鎖線で示
すＢ−Ｂ矢視断面図である。
13をパターニングし、第１の主尺アライメントマーク12
を露出すると同時に、次の工程に用いる第２の主尺アラ
イメントマークを形成するためのAl膜の第２の位置合わ
せマーク形成領域13aを選択的に形成する。その後、レ
ジスト膜16を除去する（同図（ｅ））。なお、同図
（ｅ）の右の図は第２図（ｂ）の平面図の一点鎖線で示
すＢ−Ｂ矢視断面図である。
次に、ウエハ９上に別のレジスト膜19を形成する。そ
して、露出した第１の主尺アライメントマーク12に対し
てレチクル18の副尺パターンとしてのマスクパターン18
bをステッパーにより位置合わせする。即ち、レチクル1
8を介してレーザ光を走査し、その反射強度を測定する
ことによりマスクパターン18bが第１の主尺アライメン
トマーク12のSiO2膜11a,11bの丁度真ん中に来るように
位置合わせする。その結果、配線パターン転写用のマス
クパターン18aは精度よく所定の位置に位置わせするこ
とができる。その後、露光してマスクパターン18a〜18d
をレジスト膜19に転写する（同図（ｆ））。
して、露出した第１の主尺アライメントマーク12に対し
てレチクル18の副尺パターンとしてのマスクパターン18
bをステッパーにより位置合わせする。即ち、レチクル1
8を介してレーザ光を走査し、その反射強度を測定する
ことによりマスクパターン18bが第１の主尺アライメン
トマーク12のSiO2膜11a,11bの丁度真ん中に来るように
位置合わせする。その結果、配線パターン転写用のマス
クパターン18aは精度よく所定の位置に位置わせするこ
とができる。その後、露光してマスクパターン18a〜18d
をレジスト膜19に転写する（同図（ｆ））。
続いて、レジスト膜19を現象して不図示のレジストパ
ターンを形成する。次いで、このレジストパターンをマ
スクとして素子形成領域23のAl膜13をパターニングし、
上部Al配線13bを形成すると同時に、第２の位置合わせ
マーク形成領域13aのAl膜をパターニングし、Al膜13c,1
3dからなる第２の主尺アライメントマーク20を形成する
（同図（ｇ））。なお、同図（ｇ）は第２図（ｃ）の平
面図の一点鎖線で示すＣ−Ｃ矢視断面図である。
ターンを形成する。次いで、このレジストパターンをマ
スクとして素子形成領域23のAl膜13をパターニングし、
上部Al配線13bを形成すると同時に、第２の位置合わせ
マーク形成領域13aのAl膜をパターニングし、Al膜13c,1
3dからなる第２の主尺アライメントマーク20を形成する
（同図（ｇ））。なお、同図（ｇ）は第２図（ｃ）の平
面図の一点鎖線で示すＣ−Ｃ矢視断面図である。
以上のように、本発明の実施例によれば、Al膜を平坦
化した場合でも、従来の場合と異なり、第１の主尺アラ
イメントマーク12を基準として精度良く位置合わせし、
上部Al配線13bを素子形成領域23に形成することができ
る。
化した場合でも、従来の場合と異なり、第１の主尺アラ
イメントマーク12を基準として精度良く位置合わせし、
上部Al配線13bを素子形成領域23に形成することができ
る。
また、同時に第１の主尺アライメントマーク12を基準
として次の工程に用いる第２の主尺アライメントマーク
20も切り溝領域22に形成することができる。これによ
り、次の工程の位置合わせを精度よく行うことができ
る。
として次の工程に用いる第２の主尺アライメントマーク
20も切り溝領域22に形成することができる。これによ
り、次の工程の位置合わせを精度よく行うことができ
る。
なお、本発明の実施例では、ステッパーを用いて自動
的にレジスト膜19のパターニングを行う場合に適用した
が、コンタクトアライナーやミラープロジェクションア
ライナーを用いて自動的に行うレジスト膜19のパターニ
ングにも適用できる。
的にレジスト膜19のパターニングを行う場合に適用した
が、コンタクトアライナーやミラープロジェクションア
ライナーを用いて自動的に行うレジスト膜19のパターニ
ングにも適用できる。
また、アライメントマークの作成のみならず、位置合
わせの誤差を確認するためのマスクバーニアを作成する
場合にも本発明を適用できる。なお、マスクバーニアの
一例を第４図の平面図に示す。この例では５個のマスク
バーニアを一組として、既に形成されているマスクバー
ニア24a〜24e（実線）の中心（●印）と後に形成される
マスクバーニア25a〜25e（点線）の中心（×印）とのズ
レにより位置合わせの誤差を確認するものである。
わせの誤差を確認するためのマスクバーニアを作成する
場合にも本発明を適用できる。なお、マスクバーニアの
一例を第４図の平面図に示す。この例では５個のマスク
バーニアを一組として、既に形成されているマスクバー
ニア24a〜24e（実線）の中心（●印）と後に形成される
マスクバーニア25a〜25e（点線）の中心（×印）とのズ
レにより位置合わせの誤差を確認するものである。
更に、平坦化されたAl膜13の場合を説明したが、平坦
化されたPSG膜などの絶縁膜の場合にも本発明を適用で
きる。また、平坦化されていない導電膜や絶縁膜に適用
しても更に精度のよい位置合わせを行うことができる。
化されたPSG膜などの絶縁膜の場合にも本発明を適用で
きる。また、平坦化されていない導電膜や絶縁膜に適用
しても更に精度のよい位置合わせを行うことができる。
以上のように、本発明の位置合わせマーク作成方法に
よれば、絶縁膜や導電膜で被覆された第１の位置合わせ
マークを露出しているので、絶縁膜や導電膜を平坦化し
た場合でも、従来の場合と異なり、第１の位置合わせマ
ークを基準として素子形成領域の絶縁膜や導電膜のパタ
ーニングを精度良く行うことができる。
よれば、絶縁膜や導電膜で被覆された第１の位置合わせ
マークを露出しているので、絶縁膜や導電膜を平坦化し
た場合でも、従来の場合と異なり、第１の位置合わせマ
ークを基準として素子形成領域の絶縁膜や導電膜のパタ
ーニングを精度良く行うことができる。
また、この素子形成領域の絶縁膜や導電膜のパターニ
ング工程と同じ工程において第１の位置合わせマークを
基準として第２の位置合わせマークも精度良く形成する
ことができる。従って、これを次の工程の主尺アライメ
ントマークとして用いることにより精度のよい位置合わ
せが可能となる。
ング工程と同じ工程において第１の位置合わせマークを
基準として第２の位置合わせマークも精度良く形成する
ことができる。従って、これを次の工程の主尺アライメ
ントマークとして用いることにより精度のよい位置合わ
せが可能となる。
第１図は、本発明の実施例の位置合わせマーク作成方法
を説明する断面図、 第２図は、本発明の実施例の位置合わせマーク作成方法
を説明する平面図、 第３図は、加工ウエハの平面図、 第４図は、マスクバーニアを示す平面図、 第５図は、従来例の位置合わせマーク作成方法を説明す
る断面図である。 〔符号の説明〕 1,9……Si基板（ウエハ）、 2,10……下部Al配線、 3,3a,3b,11,11a,11b……SiO2膜、 ４……第１の主尺アライメントマーク、 5,13……Al膜、 6,18……レチクル、 6a,6b,6c,6d,15a,15b,18a,18b,18c,18d……マスクパタ
ーン、 7,16,19……レジスト膜、 ８……第２の主尺アライメントマーク、 12……第１の主尺アライメントマーク（第１の位置合わ
せマーク）、 13a……第２の位置合わせマーク形成領域、 14……マスク、 20……第２の主尺アライメントマーク（第２の位置合わ
せマーク）、 22,27……切り溝領域、 23,28……素子形成領域、 24a,24b,24c,24d,24e,25a,25b,25c,25d,25e……マスク
バーニア。
を説明する断面図、 第２図は、本発明の実施例の位置合わせマーク作成方法
を説明する平面図、 第３図は、加工ウエハの平面図、 第４図は、マスクバーニアを示す平面図、 第５図は、従来例の位置合わせマーク作成方法を説明す
る断面図である。 〔符号の説明〕 1,9……Si基板（ウエハ）、 2,10……下部Al配線、 3,3a,3b,11,11a,11b……SiO2膜、 ４……第１の主尺アライメントマーク、 5,13……Al膜、 6,18……レチクル、 6a,6b,6c,6d,15a,15b,18a,18b,18c,18d……マスクパタ
ーン、 7,16,19……レジスト膜、 ８……第２の主尺アライメントマーク、 12……第１の主尺アライメントマーク（第１の位置合わ
せマーク）、 13a……第２の位置合わせマーク形成領域、 14……マスク、 20……第２の主尺アライメントマーク（第２の位置合わ
せマーク）、 22,27……切り溝領域、 23,28……素子形成領域、 24a,24b,24c,24d,24e,25a,25b,25c,25d,25e……マスク
バーニア。
Claims (1)
- 【請求項１】第１の位置合わせマークを有するウエハ上
の全面に絶縁膜又は導電膜を形成する工程と、 前記絶縁膜又は導電膜を選択的にエッチングして前記第
１の位置合わせマークを露出するとともに、前記絶縁膜
又は導電膜からなる第２の位置合わせマーク形成領域を
形成する工程と、 前記第１の位置合わせマークと位置合わせして前記第２
の位置合わせマーク形成領域をパターニングし、第２の
位置合わせマークを形成する工程とを有することを特徴
とする位置合わせマーク作成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1244046A JP2748029B2 (ja) | 1989-09-20 | 1989-09-20 | 位置合わせマーク作成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1244046A JP2748029B2 (ja) | 1989-09-20 | 1989-09-20 | 位置合わせマーク作成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03106013A JPH03106013A (ja) | 1991-05-02 |
| JP2748029B2 true JP2748029B2 (ja) | 1998-05-06 |
Family
ID=17112919
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1244046A Expired - Fee Related JP2748029B2 (ja) | 1989-09-20 | 1989-09-20 | 位置合わせマーク作成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2748029B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6003034B2 (ja) | 2011-09-20 | 2016-10-05 | セイコーエプソン株式会社 | 液体吐出装置、及び、液体循環方法 |
| JP5796459B2 (ja) | 2011-11-07 | 2015-10-21 | セイコーエプソン株式会社 | 印刷装置、及び、ホワイトインク循環方法 |
| JP5938891B2 (ja) | 2011-12-20 | 2016-06-22 | セイコーエプソン株式会社 | 印刷装置、及び、液体移送方法 |
-
1989
- 1989-09-20 JP JP1244046A patent/JP2748029B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03106013A (ja) | 1991-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100468623C (zh) | 对准方法、套刻检查方法和光掩模 | |
| JP3042639B2 (ja) | 半導体装置製造用フォトレティクル | |
| US5982044A (en) | Alignment pattern and algorithm for photolithographic alignment marks on semiconductor substrates | |
| JP4528464B2 (ja) | アライメント方法、重ね合わせ検査方法及びフォトマスク | |
| JPH03138920A (ja) | 半導体装置 | |
| JP2748029B2 (ja) | 位置合わせマーク作成方法 | |
| US6601314B2 (en) | Method of manufacturing alignment mark | |
| JPH0450730B2 (ja) | ||
| US6340547B1 (en) | Method of forming circuit patterns on semiconductor wafers using two optical steppers having nonaligned imaging systems | |
| JPH1092714A (ja) | 半導体装置およびその製造方法 | |
| JP2000208403A (ja) | アライメントパタ―ンの形成方法及びマスクとの合わせ精度測定方法 | |
| JPH0795543B2 (ja) | エツチング方法 | |
| JPH0513372B2 (ja) | ||
| US5665645A (en) | Method of manufacturing a semiconductor device using reticles | |
| JP2995749B2 (ja) | 半導体装置 | |
| JPH06324475A (ja) | レチクル | |
| JPH0555111A (ja) | 半導体装置の製造方法 | |
| US20020102812A1 (en) | Method for improving alignment precision in forming color filter array | |
| KR100614796B1 (ko) | 기판 정렬 방법 | |
| JPH10213896A (ja) | レチクル | |
| KR100232236B1 (ko) | 정렬도 측정용 오버레이 패턴 형성방법 | |
| KR100567061B1 (ko) | Ｘ/ｙ 방향간 단차 최소화용 멀티 버어니어의 제조방법 | |
| JPS588132B2 (ja) | 集積回路製造方法 | |
| JPH02183512A (ja) | 半導体装置の製造方法 | |
| JPH02183511A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |