JP2742613B2 - 半導体素子収納用パッケージ - Google Patents

半導体素子収納用パッケージ

Info

Publication number
JP2742613B2
JP2742613B2 JP1308610A JP30861089A JP2742613B2 JP 2742613 B2 JP2742613 B2 JP 2742613B2 JP 1308610 A JP1308610 A JP 1308610A JP 30861089 A JP30861089 A JP 30861089A JP 2742613 B2 JP2742613 B2 JP 2742613B2
Authority
JP
Japan
Prior art keywords
semiconductor element
external lead
lead terminal
package
lid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1308610A
Other languages
English (en)
Other versions
JPH03167861A (ja
Inventor
弘 松本
公明 井口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP1308610A priority Critical patent/JP2742613B2/ja
Priority to US07/574,472 priority patent/US5168126A/en
Publication of JPH03167861A publication Critical patent/JPH03167861A/ja
Application granted granted Critical
Publication of JP2742613B2 publication Critical patent/JP2742613B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は半導体素子を収容する半導体素子収納用パッ
ケージの改良に関するものである。
(従来の技術) 従来、半導体素子を収容するためのパッケージ、特に
ガラスの溶着によって封止するガラス封止型半導体素子
収納用パッケージは、絶縁基体と蓋体とから成り、内部
に半導体素子を収容する空所を有する絶縁容器と、該容
器内に収容される半導体素子を外部電気回路に電気的に
接続するための外部リード端子とから構成されており、
絶縁基体及び蓋体の相対向する主面に予め封止用のガラ
ス部材を被着形成すると共に、絶縁基体主面に外部リー
ド端子を固定し、半導体素子の各電極と外部リード端子
とをワイヤボンド接続した後、絶縁基体及び蓋体のそれ
ぞれに被着させた封止用のガラス部材を溶融一体化させ
ることによって内部に半導体素子を気密に封止してい
る。
(発明が解決しようとする課題) しかし乍ら、この従来のガラス封止型半導体素子収納
用パッケージは通常、外部リード端子がコバール(29Wt
% Ni−16Wt% Co−55Wt% Fe合金)や42Alloy(42Wt%
Ni−58Wt% Fe合金)の導電性材料から成っており、該
コバールや42Alloy等は導電率が低いことから以下に述
べる欠点を有する。
即ち、 コバールや42Alloyはその導電率が3.0〜3.5%(IAC
S)と低い。そのためこのコバールや42Alloy等から成る
外部リード端子に信号を伝搬させた場合、信号の伝搬速
度が極めて遅いものとなり、高速駆動を行う半導体素子
はその収容が不可となってしまう、 半導体素子収納用パッケージの内部に収容する半導体
素子の高密度化、高集積化の進展に伴い、半導体素子の
電極数が大幅に増大しており、半導体素子の各電極を外
部電気回路に接続する外部リード端子の線幅も極めて細
くなってきている。そのため外部リード端子は上記に
記載のコバールや42Alloyの導電率が低いことと相俊っ
て電気抵抗が極めて大きなものになってきており、外部
リード端子に信号を伝搬させると、該外部リード端子の
電気抵抗に起因して信号が大きく減衰し、内部に収容す
る半導体素子に信号を正確に入力することができず、半
導体素子に誤動作を生じさせてしまう、 等の欠点を有していた。
(発明の目的) 本発明は上記欠点に鑑み案出されたもので、その目的
は外部リード端子における信号の減衰を極小となし、内
部に収容する半導体素子への信号の入出力を確実に行う
ことを可能として半導体素子を長期間にわたり正常、且
つ安定に作動させることができる半導体素子収納用パッ
ケージを提供することにある。
また本発明の他の目的は高速駆動を行う半導体素子を
収容することができる半導体素子収納用パッケージを提
供することにある。
(課題を解決するための手段) 本発明は内部に半導体素子を収容するための空所を有
する絶縁容器に外部リード端子をガラス部材を介して取
着して成る半導体素子収納用パッケージにおいて、前記
絶縁容器をフォルステライト質焼結体もしくはジルコニ
ア質焼結体で、外部リード端子を熱膨張係数95乃至110
×10-7/℃、導電率12%(IACS)以上の金属で、ガラス
部材をシリカ60.0乃至70.0Wt%、ナトリウム、カリウム
の酸化物の少なくとも1種10.0乃至20.0Wt%、酸化バリ
ウム(BaO)5.0乃至15.0Wt%から成るガラスで形成した
ことを特徴とするものである。
(実施例) 次に本発明を添付図面に基づき詳細に説明する。
第1図及び第2図は本発明の半導体素子収納用パッケ
ージの一実施例を示し、1は絶縁基体、2は蓋体であ
る。この絶縁基体1と蓋体2とにより絶縁容器3が構成
される。
前記絶縁基体1及び蓋体2はそれぞれの中央部に半導
体素子を収容する空所を形成するための凹部が設けてあ
り、絶縁基体1の凹部底面には半導体素子4が樹脂、ガ
ラス、ロウ剤等の接着剤を介し取着固定される。
前記絶縁基体1及び蓋体2はフォルステライト質焼結
体もしくはジルコニア質焼結体から成り、第1図に示す
ような絶縁基体1及び蓋体2に対応した形状を有するプ
レス型内に、フォルステライト質焼結体の場合はマグネ
シア(MgO)、シリカ(SiO2)等の原料粉末を、ジルコ
ニア質焼結体の場合は酸化ジルコニウム(ZrO2)、イッ
トリア(Y2O3)等の原料粉末を充填させるとともに一定
圧力を印加して成形し、しかる後、成形品を約1200〜15
00℃の温度で焼成することによって製作される。
尚、前記絶縁基体1及び蓋体2を形成するフォルステ
ライト質焼結体もしくはジルコニア質焼結体はその熱膨
張係数が100乃至110×10-7/℃であり、後述する封止用
ガラス部材の熱膨張係数との関係において絶縁基体1及
び蓋体2と封止用ガラス部材間に大きな熱膨張の差が生
じることはない。
また前記絶縁基体1及び蓋体2にはその相対向する主
面に封止用のガラス部材6が予め被着形成されており、
該絶縁基体1及び蓋体2の各々に被着されている封止用
ガラス部材6を加熱溶融させ一体化させることにより絶
縁容器3内の半導体素子4を気密に封止する。
前記絶縁基体1及び蓋体2の相対向する主面に被着さ
れる封止用ガラス部材6は、シリカ60.0乃至70.0Wt%、
ナトリウム、カリウムの酸化物の少なくとも1種10.0乃
至20.0Wt%、酸化バリウム5.0乃至15.0Wt%より形成さ
れるガラスから成り、上記各成分を所定の値となるよう
に秤量混合すると共に、該混合粉末を1300〜1400℃の温
度で加熱溶融させることによって製作される。このガラ
ス部材6の熱膨張係数は90乃至100×10-7/℃である。
前記封止用ガラス部材6は、その熱膨張係数が90乃至
100×10-7/℃であり、絶縁基体1及び蓋体2の各々の熱
膨張係数と近似することから絶縁基体1及び蓋体2の各
々に被着されている封止用ガラス部材6を加熱溶融させ
一体化させることにより絶縁容器3内の半導体素子4を
気密に封止する際、絶縁基体1及び蓋体2と封止用ガラ
ス部材6との間には両者の熱膨張係数の相違に起因する
熱応力が発生することは殆どなく、絶縁基体1と蓋体2
とを封止用ガラス部材6を介し強固に接合することが可
能となる。
尚、前記封止用ガラス部材6はシリカ(SiO2)が60.0
Wt%未満であるとガラスの結晶化が進んで絶縁容器3の
気密封止が困難となり、また70.0Wt%を越えるとガラス
の熱膨張が小さくなって絶縁基体1と蓋体2の熱膨張と
合わなくなることからシリカ(SiO2)は60.0乃至70.0Wt
%の範囲に限定される。
またナトリウム、カリウムの酸化物が10.0Wt%未満で
あるとガラスを製作する際のガラスの溶融温度が大幅に
上がって作業性が著しく悪くなり、また20.0Wt%を越え
るとガラスの耐薬品性が劣化して絶縁容器3の気密封止
の信頼性が大きく低下するためナトリウム、カリウムの
酸化物は10.0乃至20.0Wt%の範囲に限定される。
また酸化バリウム(BaO)が5.0Wt%未満であるとガラ
スの耐薬品性が劣化して絶縁容器3の気密封止の信頼性
が大きく低下し、また15.0Wt%を越えるとガラスの結晶
化が進んで絶縁容器3の気密封止が困難となることから
酸化バリウム(BaO)は5.0乃至15.0Wt%の範囲に限定さ
れる。
前記封止用ガラス部材6は前述した成分から成るガラ
スに適当な有機溶剤、溶媒を添加して得たガラスペース
トを従来周知の厚膜手法を採用することによって絶縁基
体1及び蓋体2の相対向する主面に被着形成される。
前記絶縁基体1と蓋体2との間には導電性材料から成
る外部リード端子5が配されており、該外部リード端子
5は半導体素子4の各電極がワイヤ7を介し電気的に接
続され、外部リード端子5を外部電気回路に接続するこ
とによって半導体素子4が外部電気回路に接続されるこ
ととなる。
前記外部リード端子5は絶縁基体1と蓋体2の相対向
する主面に被着させた封止用ガラス部材6を溶融一体化
させ、絶縁容器3を気密封止する際に同時に絶縁基体1
と蓋体2との間に取着される。
前記外部リード端子5は非磁性体金属である銅(Cu)
から成る芯体の外表面にニッケル−鉄合金(Ni−Fe合
金)を接合させたもの等から成り、その導電率は12%
(IACS)以上、熱膨張係数は95乃至110×10-7/℃の導電
性材料から成る。
前記外部リード端子5はその導電率が12%(IACS)以
上であり、電気を流し易いことから外部リード端子5の
信号伝搬速度を極めて速いものとなすことができ、絶縁
容器3内に収容した半導体素子4を高速駆動させたとし
ても半導体素子4と外部電気回路との間における信号の
出し入れは常に安定、且つ確実となすことができる。
また外部リード端子5の導電率が高いことから外部リ
ード端子5の線幅が細くなったとしても外部リード端子
5の電気抵抗を低く抑えることができ、その結果、外部
リード端子5における信号の減衰を極小として内部に収
容する半導体素子4に外部電気回路から供給される電気
信号を正確に入力することができる。
更に前記外部リード端子5はその熱膨張係数が95乃至
110×10-7/℃であり、封止用ガラス部材6の熱膨張係数
と近似することから外部リード端子5を絶縁基体1と蓋
体2の間に封止用ガラス部材6を用いて固定する際、外
部リード端子5と封止用ガラス部材6との間には両者の
熱膨張係数の相違に起因する熱応力が発生することはな
く、外部リード端子5を封止用ガラス部材6で強固に固
定することも可能となる。
かくして、この半導体素子収納用パッケージによれば
絶縁基体1の凹部底面に半導体素子4を取着固定すると
ともに該半導体素子4の各電極をボンディングワイヤ7
により外部リード端子5に接続させ、しかる後、絶縁基
体1と蓋体2とを該絶縁基体1及び蓋体2の相対向する
主面に予め被着させておいた封止用ガラス部材6を溶融
一体化させることによって接合させ、これによって最終
製品としての半導体装置が完成する。
(発明の効果) 本発明の半導体素子収納用パッケージによれば、半導
体素子を収容するための絶縁容器をフォルステライト質
焼結体もしくはジルコニア質焼結体で、外部リード端子
を導電率が12(IACS)以上、熱膨張係数95乃至110×10
-7/℃の金属で、ガラス部材をシリカ60.0乃至70.0Wt
%、ナトリウム、カリウムの酸化物の少なくとも1種1
0.0乃至20.0Wt%、酸化バリウム(BaO)5.0乃至15.0Wt
%から成るガラスで形成したことから外部リード端子の
信号伝搬速度を極めて速いものとなすことができ、絶縁
容器内に収容した半導体素子を高速駆動させたとしても
半導体素子と外部電気回路との間における信号の出し入
れを安定、且つ確実となすことが可能となる。
また外部リード端子の線幅が細くなったとしても外部
リード端子の電気抵抗を低く抑えることができ、その結
果、外部リード端子における信号の減衰を極小として内
部に収容する半導体素子に外部電気回路から供給される
電気信号を正確に入力することができる。
更に前記外部リード端子はその熱膨張係数が絶縁基
体、蓋体及び封止用ガラス部材の各々の熱膨張係数と近
似し、絶縁基体と蓋体との間に外部リード端子を挟み、
各々を封止用ガラス部材で取着接合したとしても絶縁基
体及び蓋体と封止用ガラス部材との間、外部リード端子
と封止用ガラス部材との間のいずれにも熱膨張係数の相
違に起因する熱応力は発生せず、すべてを強固に取着接
合することも可能となる。
【図面の簡単な説明】
第1図は本発明の半導体素子収納用パッケージの一実施
例を示す断面図、第2図は第1図に示すパッケージの絶
縁基体上面より見た平面図である。 1……絶縁基体、2……蓋体 3……絶縁容器 5……外部リード端子 6……封止用ガラス部材

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】内部に半導体素子を収容するための空所を
    有する絶縁容器に外部リード端子をガラス部材を介して
    取着して成る半導体素子収納用パッケージにおいて、前
    記絶縁容器をフォルステライト質焼結体もしくはジルコ
    ニア質焼結体で、外部リード端子を熱膨張係数95乃至11
    0×10-7/℃、導電率12%(IACS)以上の金属で、ガラス
    部材をシリカ60.0乃至70.0Wt%、ナトリウム、カリウム
    の酸化物の少なくとも1種10.0乃至20.0Wt%、酸化バリ
    ウム5.0乃至15.0Wt%から成るガラスで形成したことを
    特徴とする半導体素子収納用パッケージ。
JP1308610A 1989-08-25 1989-11-27 半導体素子収納用パッケージ Expired - Lifetime JP2742613B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP1308610A JP2742613B2 (ja) 1989-11-27 1989-11-27 半導体素子収納用パッケージ
US07/574,472 US5168126A (en) 1989-08-25 1990-08-27 Container package for semiconductor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1308610A JP2742613B2 (ja) 1989-11-27 1989-11-27 半導体素子収納用パッケージ

Publications (2)

Publication Number Publication Date
JPH03167861A JPH03167861A (ja) 1991-07-19
JP2742613B2 true JP2742613B2 (ja) 1998-04-22

Family

ID=17983116

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1308610A Expired - Lifetime JP2742613B2 (ja) 1989-08-25 1989-11-27 半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JP2742613B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5521968B2 (ja) * 1974-05-16 1980-06-13
JPS53123080A (en) * 1977-04-02 1978-10-27 Ngk Insulators Ltd Circuit substrate and ceramic package assembly and method of producing same
JPS6265954A (ja) * 1985-09-18 1987-03-25 Nippon Electric Glass Co Ltd アルミナ封着用硼珪酸ガラス
JPH0516730Y2 (ja) * 1987-05-22 1993-05-06
JPS645041A (en) * 1987-06-29 1989-01-10 Shinko Electric Ind Co Manufacture of ceramic body having superconducting circuit pattern

Also Published As

Publication number Publication date
JPH03167861A (ja) 1991-07-19

Similar Documents

Publication Publication Date Title
JP2742617B2 (ja) 半導体素子収納用パッケージ
JP2742613B2 (ja) 半導体素子収納用パッケージ
JP2736455B2 (ja) 半導体素子収納用パッケージ
JP2691310B2 (ja) 半導体素子収納用パッケージ
JP2742618B2 (ja) 半導体素子収納用パッケージ
JP2747613B2 (ja) 半導体素子収納用パッケージ
JP2742616B2 (ja) 半導体素子収納用パッケージ
JP2678509B2 (ja) 半導体素子収納用パッケージ
JP2736462B2 (ja) 半導体素子収納用パッケージ
JP2742611B2 (ja) 半導体素子収納用パッケージ
JP2736457B2 (ja) 半導体素子収納用パッケージ
JP2736463B2 (ja) 半導体素子収納用パッケージ
JP2691309B2 (ja) 半導体素子収納用パッケージ
JP2736464B2 (ja) 半導体素子収納用パッケージ
JP2736459B2 (ja) 半導体素子収納用パッケージ
JP2736461B2 (ja) 半導体素子収納用パッケージ
JP2691308B2 (ja) 半導体素子収納用パッケージ
JP2736458B2 (ja) 半導体素子収納用パッケージ
JP2742612B2 (ja) 半導体素子収納用パッケージ
JP2736454B2 (ja) 半導体素子収納用パッケージ
JP2736453B2 (ja) 半導体素子収納用パッケージ
JP2736451B2 (ja) 半導体素子収納用パッケージ
JP2691307B2 (ja) 半導体素子収納用パッケージ
JP2742614B2 (ja) 半導体素子収納用パッケージ
JP2736456B2 (ja) 半導体素子収納用パッケージ