JP2742590B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2742590B2 JP2742590B2 JP63289032A JP28903288A JP2742590B2 JP 2742590 B2 JP2742590 B2 JP 2742590B2 JP 63289032 A JP63289032 A JP 63289032A JP 28903288 A JP28903288 A JP 28903288A JP 2742590 B2 JP2742590 B2 JP 2742590B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- tungsten
- gate
- thickness
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 38
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000007789 gas Substances 0.000 claims description 27
- 239000000758 substrate Substances 0.000 claims description 21
- 239000003870 refractory metal Substances 0.000 claims description 14
- 239000012159 carrier gas Substances 0.000 claims description 13
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 9
- 230000008018 melting Effects 0.000 claims description 6
- 238000002844 melting Methods 0.000 claims description 6
- 239000002210 silicon-based material Substances 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 description 77
- 239000010703 silicon Substances 0.000 description 77
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 75
- 229910052721 tungsten Inorganic materials 0.000 description 48
- 239000010937 tungsten Substances 0.000 description 48
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 47
- 239000010410 layer Substances 0.000 description 39
- 238000000151 deposition Methods 0.000 description 16
- 230000008021 deposition Effects 0.000 description 13
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 description 9
- 229910052739 hydrogen Inorganic materials 0.000 description 8
- 239000001257 hydrogen Substances 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910018182 Al—Cu Inorganic materials 0.000 description 1
- 241000880621 Ascarina lucida Species 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000011946 reduction process Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/04—Coating on selected surface areas, e.g. using masks
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
- C23C16/08—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal halides
- C23C16/14—Deposition of only one other metal element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Materials Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Mechanical Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【発明の詳細な説明】 A.産業上の利用分野 本発明は半導体基板上への金属の蒸着方法に係り、更
に詳しくは、シリコンを高融点金属に選択的に変換する
CVD方法及び前記CVD方法を利用して製造されるMOS半導
体装置に関する。
に詳しくは、シリコンを高融点金属に選択的に変換する
CVD方法及び前記CVD方法を利用して製造されるMOS半導
体装置に関する。
B.背景技術 半導体装置の製造分野においては半導体チツプ上の素
子密度を大きくして装置の動作速度を向上させようとす
る努力が続けられている。チツプ上に装置を高密度に形
成しても装置に対する信頼性は高く維持されなければな
らない。MOS装置の製造分野においてはタングステンや
モリブデンのような高融点金属の堆積に関して数々の研
究が行なわれてきている。高融点金属は優れた拡散障壁
性質を有し且つシリコンとの接触抵抗が低い。
子密度を大きくして装置の動作速度を向上させようとす
る努力が続けられている。チツプ上に装置を高密度に形
成しても装置に対する信頼性は高く維持されなければな
らない。MOS装置の製造分野においてはタングステンや
モリブデンのような高融点金属の堆積に関して数々の研
究が行なわれてきている。高融点金属は優れた拡散障壁
性質を有し且つシリコンとの接触抵抗が低い。
現在、タングステンの選択的堆積は六フツ化タングス
テン・ガスのシリコン及び水素還元によつて実行されて
いる。タングステンが次式に従つて六フツ化タングステ
ンのシリコン還元によつて堆積積されているであろうこ
とは良く知られている。
テン・ガスのシリコン及び水素還元によつて実行されて
いる。タングステンが次式に従つて六フツ化タングステ
ンのシリコン還元によつて堆積積されているであろうこ
とは良く知られている。
2WF6＋3Si→2W＋3SiF4↑ しかしながら、シリコン還元は自己制限状態（反応が
それ以上は進まないこと。）になり易いと考えられてき
ており、また、エンクローチ（侵食）という問題を有し
ていることも知られている。タングステンを所望の厚さ
に堆積するために水素還元をシリコン還元の他に加える
ことがある。しかし、この水素還元方法も深刻なエンク
ローチ問題を有している。更に、タングステン堆積の選
択性はウエハの予備堆積（プレデポジシヨン）状態、堆
積工程用容器の製造、真空度、基板の加熱方法、精巧な
ベーク及び排気工程サイクル等によつて非常に敏感に影
響を受ける。再現性の低さ、炉内温度が400℃における
成長速度の遅さ（10nm/minより遅い。）、及び堆積の選
択性の悪さはこれらの方法における主たる欠点である。
更に、水素還元工程で発生するHFは装置中の埋込み酸化
物領域を侵食し、前記酸化物の縁部から六フツ化タング
ステンを基板へ侵入させてしまうことになる。また、露
出されたシリコンの密度が選択性を決定するので工程の
選択性が減少する。
それ以上は進まないこと。）になり易いと考えられてき
ており、また、エンクローチ（侵食）という問題を有し
ていることも知られている。タングステンを所望の厚さ
に堆積するために水素還元をシリコン還元の他に加える
ことがある。しかし、この水素還元方法も深刻なエンク
ローチ問題を有している。更に、タングステン堆積の選
択性はウエハの予備堆積（プレデポジシヨン）状態、堆
積工程用容器の製造、真空度、基板の加熱方法、精巧な
ベーク及び排気工程サイクル等によつて非常に敏感に影
響を受ける。再現性の低さ、炉内温度が400℃における
成長速度の遅さ（10nm/minより遅い。）、及び堆積の選
択性の悪さはこれらの方法における主たる欠点である。
更に、水素還元工程で発生するHFは装置中の埋込み酸化
物領域を侵食し、前記酸化物の縁部から六フツ化タング
ステンを基板へ侵入させてしまうことになる。また、露
出されたシリコンの密度が選択性を決定するので工程の
選択性が減少する。
タングステンの堆積方法に関する上述の問題点を解決
するための数々の方法が既に提案されている。例えば、
本出願人による米国特許出願第044262号（1987年４月30
日、米国出願）には、基板がWF6ガスにさらされてわず
かのシリコンがタングステンに変換された後にプラズマ
堆積によつてシリコン層が堆積され、再びWF6ガスにさ
らされ、これが繰り返されて所望の厚さのシリコンがタ
ングステンに変換される方法が記載されている。米国特
許第4595608号には基板が同期的にCVD装置から取出され
てタングステンが堆積されるべきでない領域が蒸気にさ
らされ、再びCVD装置に戻される方法が記載されてお
り、この方法もシリコン還元の他に水素還元を用いてい
る。
するための数々の方法が既に提案されている。例えば、
本出願人による米国特許出願第044262号（1987年４月30
日、米国出願）には、基板がWF6ガスにさらされてわず
かのシリコンがタングステンに変換された後にプラズマ
堆積によつてシリコン層が堆積され、再びWF6ガスにさ
らされ、これが繰り返されて所望の厚さのシリコンがタ
ングステンに変換される方法が記載されている。米国特
許第4595608号には基板が同期的にCVD装置から取出され
てタングステンが堆積されるべきでない領域が蒸気にさ
らされ、再びCVD装置に戻される方法が記載されてお
り、この方法もシリコン還元の他に水素還元を用いてい
る。
C.開示の概要 温発明は高融点金属の六フツ化物のイリコン還元だけ
を利用して（水素還元は利用しない。）CVD環境（CVD装
置）において高融点金属層を堆積する方法に関する。基
板は所定の厚さを有する１つあるいは複数の領域を有し
ている。本発明者等は六フツ化金属ガスの流量及びCVD
プロセス・パラメータの１つあるいは複数を調整するこ
とによりシリコン還元工程が自己制限的でなくなり、所
望の厚さのシリコンを高融点金属に変換させることがで
きるということを発見した。調整されるプロセス・パラ
メータは温度、全圧力、六フツ化ガスの部分圧力、及び
キヤリヤガスの流量である。
を利用して（水素還元は利用しない。）CVD環境（CVD装
置）において高融点金属層を堆積する方法に関する。基
板は所定の厚さを有する１つあるいは複数の領域を有し
ている。本発明者等は六フツ化金属ガスの流量及びCVD
プロセス・パラメータの１つあるいは複数を調整するこ
とによりシリコン還元工程が自己制限的でなくなり、所
望の厚さのシリコンを高融点金属に変換させることがで
きるということを発見した。調整されるプロセス・パラ
メータは温度、全圧力、六フツ化ガスの部分圧力、及び
キヤリヤガスの流量である。
本発明の方法は半導体装置及び層間金属接続の製造に
利用でき、多層間接続用のビア・ホールの平坦化にも有
用である。本発明の工程を利用する新規な半導体装置の
構造においては、ソース、ドレイン、及びゲート・シリ
コンは１つのステツプでタングステンに変換される。本
発明のタングステン・ゲートはミツド・ギヤツプ嬢の仕
事関数（MOS構造におけるエネルギー・バンド状態のこ
と。）及び低い抵抗を有し、サブ・ミクロンMOS装置に
とつて特に有用である。
利用でき、多層間接続用のビア・ホールの平坦化にも有
用である。本発明の工程を利用する新規な半導体装置の
構造においては、ソース、ドレイン、及びゲート・シリ
コンは１つのステツプでタングステンに変換される。本
発明のタングステン・ゲートはミツド・ギヤツプ嬢の仕
事関数（MOS構造におけるエネルギー・バンド状態のこ
と。）及び低い抵抗を有し、サブ・ミクロンMOS装置に
とつて特に有用である。
本発明を利用する製造方法によれば、シリコン基板は
ドレイン及びソース領域とシリコン・ゲートが特定され
ている表面を有し、前記シリコン・ゲートは頂部、底部
及び側壁部に絶縁層材料を有し、前記ドレイン及びソー
ス領域に隣接して配置されている。更に、埋込み分離領
域が、シリコン・ゲートを挟んで隔離している前記ドレ
イン及びソース領域に隣接して配置されている。ゲート
材料としてポリシリコンを用いることは良く知られてい
るが、本発明では、ポリシリコンに限らず、単結晶シリ
コンやアモルフアス・シリコンも用いられる。シリコン
は選択的エピタキシヤル成長のような適宜な方法により
ソース及びドレイン領域上に選択的に堆積される。ゲー
トの頂部の絶縁層は後にRIEあるいはウエツト・エツチ
工程により除去される。
ドレイン及びソース領域とシリコン・ゲートが特定され
ている表面を有し、前記シリコン・ゲートは頂部、底部
及び側壁部に絶縁層材料を有し、前記ドレイン及びソー
ス領域に隣接して配置されている。更に、埋込み分離領
域が、シリコン・ゲートを挟んで隔離している前記ドレ
イン及びソース領域に隣接して配置されている。ゲート
材料としてポリシリコンを用いることは良く知られてい
るが、本発明では、ポリシリコンに限らず、単結晶シリ
コンやアモルフアス・シリコンも用いられる。シリコン
は選択的エピタキシヤル成長のような適宜な方法により
ソース及びドレイン領域上に選択的に堆積される。ゲー
トの頂部の絶縁層は後にRIEあるいはウエツト・エツチ
工程により除去される。
その後、基板は化学的気相成長方法が行なわれる環境
下で六フツ化高融点金属ガスの流れにさらされる。ガス
流量およびCVDプロセス・パラメータはシリコン・ゲー
ト及びソース及びドレイン・シリコンが、所望の場合に
はシリコン材料の厚さの全体まで、高融点金属に変換す
るように調整される。一実施例では、絶縁物質のサイド
ウオール・スペーサが、基板をCVD工程にさらす前に、
ソース及びドレイン・シリコン層上に選択的に付着され
る。
下で六フツ化高融点金属ガスの流れにさらされる。ガス
流量およびCVDプロセス・パラメータはシリコン・ゲー
ト及びソース及びドレイン・シリコンが、所望の場合に
はシリコン材料の厚さの全体まで、高融点金属に変換す
るように調整される。一実施例では、絶縁物質のサイド
ウオール・スペーサが、基板をCVD工程にさらす前に、
ソース及びドレイン・シリコン層上に選択的に付着され
る。
ソース及びドレイン領域上のシリコンの厚さは、ミツ
ドギヤツプ型仕事関数のゲートを形成したい場合には、
シリコン・ゲートの厚さと実質的に同じ厚さでなければ
ならない。ソース・ドレインとゲート・シリコンとの間
の高さの相違はゲートと基板との間のゲート酸化物層に
だけ起因する程度である。こうして、ソース−ドレイン
・シリコン領域の厚さの全部が高融点金属に変換される
とき、シリコン・ゲートの全ても高融点金属に変換され
る。
ドギヤツプ型仕事関数のゲートを形成したい場合には、
シリコン・ゲートの厚さと実質的に同じ厚さでなければ
ならない。ソース・ドレインとゲート・シリコンとの間
の高さの相違はゲートと基板との間のゲート酸化物層に
だけ起因する程度である。こうして、ソース−ドレイン
・シリコン領域の厚さの全部が高融点金属に変換される
とき、シリコン・ゲートの全ても高融点金属に変換され
る。
代わりに、ソース及びドレイン・シリコンがシリコン
・ゲートの厚さよりも小さな厚さに成長されてもよい。
このような実施例では、ソース及びドレイン領域の全部
が高融点金属に変換されるとき、シリコン・ゲートにつ
いてはその一部しか高融点金属に変換されない。
・ゲートの厚さよりも小さな厚さに成長されてもよい。
このような実施例では、ソース及びドレイン領域の全部
が高融点金属に変換されるとき、シリコン・ゲートにつ
いてはその一部しか高融点金属に変換されない。
還元工程で水素を使うことのないようにすることによ
つて、埋設酸化物領域がエツチングされるという問題が
解決される。本発明の方法は標準的なCVD工程用装置を
用いて容易に実行される。
つて、埋設酸化物領域がエツチングされるという問題が
解決される。本発明の方法は標準的なCVD工程用装置を
用いて容易に実行される。
D.実施例 第１図は標準的CMOS製造工程後のシリコン・ウエハを
示している。ウエハはシリコン・基板12、ソース領域1
4、及びドレイン領域16を有している。シリコン基板12
はＰ導電型、ソース及びドレイン領域14及び16はｎ＋導
電型として示されているが、Ｐ＋型のソース及びドレイ
ン、及びｎ型のシリコン基板であつてもよい。ウエハは
埋設分離領域18及び20を有し、これらはシリコン酸化物
あるいはシリコン窒化物から形成されてもよい。ゲート
領域22はゲート酸化物層24及びゲート・シリコン層26を
有している。また、ゲート領域22はサイドウオール27及
び28、及びトツプウオール30を有し、これらはSiO2ある
いはSi3N4のような絶縁物質から形成されている。基板1
2及びゲート・シリコン層26に用いられるシリコンは、
単結晶シリコン、ポリシリコン、あるいはアモルフアス
・シリコンのいずれであつてもよい。好ましい実施例で
は、基板12が単結晶シリコンであり、ゲート・シリコン
層26がポリシリコンである。典型的には、ゲート酸化物
層24は約12.5nmの厚さである。ゲート・シリコン層26は
約400nmの厚さであり、サイドウオール27、28は約150nm
の厚さであり、トツプウオール30は典型的には約20nmの
厚さである。
示している。ウエハはシリコン・基板12、ソース領域1
4、及びドレイン領域16を有している。シリコン基板12
はＰ導電型、ソース及びドレイン領域14及び16はｎ＋導
電型として示されているが、Ｐ＋型のソース及びドレイ
ン、及びｎ型のシリコン基板であつてもよい。ウエハは
埋設分離領域18及び20を有し、これらはシリコン酸化物
あるいはシリコン窒化物から形成されてもよい。ゲート
領域22はゲート酸化物層24及びゲート・シリコン層26を
有している。また、ゲート領域22はサイドウオール27及
び28、及びトツプウオール30を有し、これらはSiO2ある
いはSi3N4のような絶縁物質から形成されている。基板1
2及びゲート・シリコン層26に用いられるシリコンは、
単結晶シリコン、ポリシリコン、あるいはアモルフアス
・シリコンのいずれであつてもよい。好ましい実施例で
は、基板12が単結晶シリコンであり、ゲート・シリコン
層26がポリシリコンである。典型的には、ゲート酸化物
層24は約12.5nmの厚さである。ゲート・シリコン層26は
約400nmの厚さであり、サイドウオール27、28は約150nm
の厚さであり、トツプウオール30は典型的には約20nmの
厚さである。
第２図に示されるように、ソース及びドレイン領域14
及び16の上にはソース・シリコン層32及びドレイン・シ
リコン層34が成長される。ソース及びドレイン・シリコ
ン層32及び34は好ましくは選択的エピタキシヤル成長で
形成されるが、他の方法で形成されてもよい。シリコン
層32及び34はいかなる所望の厚さにも形成され、臨界厚
さに制限されない。ここで、臨界厚さとは、半導体材料
と高融点金属の六フツ化物との間の反応が自己制限され
るときの厚さである。例えば、シリコンのタングステン
への変換は普通は20nmから30nm程度の範囲の厚さで停止
する。
及び16の上にはソース・シリコン層32及びドレイン・シ
リコン層34が成長される。ソース及びドレイン・シリコ
ン層32及び34は好ましくは選択的エピタキシヤル成長で
形成されるが、他の方法で形成されてもよい。シリコン
層32及び34はいかなる所望の厚さにも形成され、臨界厚
さに制限されない。ここで、臨界厚さとは、半導体材料
と高融点金属の六フツ化物との間の反応が自己制限され
るときの厚さである。例えば、シリコンのタングステン
への変換は普通は20nmから30nm程度の範囲の厚さで停止
する。
第３図に示されるように、SiO2あるいはSi3N4の如き
絶縁材料のブランケツト層36が基板全体を被うように堆
積される。ブランケツト層36は次に例えば反応性イオン
・エツチングによつて選択的にエツチングされ、第４図
に示されるように、ソース領域14及びドレイン領域16上
のシリコン層32及び34の両側にサイドウオール・スペー
サ38が残される。絶縁性のトツプウオール30は次に、第
５図に示されるように、RIEあるいは化学的ウエツト・
エツチによつて除去される。
絶縁材料のブランケツト層36が基板全体を被うように堆
積される。ブランケツト層36は次に例えば反応性イオン
・エツチングによつて選択的にエツチングされ、第４図
に示されるように、ソース領域14及びドレイン領域16上
のシリコン層32及び34の両側にサイドウオール・スペー
サ38が残される。絶縁性のトツプウオール30は次に、第
５図に示されるように、RIEあるいは化学的ウエツト・
エツチによつて除去される。
次に、化学的気相成長法と同じ環境内で高融点金属の
六フツ化物のガスにさらすことにより、ゲート・シリコ
ン層26、ソース・シリコン層32及びドレイン・シリコン
層34が高融点金属に変換される。第６図に示されるよう
に、ゲート・シリコン層26、ソース・シリコン層32及び
ドレイン・シリコン層34はタングステンに完全に変換さ
れる。
六フツ化物のガスにさらすことにより、ゲート・シリコ
ン層26、ソース・シリコン層32及びドレイン・シリコン
層34が高融点金属に変換される。第６図に示されるよう
に、ゲート・シリコン層26、ソース・シリコン層32及び
ドレイン・シリコン層34はタングステンに完全に変換さ
れる。
ゲート・シリコン層26、ソース・シリコン層32及びド
レイン・シリコン層34の全体の変換が各領域の厚さが実
質的に等しいときに完了するようにしてもよい。この結
果得られる装置はソース−ドレインとゲートとの間の高
さの相違がゲート酸化物層の厚さ分だけであり、ミツド
ギヤツプ型仕事関数を示すことが分つている。このミツ
ドギヤツプ型仕事関数によつて、ｎあるいはＰチヤネル
用のチヤネル・イオン注入を行なわなくても、±0.6Vと
いう所望のしきい値電圧が得られる。こうして、PMOSの
劣つた埋込みチヤネル動作を回避できると同時にNMOSの
高い移動度及び相互コンダクタンスを得ることができ
る。
レイン・シリコン層34の全体の変換が各領域の厚さが実
質的に等しいときに完了するようにしてもよい。この結
果得られる装置はソース−ドレインとゲートとの間の高
さの相違がゲート酸化物層の厚さ分だけであり、ミツド
ギヤツプ型仕事関数を示すことが分つている。このミツ
ドギヤツプ型仕事関数によつて、ｎあるいはＰチヤネル
用のチヤネル・イオン注入を行なわなくても、±0.6Vと
いう所望のしきい値電圧が得られる。こうして、PMOSの
劣つた埋込みチヤネル動作を回避できると同時にNMOSの
高い移動度及び相互コンダクタンスを得ることができ
る。
しかしながら、ゲート・シリコンの一部だけがタング
ステンに変換されてもよい。そのような実施例では、ソ
ース及びドレイン領域上に堆積されたシリコンの厚さは
ゲート・シリコンよりも小さい。シリコンからタングス
テンへの変換工程はソース及びドレイン部分については
それらの全体が変換され、ゲート・シリコンについては
それらに対応する厚さだけが変換される。このような実
施例が第６図中の鎖線で示されており、図中、シリコン
部分40はタングステンに変換されない部分である。
ステンに変換されてもよい。そのような実施例では、ソ
ース及びドレイン領域上に堆積されたシリコンの厚さは
ゲート・シリコンよりも小さい。シリコンからタングス
テンへの変換工程はソース及びドレイン部分については
それらの全体が変換され、ゲート・シリコンについては
それらに対応する厚さだけが変換される。このような実
施例が第６図中の鎖線で示されており、図中、シリコン
部分40はタングステンに変換されない部分である。
基板上の選択されたシリコン領域を高融点金属に変換
する方法は高融点金属の六フツ化物ガスのシリコン還元
を利用する。次式に従つてシリコンが還元されてタング
ステンになるであろう事はよく知られている。
する方法は高融点金属の六フツ化物ガスのシリコン還元
を利用する。次式に従つてシリコンが還元されてタング
ステンになるであろう事はよく知られている。
2WF6＋3Si→2W＋3SiF4↑ （１） また、次式に従つてシリコンが還元されてモリブデン
になるであろう事もよく知られている。
になるであろう事もよく知られている。
2MoF6＋3Si→2Mo＋3SiF4↑ （２） タングステンは、その障壁の性質及びシリコンに対す
る低い接触抵抗のために、コンタクト配線用に特に有用
である。本発明では、ソース、ドレイン、及びゲートが
単一の工程中にタングステンで配線化される。タングス
テン・ゲートは約4.8eVのミツドギヤツプ型仕事関数を
示す。
る低い接触抵抗のために、コンタクト配線用に特に有用
である。本発明では、ソース、ドレイン、及びゲートが
単一の工程中にタングステンで配線化される。タングス
テン・ゲートは約4.8eVのミツドギヤツプ型仕事関数を
示す。
本発明者等は六フツ化タングステン・ガスの流量及び
温度、全圧、WF6ガスの分圧及びキヤリヤ・ガス流量の
如き他のCVDプロセス・パラメータの１つあるいは複数
を調整することによりタングステンのシリコン還元は自
己制限にならないことを見い出した。こうして、ゲー
ト、ソース及びドレインのシリコン層の厚さの全部が単
一工程でタングステンに変換され得ることになる。
温度、全圧、WF6ガスの分圧及びキヤリヤ・ガス流量の
如き他のCVDプロセス・パラメータの１つあるいは複数
を調整することによりタングステンのシリコン還元は自
己制限にならないことを見い出した。こうして、ゲー
ト、ソース及びドレインのシリコン層の厚さの全部が単
一工程でタングステンに変換され得ることになる。
第７図は全圧（ｍトル）とタングステンに変換された
シリコンの厚さ（nm）との関係を示している。この全圧
対タングステンの厚さの関係を示すデータはWF6ガスの
流量が15SCCMでキヤリヤ・ガス流量が100SCCMの場合の
例から得られた。CVD装置内の温度は370℃であり堆積時
間は５分であつた。第７図は全圧が増すとタングステン
の厚さを増すことを示している。好ましい全圧の範囲は
約200mトルから約1000mトルである。
シリコンの厚さ（nm）との関係を示している。この全圧
対タングステンの厚さの関係を示すデータはWF6ガスの
流量が15SCCMでキヤリヤ・ガス流量が100SCCMの場合の
例から得られた。CVD装置内の温度は370℃であり堆積時
間は５分であつた。第７図は全圧が増すとタングステン
の厚さを増すことを示している。好ましい全圧の範囲は
約200mトルから約1000mトルである。
第８図はキヤリヤ・ガスの流量（SCCM）とタングステ
ンの厚さ（nm）との相関関係を示している。この例では
WF6の流量が15SCCM、全圧が200mトル、堆積時間が５
分、温度が370℃であつた。第８図はキヤリヤ・ガスの
流量が増すとタングステンの厚さが減ることを示してい
る。したがつて、キヤリヤ・ガスの好ましい流量は約50
SCCMから約100SCCMの範囲内である。
ンの厚さ（nm）との相関関係を示している。この例では
WF6の流量が15SCCM、全圧が200mトル、堆積時間が５
分、温度が370℃であつた。第８図はキヤリヤ・ガスの
流量が増すとタングステンの厚さが減ることを示してい
る。したがつて、キヤリヤ・ガスの好ましい流量は約50
SCCMから約100SCCMの範囲内である。
第９図は装置内温度（℃）とタングステンの厚さとの
相関関係を示している。この例ではWF6ガスの流量は15S
CCM、キヤリヤ・ガスの流量は100SCCM、全圧は200mト
ル、堆積時間は５分であつた。第９図より好ましい温度
範囲は約315℃から約500℃の間である。
相関関係を示している。この例ではWF6ガスの流量は15S
CCM、キヤリヤ・ガスの流量は100SCCM、全圧は200mト
ル、堆積時間は５分であつた。第９図より好ましい温度
範囲は約315℃から約500℃の間である。
第10図は堆積時間（分）とタングステンの厚さとの関
係を示している。この例では、WF6ガスの流量は15SCC
M、キヤリヤ・ガスの流量は100SCCM、全圧は200mトル、
温度は370℃であつた。第10図から、堆積時間が増すと
タングステンの厚さも増すことが分かる。また、第10図
は温度が500℃及び300℃より低い場合の関係も示してお
り、これらの温度の場合にはタングステンの厚さは増え
ないことが分かる。
係を示している。この例では、WF6ガスの流量は15SCC
M、キヤリヤ・ガスの流量は100SCCM、全圧は200mトル、
温度は370℃であつた。第10図から、堆積時間が増すと
タングステンの厚さも増すことが分かる。また、第10図
は温度が500℃及び300℃より低い場合の関係も示してお
り、これらの温度の場合にはタングステンの厚さは増え
ないことが分かる。
またWF6ガスの流量は、約10SCCMから約35SCCMの範囲
内である。
内である。
六フツ化タングステ・ガスの分圧は次式に従つて定ま
る。
る。
式（３）中、PWF6は六フッ化タングステン・ガスの分
圧、Ptは全圧、SWF6は六フッ化タングステンガス流量、
SHeはキャリア・ガス流量を表す。
圧、Ptは全圧、SWF6は六フッ化タングステンガス流量、
SHeはキャリア・ガス流量を表す。
式（３）から分かるように、分圧はCVD装置内の分圧
及びヘリウムやアルゴンのようなキヤリヤ・ガスの流量
に関係する。
及びヘリウムやアルゴンのようなキヤリヤ・ガスの流量
に関係する。
式（３）に従って計算すると、WF6ガスの分圧の好ま
しい範囲は約26mトルから約230mトルであることがわか
る。
しい範囲は約26mトルから約230mトルであることがわか
る。
このように、タングステンの厚さは六フツ化タングス
テン・ガス流量の全圧の関数であることが分かる。更
に、タングステンの厚さはキヤリヤ・ガス流量、温度、
及び堆積時間の関数でもある。したがつて、WF6ガスの
分圧を調整することによつてタングステンに変換される
シリコンの厚さを制御してソース−ドレイン・シリコン
層及びゲート・シリコン層の一部あるいは全部がタング
ステンに変換されるようにできる。
テン・ガス流量の全圧の関数であることが分かる。更
に、タングステンの厚さはキヤリヤ・ガス流量、温度、
及び堆積時間の関数でもある。したがつて、WF6ガスの
分圧を調整することによつてタングステンに変換される
シリコンの厚さを制御してソース−ドレイン・シリコン
層及びゲート・シリコン層の一部あるいは全部がタング
ステンに変換されるようにできる。
タングステンへの変換後に、900℃より低温でフオー
ミング・ガスあるいは純粋な水素ガス中でアニールして
浅い接合部のために層中のフツ素及び酸素を減らすこと
ができる。この工程の後、通常の酸化物堆積及びAl−Cu
−Si配線層の形成を行つてオーミツク接触を形成する。
深い接合部のために、アニールを1,000℃より高い温度
で行うことができる。このような高温ではタングステン
・シリサイドが非常にわずかしか形成されない。この理
由として可能性のあるのは、酸素が層中に取り込まれる
ことによつてシリサイドの形成が阻止されるというもの
である。エピ−シリコンがSi（100）上に堆積されてい
ると、シリコンの消費は可能な限り低くなり、接触抵抗
が減小する。シート抵抗値の変動は約５％から約６％よ
りも低い。本発明の方法は再現性に優れている。成長速
度は約15nm/分から約95nm/分であり、同じ温度での水素
還元方法の場合よりも１〜２桁程大きな速度である。得
られる構造は10nmよりも小さいという独特の粒径を有し
ている。
ミング・ガスあるいは純粋な水素ガス中でアニールして
浅い接合部のために層中のフツ素及び酸素を減らすこと
ができる。この工程の後、通常の酸化物堆積及びAl−Cu
−Si配線層の形成を行つてオーミツク接触を形成する。
深い接合部のために、アニールを1,000℃より高い温度
で行うことができる。このような高温ではタングステン
・シリサイドが非常にわずかしか形成されない。この理
由として可能性のあるのは、酸素が層中に取り込まれる
ことによつてシリサイドの形成が阻止されるというもの
である。エピ−シリコンがSi（100）上に堆積されてい
ると、シリコンの消費は可能な限り低くなり、接触抵抗
が減小する。シート抵抗値の変動は約５％から約６％よ
りも低い。本発明の方法は再現性に優れている。成長速
度は約15nm/分から約95nm/分であり、同じ温度での水素
還元方法の場合よりも１〜２桁程大きな速度である。得
られる構造は10nmよりも小さいという独特の粒径を有し
ている。
本発明の方法は多層金属配線用ビアの平坦化にも適し
ている。シリコン酸化物中のビアは最初にポリシリコン
で充てんされ、次に本発明のシリコン還元方法にさらさ
れる。ビアの全厚さが単一の工程で容易にタングステン
に変換され得る。
ている。シリコン酸化物中のビアは最初にポリシリコン
で充てんされ、次に本発明のシリコン還元方法にさらさ
れる。ビアの全厚さが単一の工程で容易にタングステン
に変換され得る。
本発明の方法はソース、ドレイン、及びゲートのポリ
シリコンを単一工程でタングステンに容易に変換させる
ことができ、従来問題であつたエンクローチヤブリツジ
ングを生じさせることがない。本発明の方法によつて得
られるミツドギヤツプ型ゲートの半導体構造はサプミク
ロンMOS装置に適用できる。配線化された（金属化され
た）ソース−ドレインのゲートとの間の高さの相違は極
めてわずかである。これにより、パツシベーシヨン層の
平坦化が簡単になる。また、タングステンの成長速度が
大きく、再現性が高い。本発明の方法は100％選択的で
あり、熱的に安定で、接触抵抗及びシート抵抗が低い。
また、標準的なLPCVDのコールド・ウオール・リアクタ
を用いて、プロセス・パラメータを調整することによ
り、シリコンのいかなる所望の厚さについてもタングス
テンに変換させることができる。
シリコンを単一工程でタングステンに容易に変換させる
ことができ、従来問題であつたエンクローチヤブリツジ
ングを生じさせることがない。本発明の方法によつて得
られるミツドギヤツプ型ゲートの半導体構造はサプミク
ロンMOS装置に適用できる。配線化された（金属化され
た）ソース−ドレインのゲートとの間の高さの相違は極
めてわずかである。これにより、パツシベーシヨン層の
平坦化が簡単になる。また、タングステンの成長速度が
大きく、再現性が高い。本発明の方法は100％選択的で
あり、熱的に安定で、接触抵抗及びシート抵抗が低い。
また、標準的なLPCVDのコールド・ウオール・リアクタ
を用いて、プロセス・パラメータを調整することによ
り、シリコンのいかなる所望の厚さについてもタングス
テンに変換させることができる。
第１図乃至第６図は夫々、本発明に係る半導体材料の高
融点金属への変換方法の一実施例の互いに異なる工程を
示す断面図、 第７図はCVD装置内全圧と変換されたタングステンの厚
さとの相関関係を示すグラフ図、 第８図はキヤリヤ・ガスの圧力と変換されたタングステ
ンの厚さとの相関関係を示すグラフ図、 第９図はCVD装置内の温度と変換されたタングステンの
厚さとの相関関係を示すグラフ図、 第10図は堆積時間と変換されたタングステンの厚さとの
相関関係を示すグラフ図である。 12……基板、14……ソース、16……ドレイン、22……ゲ
ート、24……ゲート酸化物層、26……ゲート・シリコン
（後にゲート・タングステン）、27、28……サイドウオ
ール、30……トツプウオール、32……ソース・シリコン
層（後にソース・タングステン）、34……ドレイン・シ
リコン層（後にドレイン・タングステン）、38……サイ
ドウオール・スペーサ。
融点金属への変換方法の一実施例の互いに異なる工程を
示す断面図、 第７図はCVD装置内全圧と変換されたタングステンの厚
さとの相関関係を示すグラフ図、 第８図はキヤリヤ・ガスの圧力と変換されたタングステ
ンの厚さとの相関関係を示すグラフ図、 第９図はCVD装置内の温度と変換されたタングステンの
厚さとの相関関係を示すグラフ図、 第10図は堆積時間と変換されたタングステンの厚さとの
相関関係を示すグラフ図である。 12……基板、14……ソース、16……ドレイン、22……ゲ
ート、24……ゲート酸化物層、26……ゲート・シリコン
（後にゲート・タングステン）、27、28……サイドウオ
ール、30……トツプウオール、32……ソース・シリコン
層（後にソース・タングステン）、34……ドレイン・シ
リコン層（後にドレイン・タングステン）、38……サイ
ドウオール・スペーサ。
Claims (1)
- 【請求項１】所定の厚みをもったシリコン材料を有する
半導体基板を用意し、 供給ガスとしてキャリアガス及び六フッ化高融点金属ガ
スを含み、水素ガスを含まない、CVDのプロセス・パラ
メータによって確定されたCVD環境中に、上記半導体基
板をさらして、上記シリコン材料を上記高融点金属へ所
定の厚みまで所望の厚みだけ変換することを含み、 上記CVDのプロセス・パラメータは、上記基板の加熱温
度が315〜500℃で、CVD内の全圧が200〜1000mトルで、
上記六フッ化高融点金属ガスの分圧が26〜230mトルで、
キャリアガスの流量が50〜100SCCMであることを特徴と
する、 半導体装置の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15702688A | 1988-02-18 | 1988-02-18 | |
| US157026 | 1988-02-18 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9281840A Division JP3014988B2 (ja) | 1988-02-18 | 1997-10-15 | Ｍｏｓ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01218018A JPH01218018A (ja) | 1989-08-31 |
| JP2742590B2 true JP2742590B2 (ja) | 1998-04-22 |
Family
ID=22562078
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63289032A Expired - Fee Related JP2742590B2 (ja) | 1988-02-18 | 1988-11-17 | 半導体装置の製造方法 |
| JP9281840A Expired - Fee Related JP3014988B2 (ja) | 1988-02-18 | 1997-10-15 | Ｍｏｓ装置 |
| JP12414599A Expired - Lifetime JP3149406B2 (ja) | 1988-02-18 | 1999-04-30 | 半導体装置の製造方法 |
Family Applications After (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9281840A Expired - Fee Related JP3014988B2 (ja) | 1988-02-18 | 1997-10-15 | Ｍｏｓ装置 |
| JP12414599A Expired - Lifetime JP3149406B2 (ja) | 1988-02-18 | 1999-04-30 | 半導体装置の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| EP (1) | EP0328970B1 (ja) |
| JP (3) | JP2742590B2 (ja) |
| BR (1) | BR8900699A (ja) |
| CA (1) | CA1308496C (ja) |
| DE (1) | DE68917494T2 (ja) |
| ES (1) | ES2058354T3 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6335280B1 (en) | 1997-01-13 | 2002-01-01 | Asm America, Inc. | Tungsten silicide deposition process |
| KR100331861B1 (en) * | 2000-07-21 | 2002-04-09 | Hynix Semiconductor Inc | Method for fabricating gate electrode of semiconductor device |
| US6891227B2 (en) * | 2002-03-20 | 2005-05-10 | International Business Machines Corporation | Self-aligned nanotube field effect transistor and method of fabricating same |
| JP3696587B2 (ja) | 2002-10-11 | 2005-09-21 | 沖電気工業株式会社 | 半導体素子の製造方法 |
| AU2004271822B8 (en) * | 2003-09-12 | 2009-01-15 | Ya-Man Ltd. | Treatment device |
| US10622214B2 (en) * | 2017-05-25 | 2020-04-14 | Applied Materials, Inc. | Tungsten defluorination by high pressure treatment |
| JP6947914B2 (ja) | 2017-08-18 | 2021-10-13 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | 高圧高温下のアニールチャンバ |
| US10276411B2 (en) | 2017-08-18 | 2019-04-30 | Applied Materials, Inc. | High pressure and high temperature anneal chamber |
| CN111095524B (zh) | 2017-09-12 | 2023-10-03 | 应用材料公司 | 用于使用保护阻挡物层制造半导体结构的设备和方法 |
| KR102396319B1 (ko) | 2017-11-11 | 2022-05-09 | 마이크로머티어리얼즈 엘엘씨 | 고압 프로세싱 챔버를 위한 가스 전달 시스템 |
| KR20200075892A (ko) | 2017-11-17 | 2020-06-26 | 어플라이드 머티어리얼스, 인코포레이티드 | 고압 처리 시스템을 위한 컨덴서 시스템 |
| JP7239598B2 (ja) | 2018-03-09 | 2023-03-14 | アプライド マテリアルズ インコーポレイテッド | 金属含有材料の高圧アニーリングプロセス |
| US10950429B2 (en) | 2018-05-08 | 2021-03-16 | Applied Materials, Inc. | Methods of forming amorphous carbon hard mask layers and hard mask layers formed therefrom |
| US10748783B2 (en) | 2018-07-25 | 2020-08-18 | Applied Materials, Inc. | Gas delivery module |
| US10675581B2 (en) | 2018-08-06 | 2020-06-09 | Applied Materials, Inc. | Gas abatement apparatus |
| CN112996950B (zh) | 2018-11-16 | 2024-04-05 | 应用材料公司 | 使用增强扩散工艺的膜沉积 |
| WO2020117462A1 (en) | 2018-12-07 | 2020-06-11 | Applied Materials, Inc. | Semiconductor processing system |
| JP7159446B2 (ja) * | 2019-03-20 | 2022-10-24 | 株式会社Kokusai Electric | 基板処理方法、基板処理装置、プログラムおよび半導体装置の製造方法 |
| US11901222B2 (en) | 2020-02-17 | 2024-02-13 | Applied Materials, Inc. | Multi-step process for flowable gap-fill film |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5050881A (ja) * | 1973-09-04 | 1975-05-07 | ||
| JPS5966170A (ja) * | 1982-10-08 | 1984-04-14 | Toshiba Corp | 半導体装置の製造方法 |
| JPS6050920A (ja) * | 1983-08-30 | 1985-03-22 | Toshiba Corp | 半導体装置の製造方法 |
| JPS6072272A (ja) * | 1983-09-28 | 1985-04-24 | Toshiba Corp | 半導体装置の製造方法 |
| JPS6110233A (ja) * | 1984-06-02 | 1986-01-17 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS6122651A (ja) * | 1984-06-29 | 1986-01-31 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS61284963A (ja) * | 1985-06-10 | 1986-12-15 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置とその製造方法 |
| DE3639079A1 (de) * | 1985-11-20 | 1987-05-21 | Gen Electric | Verfahren zum abscheiden von metallmustern zur verwendung in integrierten schaltungen |
-
1988
- 1988-10-20 CA CA000580787A patent/CA1308496C/en not_active Expired - Fee Related
- 1988-11-17 JP JP63289032A patent/JP2742590B2/ja not_active Expired - Fee Related
-
1989
- 1989-02-03 ES ES89101923T patent/ES2058354T3/es not_active Expired - Lifetime
- 1989-02-03 EP EP19890101923 patent/EP0328970B1/en not_active Expired - Lifetime
- 1989-02-03 DE DE68917494T patent/DE68917494T2/de not_active Expired - Fee Related
- 1989-02-17 BR BR898900699A patent/BR8900699A/pt unknown
-
1997
- 1997-10-15 JP JP9281840A patent/JP3014988B2/ja not_active Expired - Fee Related
-
1999
- 1999-04-30 JP JP12414599A patent/JP3149406B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| BR8900699A (pt) | 1989-10-17 |
| JP3014988B2 (ja) | 2000-02-28 |
| EP0328970A3 (en) | 1991-02-27 |
| CA1308496C (en) | 1992-10-06 |
| DE68917494D1 (de) | 1994-09-22 |
| EP0328970A2 (en) | 1989-08-23 |
| JPH10150006A (ja) | 1998-06-02 |
| EP0328970B1 (en) | 1994-08-17 |
| JPH01218018A (ja) | 1989-08-31 |
| DE68917494T2 (de) | 1995-03-30 |
| ES2058354T3 (es) | 1994-11-01 |
| JPH11340463A (ja) | 1999-12-10 |
| JP3149406B2 (ja) | 2001-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2742590B2 (ja) | 半導体装置の製造方法 | |
| US5654237A (en) | Method of manufacturing semiconductor device | |
| TWI255007B (en) | Method of fabricating a semiconductor device having reduced contact resistance | |
| US5071788A (en) | Method for depositing tungsten on silicon in a non-self-limiting CVD process and semiconductor device manufactured thereby | |
| JPS58176975A (ja) | 集積ｍｏｓ電界効果トランジスタ回路の製造方法 | |
| US10699949B2 (en) | Mechanically stable cobalt contacts | |
| US4587710A (en) | Method of fabricating a Schottky barrier field effect transistor | |
| KR100407684B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100471407B1 (ko) | 폴리메탈 게이트 전극을 갖는 트랜지스터 제조 방법 | |
| US6069055A (en) | Fabricating method for semiconductor device | |
| JPH08274043A (ja) | 半導体装置の製造方法 | |
| US5212400A (en) | Method of depositing tungsten on silicon in a non-self-limiting CVD process and semiconductor device manufactured thereby | |
| JPH07297136A (ja) | 半導体装置の製造方法 | |
| JP3492973B2 (ja) | 半導体装置の製造方法 | |
| JPH07254574A (ja) | 電極形成方法 | |
| US6221760B1 (en) | Semiconductor device having a silicide structure | |
| US20230420565A1 (en) | Method for forming dual silicide in manufacturing process of semiconductor structure | |
| JP4347479B2 (ja) | 電界効果トランジスタ | |
| US4752815A (en) | Method of fabricating a Schottky barrier field effect transistor | |
| US5329161A (en) | Molybdenum boride barrier layers between aluminum and silicon at contact points in semiconductor devices | |
| US7041585B2 (en) | Process for producing an integrated electronic component | |
| JP3361971B2 (ja) | 窒化金属変換方法および半導体装置の製造方法 | |
| JPH09102469A (ja) | 半導体装置の製造方法 | |
| KR100241200B1 (ko) | 반도체장치 및 그 제조방법 | |
| JPH03205830A (ja) | 半導体装置及び多結晶ゲルマニウムの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |