JP2734960B2 - Flip chip bump and manufacturing method thereof - Google Patents
Flip chip bump and manufacturing method thereofInfo
- Publication number
- JP2734960B2 JP2734960B2 JP5329370A JP32937093A JP2734960B2 JP 2734960 B2 JP2734960 B2 JP 2734960B2 JP 5329370 A JP5329370 A JP 5329370A JP 32937093 A JP32937093 A JP 32937093A JP 2734960 B2 JP2734960 B2 JP 2734960B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- solder
- bump
- metal
- flip chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は、コンピュータ，交換
機，家電製品等様々な分野のＬＳＩチップが搭載される
システムにおけるＬＳＩチップの外部接続用電極に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electrode for external connection of an LSI chip in a system in which the LSI chip is mounted in various fields such as a computer, a switch, and a home electric appliance.
【０００２】[0002]
【従来の技術】近年のＬＳＩ技術の急速な進歩より、コ
ンピュータや通信機等その性能が著しく向上している。
これらのシステムに利用されるＬＳＩチップのロジック
系は非常に処理能力が優れいるものを使用し、また、メ
モリーも大容量のものが使用されている。このような高
性能のＬＳＩチップの性能を如何なく発揮させるために
その接続方法が大きな重要課題となっている。ＬＳＩの
接続に要求されているトレンドとしては、高速信号伝送
を可能にするために接続長の短縮化、電子機器の軽薄短
小化よりＬＳＩチップ搭載体積の縮小化等がある。これ
らの要求を満たすための接続法としては、図５に示すよ
うな構造で特開昭６１−１４１１５５号公報に開示され
ているフリップチップ接続法がある。これはＬＳＩチッ
プ６の電極部に、メッキや蒸着等を使用してハンダバン
プ１１を形成して基板１２に搭載する方法であり、ＬＳ
Ｉチップ６の電極上にハンダとの接合メタル層を形成す
る必要がある。又、ハンダシートをポンチで打ち抜き、
バンプを形成する方法も知られている。2. Description of the Related Art With the rapid progress of LSI technology in recent years, the performance of computers and communication devices has been remarkably improved.
The logic system of the LSI chip used in these systems has a very high processing capability, and a large-capacity memory is used. A connection method has become a very important issue in order to make full use of the performance of such a high-performance LSI chip. Trends required for LSI connection include a reduction in connection length to enable high-speed signal transmission, and a reduction in LSI chip mounting volume due to a reduction in the size and weight of electronic devices. As a connection method for satisfying these requirements, there is a flip chip connection method disclosed in Japanese Patent Application Laid-Open No. 61-141155 having a structure as shown in FIG. This is a method in which a solder bump 11 is formed on an electrode portion of an LSI chip 6 by plating, vapor deposition, or the like, and is mounted on a substrate 12.
It is necessary to form a bonding metal layer with solder on the electrode of the I chip 6. Also, punch the solder sheet with a punch,
A method for forming a bump is also known.
【０００３】[0003]
【発明が解決しようとする課題】しかし、特開昭６１−
１４１１５５号公報に開示された構造体を形成するため
には、フォトリソグラフィー法や複数回のメタライズ工
程を行う必要があり、コストのアップや長時間の製造時
間が必要となる。従って最近ではハンダシートをポンチ
で打ち抜き、バンプを形成する方法が有力視されている
が、ハンダシート中のアルファ線元素がアルファ線を発
生してソフトエラーの誘発の原因となる問題や、ヒート
シンク等の重さによるバンプ潰れや、ハンダシート打ち
抜き時のバンプの変形、ハンダの拡散等による接合不良
等の問題が依然存在している。However, Japanese Patent Application Laid-Open No.
In order to form the structure disclosed in Japanese Patent Application Laid-Open No. 141155, it is necessary to perform a photolithography method and a plurality of metallization steps, which requires an increase in cost and a long manufacturing time. Therefore, recently, a method of punching a solder sheet with a punch to form a bump is considered to be promising. There are still problems such as crushing of bumps due to the weight, deformation of bumps at the time of punching a solder sheet, poor bonding due to diffusion of solder, and the like.
【０００４】本発明は上記の従来法の欠点であるアルフ
ァ線元素混入の低減、バンプ潰れ，変形の低減等を達成
しつつ低コストなフリップチップバンプ及びその製造方
法を提供することにある。It is an object of the present invention to provide a low-cost flip-chip bump and a method of manufacturing the flip-chip bump while achieving the above-mentioned drawbacks of the conventional method, such as reduction of alpha ray element mixing, bump crushing and deformation.
【０００５】[0005]
【課題を解決するための手段】上記の課題を達成するた
めに研究を進めた結果、これらの問題は配線基板や、Ｌ
ＳＩチップ等との接着面にハンダメッキ層を有する金属
ベース材よりなるフリップチップを用いることによって
解決されることが明らかになった。又、そのようなバン
プは打ち抜き用のシート材を多層化し、これを打ち抜い
てフリップチップ用バンプを形成できることも明かにな
った。As a result of research conducted to achieve the above-mentioned problems, these problems have been solved in the wiring board
It has been clarified that the problem can be solved by using a flip chip made of a metal base material having a solder plating layer on a bonding surface with an SI chip or the like. It has also been found that such bumps can be formed by forming a sheet material for punching into a multilayer, and punching the sheet material to form flip-chip bumps.
【０００６】従来のハンダシート打ち抜き法で得られる
フリップチップバンプは、バルクのハンダ材を使用する
ため、アルファ線放出元素であるウランやトリウムが１
００〜１０００ｐｐｂレベルで含まれていた。しかし、
電気メッキ等の方法でハンダを析出させれば、アルファ
線放出元素の含有量を０．５ｐｐｂレベル程度まで低減
させることができる。よってメッキ析出基材としてＣ
ｕ，Ａｌ，Ａｕ等を使用してメッキでハンダを析出させ
たシートを用いれば、アルファ線放出元素の少ないバン
プを形成することができる。しかもＣｕ等のような硬い
金属を用いているのでヒートシンク等の重さでバンプの
潰れたり、又打ち抜き時の変形を防止できる。A flip chip bump obtained by a conventional solder sheet punching method uses uranium or thorium, which is an alpha ray emitting element, because it uses a bulk solder material.
It was included at the level of 00-1000 ppb. But,
If solder is deposited by a method such as electroplating, the content of the alpha-emitting element can be reduced to about 0.5 ppb level. Therefore, C
If a sheet in which solder is deposited by plating using u, Al, Au, or the like is used, bumps with less alpha-ray emitting elements can be formed. In addition, since a hard metal such as Cu is used, the bumps can be prevented from being crushed by the weight of the heat sink or the like, and can be prevented from being deformed at the time of punching.
【０００７】さらに、金属ベース基材とハンダメッキ層
との間に接着層及びバリア層が形成されている金属シー
トを用いることもできる。つまり、Ｃｕ等の金属ベース
基材に予めＮｉ，Ｃｒ，Ｍｏ，Ｗ，ＴｉＷ，Ａｕ等のバ
リア層をスパッタやメッキ等で形成しておけばハンダの
拡散を防止することもできる。その際に用いる接着金属
材質としてはＣｒ，Ｔｉ，Ｐｄ，ＴｉＷ等を用いること
ができる。Further, a metal sheet having an adhesive layer and a barrier layer formed between a metal base material and a solder plating layer can be used. That is, if a barrier layer of Ni, Cr, Mo, W, TiW, Au or the like is formed in advance on a metal base material such as Cu by sputtering or plating, the diffusion of solder can be prevented. In this case, Cr, Ti, Pd, TiW, or the like can be used as a bonding metal material.
【０００８】[0008]
【実施例】本発明の実施例を図面を用いて具体的に説明
する。尚、本発明はこれらの実施例に限定されるもので
はない。 （実施例１）メッキ法を利用して、バンプ用シートを形
成するプロセスを図１に示す。まず、電気伝導性がよく
硬い材料であるＣｕ等を基材１として使用する。この基
材１を電極としてハンダメッキを行うが、その前にＣｕ
表面の酸化物を除去するために酸処理を行う。引き続い
てハンダメッキを行いハンダ層２を形成させる。このハ
ンダ析出量はバンプがＬＳＩ電極に接合するための最少
量でよい。これは、ハンダ析出ばらつきを抑えること
と、メッキ時間を短縮することが目的である。尚、この
場合ハンダメッキ析出向上を狙って予めＣｕメッキを行
っておいても良い。DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be specifically described with reference to the drawings. Note that the present invention is not limited to these examples. Embodiment 1 FIG. 1 shows a process for forming a bump sheet by using a plating method. First, a material such as Cu, which is a hard material having good electric conductivity, is used as the base material 1. Solder plating is performed using this base material 1 as an electrode, but Cu
An acid treatment is performed to remove oxides on the surface. Subsequently, solder plating is performed to form a solder layer 2. This solder deposition amount may be a minimum amount for bonding the bump to the LSI electrode. The purpose of this is to suppress the variation in solder deposition and to shorten the plating time. In this case, Cu plating may be performed in advance in order to improve solder plating deposition.
【０００９】このようにして形成した多層バンプシート
を、図２に示すように打ち抜きポンチ３を使用して転写
用シート４へ多層バンプ５として打ち抜く。従来はハン
ダシートのみであったので打ち抜く際にバンプの変形等
が起こっていたが、Ｃｕのように硬い金属をベースにす
れば改善できる。尚、基材として使用するＣｕ板等の厚
さは１０〜１，０００μｍのものを用いる。引き続い
て、転写シート上の多層バンプ５をＬＳＩチップ６へフ
ラックス７等を利用して、加熱することにより溶融転写
を行い、フリップチップ７を形成する。 （実施例２）図３に接合バリアメタルを加えたシートの
製造プロセスに関して示した。まず、基材１上にバリア
メタルと基材層の接着のために、Ｃｒ，Ｔｉ，Ｐｄ，Ｔ
ｉＷ等を接合層として１０〜１０００ｎｍ形成し、さら
にハンダのバリアメタル層９としてＮｉ，Ｍｏ，Ｗ，Ｔ
ｉＷ，Ａｕを１０ｎｍ〜５，０００ｎｍ形成する。最後
にハンダメッキを行いシートを完成させる。これらの中
間層の接着層やバリア金属層の成膜方法は、メッキや蒸
着やスパッタ法やＣＶＤ法等を用いる。さらに必要であ
れば裏側に同様に成膜を行う。この後は図２に示した工
程に従い多層バンプを打ち抜き、ＬＳＩチップに転写す
る。The multilayer bump sheet thus formed is punched as a multilayer bump 5 into a transfer sheet 4 using a punch 3 as shown in FIG. Conventionally, since only a solder sheet was used, deformation of bumps and the like occurred at the time of punching, but it can be improved by using a hard metal such as Cu as a base. The thickness of a Cu plate or the like used as a base material is 10 to 1,000 μm. Subsequently, the multi-layer bumps 5 on the transfer sheet are melted and transferred to the LSI chip 6 by using a flux 7 or the like to form a flip chip 7. (Embodiment 2) FIG. 3 shows a manufacturing process of a sheet to which a joining barrier metal is added. First, Cr, Ti, Pd, and T are used to bond the barrier metal and the base material layer on the base material 1.
iW or the like is formed to a thickness of 10 to 1000 nm as a bonding layer, and Ni, Mo, W, T
iW and Au are formed in a thickness of 10 nm to 5,000 nm. Finally, solder plating is performed to complete the sheet. A plating, vapor deposition, sputtering method, CVD method, or the like is used as a method of forming the adhesive layer or barrier metal layer of these intermediate layers. If necessary, a film is formed on the back side in the same manner. Thereafter, according to the process shown in FIG. 2, a multilayer bump is punched out and transferred to an LSI chip.
【００１０】実施例１、２に示した工程で製造したバン
プは、アルファ線元素の含有量が少なく、しかもハンダ
のメッキ析出量を接合最少限に抑えることで、ハンダ厚
さのばらつきが小さくでき、バンプの高さの殆どが基材
の厚みのみに依存するため、均一高のバンプを大量に製
造することが可能である。[0010] The bumps manufactured in the steps shown in Examples 1 and 2 have a low content of alpha ray elements and the amount of solder plating deposited is minimized to minimize the variation in solder thickness. Since most of the heights of the bumps depend only on the thickness of the base material, a large number of bumps having a uniform height can be manufactured.
【００１１】また図４に示すように、すでにメッキを用
いてハンダ層１０がＬＳＩチップ側に薄く形成している
ようなチップ６を用いると、多層バンプを転写シートよ
り確実に転写することができる。As shown in FIG. 4, when a chip 6 in which the solder layer 10 is already formed thin on the LSI chip side by plating is used, the multilayer bumps can be transferred more reliably from the transfer sheet. .
【００１２】なお、本実施例の基材としてはＣｕ板を使
用したが、電気伝導性がよく硬い材料であればよく他の
材料としてはＡｌやＡｕ等を用いることももちろん可能
である。Although a Cu plate is used as the base material in the present embodiment, any material may be used as long as it is a material having good electric conductivity and is hard. Of course, Al and Au can be used as other materials.
【００１３】[0013]
【発明の効果】本発明によるバンプは、α線放射元素の
混入を低減することができ、しかもバンプの大半が硬い
金属からできているため、バンプの潰れや打ち抜き時に
変形も最少限に抑えることができる。又、従来のような
バリアメタルを形成する必要がないため工数が大幅に削
減され、かつ低コストでＬＳＩチップに形成することが
できる。The bumps according to the present invention can reduce the mixing of α-ray emitting elements, and since most of the bumps are made of hard metal, the deformation of the bumps during crushing or punching can be minimized. Can be. Further, since it is not necessary to form a barrier metal as in the related art, the number of steps can be greatly reduced, and the LSI can be formed on an LSI chip at low cost.
【図１】本発明に用いる金属シートの形成方法を示す図
である。FIG. 1 is a view showing a method for forming a metal sheet used in the present invention.
【図２】バンプの打ち抜き・転写プロセスを示す図であ
る。FIG. 2 is a diagram showing a bump punching / transfer process.
【図３】本発明に用いる多層金属シートの形成方法を示
す図である。FIG. 3 is a diagram showing a method for forming a multilayer metal sheet used in the present invention.
【図４】既にハンダ層が形成されているチップとバンプ
の接着プロセスを示す図である。FIG. 4 is a diagram illustrating a bonding process of a chip on which a solder layer is already formed and a bump.
【図５】従来のハンダバンプを示す図である。FIG. 5 is a view showing a conventional solder bump.
１ 基材 ２ ハンダメッキ層 ３ 打ち抜きポンチ ４ 転写用シート ５ 打ち抜き多層バンプ ６ ＬＳＩチップ ７ フラックス ８ 接合層 ９ バリアメタル層 １０ ハンダ層 １１ フリップチップバンプ １２ 基板 DESCRIPTION OF SYMBOLS 1 Base material 2 Solder plating layer 3 Punch punch 4 Transfer sheet 5 Punched multilayer bump 6 LSI chip 7 Flux 8 Bonding layer 9 Barrier metal layer 10 Solder layer 11 Flip chip bump 12 Substrate
Claims (7)
れるＬＳＩチップのフリップチップバンプであって、チ
ップもしくは基板との接着面にハンダメッキを有する金
属ベース基材よりなることを特徴とするフリップチップ
バンプ。1. A metal sheet formed by stamping a metal sheet.
Flip-chip bumps of an LSI chip, wherein the flip-chip bumps are made of a metal base material having a solder plating on a bonding surface with the chip or the substrate.
ｌを用いることを特徴とする請求項１記載のフリップチ
ップバンプ。2. Cu, Au, A as a metal base material.
The flip chip bump according to claim 1, wherein 1 is used.
接着層及びバリア層を有することを特徴とする請求項１
記載のフリップチップバンプ。3. The method according to claim 1, further comprising an adhesive layer and a barrier layer between the metal base material and the solder plating layer.
Flip chip bump as described.
り選ばれた金属材質を用いることを特徴とする請求項３
記載のフリップチップバンプ。4. A metal material selected from the group consisting of Cr, Ti, Pd and TiW as an adhesive layer.
Flip chip bump as described.
Ａｕより選ばれた金属材質を用いることを特徴とする請
求項３記載のフリップチップバンプ。5. A barrier layer comprising Ni, Mo, W, TiW,
4. The flip chip bump according to claim 3, wherein a metal material selected from Au is used.
表面をハンダメッキされた金属ベース基材よりなる金属
シートを打ち抜いて形成することを特徴とするフリップ
チップバンプの製造方法。6. A flip chip bump of an LSI chip,
A method for manufacturing a flip chip bump, comprising punching and forming a metal sheet made of a metal base material having a surface plated with solder.
表面をハンダメッキされた金属ベース基材よりなる金属Metal consisting of a metal base material with a solder plated surface
シートを転写用シートへ打ち抜き、これをＬＳＩチップThe sheet is punched into a transfer sheet and this is an LSI chip
へ転写することを特徴とするフリップチップバンプの製Of flip chip bumps characterized by transfer to
造方法。Construction method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5329370A JP2734960B2 (en) | 1993-12-27 | 1993-12-27 | Flip chip bump and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5329370A JP2734960B2 (en) | 1993-12-27 | 1993-12-27 | Flip chip bump and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07193068A JPH07193068A (en) | 1995-07-28 |
| JP2734960B2 true JP2734960B2 (en) | 1998-04-02 |
Family
ID=18220699
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5329370A Expired - Lifetime JP2734960B2 (en) | 1993-12-27 | 1993-12-27 | Flip chip bump and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2734960B2 (en) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998009332A1 (en) * | 1996-08-27 | 1998-03-05 | Nippon Steel Corporation | Semiconductor device provided with low melting point metal bumps and process for producing same |
| KR100499336B1 (en) * | 1998-07-13 | 2005-09-02 | 삼성전자주식회사 | Flip-chip package device and method of manufacturing the same |
| US6483195B1 (en) | 1999-03-16 | 2002-11-19 | Sumitomo Bakelite Company Limited | Transfer bump street, semiconductor flip chip and method of producing same |
| JP3336999B2 (en) * | 1999-06-03 | 2002-10-21 | 日本電気株式会社 | Bump sheet, bump forming apparatus and bump forming method using the same |
| JP6175994B2 (en) * | 2013-08-30 | 2017-08-09 | 富士通株式会社 | Semiconductor device, electronic device, and manufacturing method of semiconductor device |
| JP7342503B2 (en) * | 2019-08-02 | 2023-09-12 | 株式会社アイシン | Method for manufacturing coils and stators for rotating electrical machines |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63174337A (en) * | 1987-01-14 | 1988-07-18 | Fujitsu Ltd | Formation of solder bump |
| JP2725501B2 (en) * | 1991-10-31 | 1998-03-11 | 日本電気株式会社 | Solder bump structure and forming method |
-
1993
- 1993-12-27 JP JP5329370A patent/JP2734960B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07193068A (en) | 1995-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI223427B (en) | Interconnections to copper ICS | |
| CN100578746C (en) | Under bump metallization layer enable to use high tin content solder bumps | |
| US7091063B2 (en) | Electronic assembly comprising solderable thermal interface and methods of manufacture | |
| CN100468713C (en) | Semiconductor wafer welding material projected block structure and its production | |
| US7545030B2 (en) | Article having metal impregnated within carbon nanotube array | |
| US6413798B2 (en) | Package having very thin semiconductor chip, multichip module assembled by the package, and method for manufacturing the same | |
| US7485495B2 (en) | Integrated heat spreader with intermetallic layer and method for making | |
| US7449771B1 (en) | Multiple leadframe laminated IC package | |
| US5185613A (en) | Hybrid structures | |
| US20040264136A1 (en) | Composite thermal interface devices and methods for integrated circuit heat transfer | |
| JP2001274195A (en) | Semiconductor device and method of manufacturing the same | |
| CN109979903A (en) | The method of semiconductor devices and manufacturing semiconductor devices with projection cube structure | |
| JP2734960B2 (en) | Flip chip bump and manufacturing method thereof | |
| US20030189261A1 (en) | Under-bump-metallurgy layer | |
| JP2000216196A (en) | Solder joining method and electronic device and its manufacture | |
| US20110122592A1 (en) | First-level interconnects with slender columns, and processes of forming same | |
| US5877560A (en) | Flip chip microwave module and fabrication method | |
| US6770513B1 (en) | Thermally enhanced flip chip packaging arrangement | |
| KR100392498B1 (en) | Method for Formation of Bump for conductive polymer flip chip interconnects using electroless plating | |
| US6891274B2 (en) | Under-bump-metallurgy layer for improving adhesion | |
| US5483105A (en) | Module input-output pad having stepped set-back | |
| KR20030066919A (en) | Structure and method for manufacturing solder bump of flip chip package | |
| WO2009068373A1 (en) | Underbump metallurgy employing sputter-deposited nickel titanium alloy | |
| JP3213923B2 (en) | Underbarrier metal ribbon for bump formation and bump formation method | |
| TW495938B (en) | A mater-level package structure and a process for producing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971202 |