JP2731707B2 - Feedforward distortion compensation amplifier - Google Patents
Feedforward distortion compensation amplifierInfo
- Publication number
- JP2731707B2 JP2731707B2 JP5242277A JP24227793A JP2731707B2 JP 2731707 B2 JP2731707 B2 JP 2731707B2 JP 5242277 A JP5242277 A JP 5242277A JP 24227793 A JP24227793 A JP 24227793A JP 2731707 B2 JP2731707 B2 JP 2731707B2
- Authority
- JP
- Japan
- Prior art keywords
- output signal
- phase
- signal
- phase shifter
- delay line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明はフィードフォワード歪補
償増幅器に関し、特に低周波において一般に用いられて
いるような負帰還による増幅器の非直線歪の改善が困難
となる無線周波数での高周波増幅を行なう無線送受信装
置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a feed-forward distortion compensating amplifier, and more particularly to a high-frequency amplifier at a radio frequency where it is difficult to improve the non-linear distortion of the amplifier due to negative feedback as generally used at low frequencies. The present invention relates to a wireless transmission / reception device.
【0002】[0002]
【従来の技術】増幅器にフィードフォワード歪補償を行
なう場合、基本的に図2に示したように構成されること
は一般に知られている(例えば、H.SEIDEL,
H.R.BEURRIER,A.N.FRIEDMAN
の“Error−Controlled High P
ower Linear Amplifiers at
VHF”(The Bell System Tech
nical Journal,47,No.5(May
−June1968)参照)。図2において、入力信号
はまず2分岐されて一方は歪を補償する主増幅器1へ入
力され、もう一方は第1の遅延線3を通って第1の電力
合成器5へ入力されている。また、主増幅器1で増幅さ
れた出力信号を2分岐され、一方は第2の遅延線4を通
って第2の電力合成器6へ入力され、もう一方はその信
号の位相及び振幅を制御するための第1のベクトル変調
器7に入力される。この第1のベクトル変調器7の位相
と振幅が制御された出力信号は第1の電力合成器5にお
いて、入力側の信号と等振幅逆位相(位相差180°)
で合成される。2. Description of the Related Art It is generally known that an amplifier is basically configured as shown in FIG. 2 when feedforward distortion compensation is performed (for example, H. SEIDEL,
H. R. BEURIRIER, A. et al. N. FRIEDMAN
"Error-Controlled High P
lower Linear Amplifiers at
VHF "(The Bell System Tech
natural Journal, 47, No. 5 (May
-June 1968)). In FIG. 2, an input signal is first split into two, one is input to a main amplifier 1 for compensating for distortion, and the other is input to a first power combiner 5 through a first delay line 3. The output signal amplified by the main amplifier 1 is split into two, one of which is input to the second power combiner 6 through the second delay line 4, and the other controls the phase and amplitude of the signal. Is input to the first vector modulator 7. The output signal of which the phase and the amplitude of the first vector modulator 7 are controlled is output in the first power combiner 5 with the same amplitude and opposite phase (180 ° phase difference) as the input side signal.
Synthesized by
【0003】ここで、第1の遅延線3は入力から第1の
電力合成器5までの遅延時間が主増幅器1の入力側から
分岐される経路と主増幅器1の出力側から分岐される経
路とで差が生じないように調整されている。第1の電力
合成器5の出力として主増幅器1の歪成分を抽出した誤
差信号は、この信号の位相及び振幅を制御するための第
2のベクトル変調器8を通って補助増幅器2へ入力され
る。補助増幅器2で増幅された誤差信号は、第2の電力
合成器6において主増幅器1の出力の歪成分と等振幅逆
位相となるように合成されることにより歪の補償を行な
っている。Here, the first delay line 3 has a delay time from the input to the first power combiner 5 of a path branched from the input side of the main amplifier 1 and a path branched from the output side of the main amplifier 1. Is adjusted so that there is no difference between An error signal obtained by extracting a distortion component of the main amplifier 1 as an output of the first power combiner 5 is input to the auxiliary amplifier 2 through a second vector modulator 8 for controlling the phase and amplitude of this signal. You. The error signal amplified by the auxiliary amplifier 2 is combined by the second power combiner 6 so as to have the same amplitude and opposite phase as the distortion component of the output of the main amplifier 1 to compensate for distortion.
【0004】この基本的なフィードフォワード歪補償増
幅器において、誤差抽出のための誤差検出ループにおけ
る信号成分の等振幅逆相合成による抑圧を常時安定に行
なうために、第1のベクトル変調器7及び第2のベクト
ル変調器8による位相・振幅制御を自動的に行なって誤
差検出ループでの信号抑圧量と誤差除去ループでの誤差
抑圧量とを最大限に保持することが必要である。In this basic feedforward distortion compensating amplifier, a first vector modulator 7 and a second vector modulator 7 are used in order to always stably suppress the signal components in the error detection loop for error extraction by equal-amplitude reverse-phase synthesis. It is necessary to automatically perform the phase / amplitude control by the second vector modulator 8 to keep the signal suppression amount in the error detection loop and the error suppression amount in the error removal loop to the maximum.
【0005】このため、従来のフィードフォワード歪補
償を行なった増幅器においては、図3に示したように、
誤差検出ループにおける信号成分の抑圧のために、第1
の電力合成器5の出力より信号成分の一部を検出するた
めの帯域通過フィルタ13cと、その信号電力レベルに
応じた検波電圧を得るための検波器17と、その検波電
圧から合成出力に残留する信号成分の電力レベルを最小
にするように第1の移相器11の移相量を制御するため
の移相器制御回路16bを有している。なお、第1の電
力減衰器9は主増幅器1の出力信号の振幅を制御するた
めのもので、この第1の電力減衰器9の出力信号が第1
の移相器11に入力される。このように、誤差検出ルー
プにおいて信号成分の抑圧が第1の電力合成器5で行な
われた結果として第1の電力合成器5の出力に残る歪成
分を含む誤差信号から残留している信号成分を抽出し
て、その電力レベルが小さくなる方向へ第1の移相器1
1の移相量を変化させることにより、誤差検出ループで
の歪成分の抽出における信号成分の抑圧量を大きくとれ
るように制御している。For this reason, in a conventional amplifier that performs feedforward distortion compensation, as shown in FIG.
In order to suppress the signal component in the error detection loop, the first
, A bandpass filter 13c for detecting a part of the signal component from the output of the power combiner 5, a detector 17 for obtaining a detection voltage corresponding to the signal power level, and a residual output from the detection voltage to the composite output. A phase shifter control circuit 16b for controlling the amount of phase shift of the first phase shifter 11 so as to minimize the power level of the signal component to be shifted. The first power attenuator 9 is for controlling the amplitude of the output signal of the main amplifier 1, and the output signal of the first power attenuator 9 is the first power attenuator 9.
Is input to the phase shifter 11. As described above, the signal component remaining from the error signal including the distortion component remaining at the output of the first power combiner 5 as a result of the suppression of the signal component by the first power combiner 5 in the error detection loop. And the first phase shifter 1 in the direction in which the power level decreases.
By changing the phase shift amount of 1, the control is performed so that the suppression amount of the signal component in the extraction of the distortion component in the error detection loop can be increased.
【0006】ここで、移相器制御回路16bの詳細構成
を図4に示した。入力される誤差信号レベルに応じた検
波電圧をA/D(アナログ・ディジタル)変換器22で
ディジタル信号データに変換したのち、タイミングロッ
ク発生回路25からのクロックパルスのタイミングでデ
ータを順次、第1及び第2のメモリ23a及び23bで
構成されるシフトレジスタ29に記憶される。記憶され
たデータで最新のデータと1クロック前のデータとでそ
の大きさを比較器24で比較して、逆相合成となるよう
合成レベルが小さくなる方向へ第1の移相器11(図
3)の移相量を変化させるように、U/D(アップダウ
ン)カウンタ19をアップカウント又はダウンカウント
させている。ここで、このカウンタ19の出力データは
第1の移相器11の移相量に応じた制御電圧のデータを
記憶している第1及び第2のROM(読み出し専用メモ
リ)20a及び20bの読み出しアドレスになってお
り、読み出されたデータによって制御信号を第1及び第
2のD/A(ディジタル・アナログ)変換器21a及び
21bで発生させている。Here, the detailed configuration of the phase shifter control circuit 16b is shown in FIG. After the detection voltage corresponding to the input error signal level is converted into digital signal data by an A / D (analog / digital) converter 22, the data is sequentially transferred to the first clock at the timing of the clock pulse from the timing lock generation circuit 25. And stored in a shift register 29 composed of the second memories 23a and 23b. The magnitude of the stored data is compared by the comparator 24 between the latest data and the data one clock before, and the first phase shifter 11 (FIG. 9) is operated in a direction in which the synthesis level decreases so as to perform antiphase synthesis. The U / D (up / down) counter 19 is up-counted or down-counted so as to change the phase shift amount of 3). Here, the output data of the counter 19 is read out from first and second ROMs (read-only memories) 20a and 20b which store control voltage data corresponding to the phase shift amount of the first phase shifter 11. The address is an address, and a control signal is generated by the first and second D / A (digital / analog) converters 21a and 21b according to the read data.
【0007】図5に、第1の移相器11の1例としての
ベクトル合成形無限移相器を示した。これは、直交に分
岐して位相差が90°異なる2つの信号を90°電力分
配器27で作り、それぞれをミキサ26a及び26bで
その大きさを制御入力信号で制御して電力合成器28に
より合成している。これは2つの直交するベクトル量を
もつ信号を合成することにより、位相平面上の任意のベ
クトルを合成できることを利用し、移相器として利得一
定で位相が任意に変えられる円周上を動作させている。FIG. 5 shows a vector combining type infinite phase shifter as an example of the first phase shifter 11. That is, two signals that are orthogonally branched and have a phase difference of 90 ° are generated by a 90 ° power divider 27, and the magnitudes of the two signals are controlled by mixers 26a and 26b by a control input signal, and the signals are controlled by a power combiner 28. Combined. This utilizes the fact that an arbitrary vector on the phase plane can be synthesized by synthesizing signals having two orthogonal vector quantities, and operates on a circumference where the phase can be arbitrarily changed with a constant gain as a phase shifter. ing.
【0008】[0008]
【発明が解決しようとする課題】この従来のフィードフ
ォワード歪補償増幅器では、信号抑圧後の誤差信号から
信号成分を検出して制御を行なっているため、信号残留
レベルだけの一次元的情報しか得られず、振幅及び位相
の2次元制御を摂動法等を用いて主としてソフトウェア
制御で行なっているため、制御速度が遅く、歪補償量が
最大となる状態にまで収束するのに時間がかかってしま
う欠点があった。また、信号抑圧すればする程誤差信号
に含まれる残留信号成分が小さくなるため、抑圧量を大
きくとる場合に信号成分の抽出が困難となり抑圧量に限
界があるという欠点があった。In this conventional feedforward distortion compensation amplifier, control is performed by detecting a signal component from an error signal after signal suppression, so that only one-dimensional information of a signal residual level can be obtained. However, since the two-dimensional control of amplitude and phase is mainly performed by software control using a perturbation method or the like, the control speed is slow and it takes time to converge to a state where the amount of distortion compensation is maximized. There were drawbacks. Further, the more the signal is suppressed, the smaller the residual signal component included in the error signal becomes. Therefore, when the amount of suppression is increased, it is difficult to extract the signal component, and the amount of suppression is limited.
【0009】本発明の課題は、上記欠点を除去し、制御
速度が向上し、歪補償量が最大となる状態にまで収束す
るのに時間がかからず、信号抑圧量を大きくとれるフィ
ードフォワード歪補償増幅器を提供することにある。SUMMARY OF THE INVENTION It is an object of the present invention to eliminate the above-mentioned drawbacks, improve the control speed, and reduce the time required for convergence to a state where the amount of distortion compensation is maximized. It is to provide a compensation amplifier.
【0010】[0010]
【課題を解決するための手段】本発明によれば、入力信
号を増幅して所望の振幅の出力信号を得る主増幅器と、
この主増幅器の出力信号の振幅を制御する第1の電力減
衰器と、この第1の電力減衰器の出力信号の位相を制御
する第1の移相器と、前記入力信号の群遅延時間を調整
する第1の遅延線と、前記第1の移相器の出力信号と前
記第1の遅延線の出力信号とを合成し、合成出力信号を
発生する第1の電力合成器と、この合成出力信号の振幅
を制御する第2の電力減衰器と、この第2の電力減衰器
の出力信号の位相を制御する第2の移相器と、この第2
の移相器の出力信号を増幅する補助増幅器と、前記主増
幅器の出力信号の群遅延時間を調整する第2の遅延線
と、この第2の遅延線の出力信号と前記補助増幅器の出
力信号とを合成する第2の電力合成器とを有するフィー
ドフォワード歪補償増幅器において、前記第1の移相器
の出力信号から所定の周波数成分を抽出する第1の帯域
通過フィルタと、前記第1の遅延線の出力信号から前記
所定の周波数成分を抽出する第2の帯域通過フィルタ
と、前記第1及び前記第2の帯域通過フィルタの出力信
号を一定の電力レベルまでそれぞれ増幅する第1及び第
2の増幅器と、これら第1及び第2の増幅器の出力信号
間の位相差を検出する位相比較器と、この位相比較器の
出力として得られる位相差に応じた制御信号データを予
め記憶したメモリに従って発生し前記第1の移相器の出
力信号の移相量と前記第1の遅延線の出力信号との移相
量が逆相となるように前記第1の移相器を制御する移相
器制御回路とを備えることを特徴とするフィードフォワ
ード歪増幅器が得られる。According to the present invention, there is provided a main amplifier for amplifying an input signal to obtain an output signal having a desired amplitude;
A first power attenuator for controlling the amplitude of the output signal of the main amplifier, a first phase shifter for controlling the phase of the output signal of the first power attenuator, and a group delay time of the input signal. A first delay line to be adjusted, a first power combiner that combines an output signal of the first phase shifter and an output signal of the first delay line, and generates a combined output signal; A second power attenuator for controlling the amplitude of the output signal; a second phase shifter for controlling the phase of the output signal of the second power attenuator;
An amplifier for amplifying the output signal of the phase shifter, a second delay line for adjusting a group delay time of the output signal of the main amplifier, an output signal of the second delay line, and an output signal of the auxiliary amplifier And a second power combiner for combining the first and second power combiners, wherein a first band-pass filter for extracting a predetermined frequency component from an output signal of the first phase shifter; A second band-pass filter for extracting the predetermined frequency component from the output signal of the delay line; and first and second amplifying the output signals of the first and second band-pass filters to a certain power level, respectively. And a phase comparator for detecting a phase difference between the output signals of the first and second amplifiers, and control signal data corresponding to the phase difference obtained as an output of the phase comparator.
Generated according to the stored memory and output from the first phase shifter.
Phase shift between the phase shift amount of the force signal and the output signal of the first delay line
And a phase shifter control circuit for controlling the first phase shifter so that the quantities are in opposite phases .
【0011】即ち、本発明のフィードフォワード歪補償
増幅器においては、移相器制御回路は、位相比較器の出
力として得られる位相差に応じた位相検波電圧を判定し
て位相差を少なくする方向へ第1の移相器の移相量を制
御する。That is, in the feedforward distortion compensating amplifier of the present invention, the phase shifter control circuit determines the phase detection voltage according to the phase difference obtained as the output of the phase comparator to reduce the phase difference. The phase shift amount of the first phase shifter is controlled.
【0012】[0012]
【実施例】次に、本発明の実施例について図面を参照し
て説明する。Next, embodiments of the present invention will be described with reference to the drawings.
【0013】図1は本発明の一実施例のブロック図であ
り、図中図1及び図3と同一部分には同一符号を付して
ある。図3の従来のフィードフォワード歪補償増幅器と
比べ、誤差検出のための第1の電力合成器5で合成され
る2入力信号を分岐して、それぞれを第1及び第2の帯
域通過フィルタ13a及び帯域通過フィルタ13bによ
って入力信号の同一周波数成分あるいは入力信号に重畳
されたパイロット信号を抽出したのち、位相比較をする
ために、一定レベルまで第1及び第2の増幅器4a及び
14bでそれぞれ増幅して位相比較器15へ入力され
る。この位相比較器15では入力信号間の位相差に応じ
た位相検波電圧が出力されるため、この電圧に基づいて
移相器制御回路16aは第1の電力合成器5のそれぞれ
の入力が常に逆相(位相差180°)で合成されるよう
に第1の移相器11の移相量を制御している。FIG. 1 is a block diagram of an embodiment of the present invention. In FIG. 1, the same parts as those in FIGS. 1 and 3 are denoted by the same reference numerals. Compared with the conventional feed-forward distortion compensation amplifier of FIG. 3, the two input signals synthesized by the first power combiner 5 for error detection are branched, and the two input signals are respectively divided into first and second band-pass filters 13a and 13a. After extracting the same frequency component of the input signal or the pilot signal superimposed on the input signal by the band-pass filter 13b, the first and second amplifiers 4a and 14b respectively amplify the signals to a certain level for phase comparison. Input to the phase comparator 15. Since the phase comparator 15 outputs a phase detection voltage corresponding to the phase difference between the input signals, the phase shifter control circuit 16a always reverses the respective inputs of the first power combiner 5 based on this voltage. The phase shift amount of the first phase shifter 11 is controlled so that the phases are combined at a phase difference of 180 °.
【0014】また、図6に図1の移相器制御回路16a
の詳細を示した。図7に示した位相比較器15の位相検
波電圧特性により、電圧値が正であるか負であるかを判
定して正の場合と負の場合で位相差が逆相点(Δθ=1
80°)へ動く方向が異なることを利用して第1の移相
器11の移相方向を制御することにより逆相点へ収束さ
せている。図6において、この位相検波電圧の正・負判
定を行なう電圧比較器17と、その判定出力信号によっ
てクロック発生器18からのクロックパルス数の計数を
アップカウント又はダウンカウントで行なうU/D(ア
ップ・ダウン)カウンタ19と、前述の図5で示したベ
クトル合成形無限移相器へのX軸の制御信号とY軸の制
御信号を発生させるために移相量に対応したデータ入力
信号からその移相量を得るためのX軸及びY軸の制御信
号の大きさを記憶させてある第1及び第2のROM(読
み出し専用メモリ)20a及び20bと、その読み出さ
れたX軸及びY軸の制御信号データをアナログ電圧に変
換してX軸及びY軸の制御信号を発生させる第1及び第
2のD/A(ディジタル・アナログ)変換器21a及び
21bで,移相器制御回路16aは構成されている。FIG. 6 shows the phase shifter control circuit 16a of FIG.
The details were shown. Based on the phase detection voltage characteristic of the phase comparator 15 shown in FIG. 7, it is determined whether the voltage value is positive or negative, and the phase difference between the positive and negative cases is reversed (Δθ = 1
(80 °) by controlling the phase shift direction of the first phase shifter 11 to converge to the opposite phase point. In FIG. 6, a voltage comparator 17 for making a positive / negative determination of the phase detection voltage and a U / D (up / down) for counting the number of clock pulses from clock generator 18 by up-counting or down-counting based on the determination output signal. Down) The counter 19 and the data input signal corresponding to the phase shift amount for generating the X-axis control signal and the Y-axis control signal to the vector combining type infinite phase shifter shown in FIG. First and second ROMs (read only memories) 20a and 20b storing the magnitudes of X-axis and Y-axis control signals for obtaining the phase shift amount, and the read X-axis and Y-axis The first and second D / A (digital / analog) converters 21a and 21b for converting the control signal data into analog voltages to generate X-axis and Y-axis control signals, a is configured.
【0015】[0015]
【発明の効果】以上説明したように本発明は、誤差検出
ループにおける信号抑圧のための移相器制御を合成入力
の直接の位相比較をハードウェアで行ない逆相合成制御
しているため、制御速度が向上し、逆相状態への収束が
速く、逆相点への精度の良い制御が可能で結果として信
号抑圧量を大きくとれる効果を有する。As described above, according to the present invention, the phase shifter control for suppressing the signal in the error detection loop is performed by performing the direct phase comparison of the combined input by hardware and performing the reverse phase combining control. The speed is improved, the convergence to the anti-phase state is fast, and the control to the anti-phase point can be performed with high accuracy. As a result, the signal suppression amount can be increased.
【図1】本発明の一実施例のブロック図。FIG. 1 is a block diagram of one embodiment of the present invention.
【図2】フィードフォワード歪補償方式の基本原理説明
のためのブロック図。FIG. 2 is a block diagram for explaining a basic principle of a feedforward distortion compensation method.
【図3】従来の誤差検出ループの位相制御を自動で行な
っているフィードフォワード歪補償増幅器のブロック
図。FIG. 3 is a block diagram of a conventional feed-forward distortion compensation amplifier that automatically performs phase control of an error detection loop.
【図4】図3に示した移相器制御回路16bの詳細ブロ
ック図。FIG. 4 is a detailed block diagram of a phase shifter control circuit 16b shown in FIG.
【図5】移相器の1例としてのベクトル合成形無限移相
器のブロック図。FIG. 5 is a block diagram of a vector synthesis type infinite phase shifter as an example of a phase shifter.
【図6】図1に示した移相器制御回路16aの詳細ブロ
ック図。FIG. 6 is a detailed block diagram of a phase shifter control circuit 16a shown in FIG.
【図7】図1の位相比較器における位相検波電圧特性の
例を示した図。FIG. 7 is a view showing an example of a phase detection voltage characteristic in the phase comparator of FIG. 1;
1 主増幅器 2 補助増幅器 3 第1の遅延線 4 第2の遅延線 5 第1の電力合成器 6 第2の電力合成器 9 第1の電力減衰器 10 第2の電力減衰器 11 第1の移相器 12 第2の移相器 13a 第1の帯域通過フィルタ 13b 第2の帯域通過フィルタ 14a 第1の増幅器 14b 第2の増幅器 15 位相比較器 16a 移相器制御回路 DESCRIPTION OF SYMBOLS 1 Main amplifier 2 Auxiliary amplifier 3 1st delay line 4 2nd delay line 5 1st power combiner 6 2nd power combiner 9 1st power attenuator 10 2nd power attenuator 11 1st Phase shifter 12 Second phase shifter 13a First band pass filter 13b Second band pass filter 14a First amplifier 14b Second amplifier 15 Phase comparator 16a Phase shifter control circuit
Claims (2)
を得る主増幅器と、この主増幅器の出力信号の振幅を制
御する第1の電力減衰器と、この第1の電力減衰器の出
力信号の位相を制御する第1の移相器と、前記入力信号
の群遅延時間を調整する第1の遅延線と、前記第1の移
相器の出力信号と前記第1の遅延線の出力信号とを合成
し、合成出力信号を発生する第1の電力合成器と、この
合成出力信号の振幅を制御する第2の電力減衰器と、こ
の第2の電力減衰器の出力信号の位相を制御する第2の
移相器と、この第2の移相器の出力信号を増幅する補助
増幅器と、前記主増幅器の出力信号の群遅延時間を調整
する第2の遅延線と、この第2の遅延線の出力信号と前
記補助増幅器の出力信号とを合成する第2の電力合成器
とを有するフィードフォワード歪補償増幅器において、
前記第1の移相器の出力信号から所定の周波数成分を抽
出する第1の帯域通過フィルタと、前記第1の遅延線の
出力信号から前記所定の周波数成分を抽出する第2の帯
域通過フィルタと、前記第1及び前記第2の帯域通過フ
ィルタの出力信号を一定の電力レベルまでそれぞれ増幅
する第1及び第2の増幅器と、これら第1及び第2の増
幅器の出力信号間の位相差を検出する位相比較器と、こ
の位相比較器の出力として得られる位相差に応じた制御
信号データを予め記憶したメモリに従って発生し前記第
1の移相器の出力信号の移相量と前記第1の遅延線の出
力信号との移相量が逆相となるように前記第1の移相器
を制御する移相器制御回路とを備えることを特徴とする
フィードフォワード歪増幅器。A main amplifier for amplifying an input signal to obtain an output signal having a desired amplitude; a first power attenuator for controlling the amplitude of an output signal of the main amplifier; A first phase shifter for controlling a phase of an output signal, a first delay line for adjusting a group delay time of the input signal, and an output signal of the first phase shifter and a first delay line. A first power combiner that combines the output signal and generates a combined output signal, a second power attenuator that controls the amplitude of the combined output signal, and a phase of the output signal of the second power attenuator , An auxiliary amplifier for amplifying an output signal of the second phase shifter, a second delay line for adjusting a group delay time of an output signal of the main amplifier, And a second power combiner for combining the output signal of the second delay line and the output signal of the auxiliary amplifier. In the forward distortion compensation amplifier,
A first band-pass filter for extracting a predetermined frequency component from an output signal of the first phase shifter, and a second band-pass filter for extracting the predetermined frequency component from an output signal of the first delay line And first and second amplifiers for respectively amplifying output signals of the first and second band-pass filters to a certain power level, and a phase difference between the output signals of the first and second amplifiers. Phase detector to detect and control according to phase difference obtained as output of this phase comparator
The signal data is generated according to a memory stored in advance, and
And the output of the first delay line.
The first phase shifter so that the amount of phase shift with respect to the force signal is reversed .
And a phase shifter control circuit for controlling the phase shifter.
の移相器の出力信号からそれに重畳されたパイロット信
号成分を前記所定の周波数成分として抽出し、前記第2
の帯域通過フィルタは、前記第1の遅延線の出力信号か
らそれに重畳されたパイロット信号成分を前記所定の周
波数成分として抽出することを特徴とする請求項1に記
載のフィードフォワード歪み増幅器。2. The first band pass filter according to claim 1, wherein
Extracting a pilot signal component superimposed on the output signal of the phase shifter as the predetermined frequency component,
2. The feedforward distortion amplifier according to claim 1, wherein the band-pass filter extracts a pilot signal component superimposed on the output signal of the first delay line as the predetermined frequency component. 3.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5242277A JP2731707B2 (en) | 1993-09-29 | 1993-09-29 | Feedforward distortion compensation amplifier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5242277A JP2731707B2 (en) | 1993-09-29 | 1993-09-29 | Feedforward distortion compensation amplifier |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0799414A JPH0799414A (en) | 1995-04-11 |
JP2731707B2 true JP2731707B2 (en) | 1998-03-25 |
Family
ID=17086873
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5242277A Expired - Fee Related JP2731707B2 (en) | 1993-09-29 | 1993-09-29 | Feedforward distortion compensation amplifier |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2731707B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4634557B2 (en) * | 1999-11-30 | 2011-02-16 | 富士通株式会社 | Signal canceling method and apparatus |
CN101656512B (en) * | 2008-08-18 | 2012-06-27 | 富士通株式会社 | Device and method for measuring nonlinearity of power amplifier and predistortion compensation device |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61121607A (en) * | 1984-11-19 | 1986-06-09 | Fujitsu Ltd | Feedforward amplifier |
-
1993
- 1993-09-29 JP JP5242277A patent/JP2731707B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0799414A (en) | 1995-04-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6647073B2 (en) | Linearisation and modulation device | |
US8836422B2 (en) | Control loop for amplification stage | |
JPH0537263A (en) | Fixed amplitude wave synthesis type amplifier | |
US6081156A (en) | Method and apparatus for amplifying feedforward linear power using pilot tone hopping | |
KR100390073B1 (en) | Ultra-linear feedforward rf power amplifier | |
KR100518701B1 (en) | Feedforward amplifier | |
WO1993019521A1 (en) | Feedforward amplifier | |
JP2006339888A (en) | High frequency amplifier circuit | |
JP2731707B2 (en) | Feedforward distortion compensation amplifier | |
JP3840201B2 (en) | High frequency amplifier circuit | |
JP2006270882A (en) | High-frequency amplifying circuit | |
JP2008028746A (en) | Distortion compensating device | |
JPH0831831B2 (en) | Feed forward amplifier | |
EP0644650B1 (en) | Constant-amplitude wave combination type amplifier | |
JP2001326541A (en) | Device for changing amplitude and phase | |
JP2884853B2 (en) | Amplitude modulation transmitter | |
JP4931551B2 (en) | Distortion compensation apparatus, amplification apparatus, distortion compensation method, and amplification method | |
JP3374106B2 (en) | Feedforward distortion compensation amplifier and distortion compensation amplification method | |
KR20020051547A (en) | An apparatus for deleting a leakage signal of a local oscillation signal | |
JPH0797733B2 (en) | Non-linear distortion compensation circuit for power amplifier | |
JPH09284059A (en) | Feed forward amplifier | |
JPH0793538B2 (en) | Amplifier | |
JPH05183349A (en) | Feedforward amplifier | |
JPH06303042A (en) | Linear modulation wave envelope control method and linear transmitter | |
JP2007013839A (en) | Wireless communication apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19960528 |
|
LAPS | Cancellation because of no payment of annual fees |