JP2731654B2 - Optically coupled relay circuit - Google Patents
Optically coupled relay circuitInfo
- Publication number
- JP2731654B2 JP2731654B2 JP4005235A JP523592A JP2731654B2 JP 2731654 B2 JP2731654 B2 JP 2731654B2 JP 4005235 A JP4005235 A JP 4005235A JP 523592 A JP523592 A JP 523592A JP 2731654 B2 JP2731654 B2 JP 2731654B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- gate
- source
- drain
- conductive state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electronic Switches (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は、光結合方式を用いて入
出力間の導通・非導通状態を切り替える光結合型のリレ
ー回路に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an optically-coupled relay circuit for switching a conductive state between an input and an output by using an optically-coupled system.
【０００２】[0002]
【従来の技術】図３は従来のＢ接点タイプ（ノーマリ・
オン）の光結合型リレー回路の回路図である。この回路
にあっては、リレー入力端子１ａ，１ｂ間に接続された
発光ダイオード２が発生する光信号を、光起電力ダイオ
ードアレイ３が受光して光起電力を発生し、この光起電
力を抵抗６を介してＢ接点タイプの出力用ＭＯＳＦＥＴ
１２のゲート・ソース間に印加するものである。出力用
ＭＯＳＦＥＴ１２のドレイン及びソースは、リレー出力
端子９ａ，９ｂにそれぞれ接続されている。出力用ＭＯ
ＳＦＥＴ１２のゲート及びソースには、ディプレッショ
ン型の制御用トランジスタ１１のソース及びドレインが
それぞれ接続されており、この制御用トランジスタ１１
のゲート・ソース間は抵抗６の両端に接続されている。2. Description of the Related Art FIG. 3 shows a conventional B-contact type (normally-contact type).
FIG. 3 is a circuit diagram of the ON-state optically coupled relay circuit. In this circuit, an optical signal generated by the light emitting diode 2 connected between the relay input terminals 1a and 1b is received by the photovoltaic diode array 3 to generate photovoltaic power. Output MOSFET of B contact type via resistor 6
12 is applied between the gate and the source. The drain and source of the output MOSFET 12 are connected to the relay output terminals 9a and 9b, respectively. MO for output
The source and the drain of the depletion type control transistor 11 are connected to the gate and the source of the SFET 12, respectively.
Is connected to both ends of the resistor 6.
【０００３】次に、この回路の動作について説明する。
まず、発光ダイオード２に入力信号が印加されて、フォ
トダイオードアレイ３に光起電力が発生すると、ディプ
レッション型の制御用トランジスタ１１のドレイン・ソ
ース間と抵抗６を介して光電流が流れ、抵抗６の両端に
電圧が発生する。この電圧により、制御用トランジスタ
１１が高抵抗状態にバイアスされるので、Ｂ接点タイプ
の出力用ＭＯＳＦＥＴ１２のソース・ゲート間にフォト
ダイオードアレイ３の光起電力が印加されて、オン状態
であったＢ接点タイプの出力用ＭＯＳＦＥＴ１２がオフ
状態に至る。Next, the operation of this circuit will be described.
First, when an input signal is applied to the light emitting diode 2 and a photoelectromotive force is generated in the photodiode array 3, a photocurrent flows between the drain and source of the depletion type control transistor 11 and the resistor 6, and the resistor 6 A voltage is generated across both ends. This voltage biases the control transistor 11 to a high resistance state, so that the photovoltaic power of the photodiode array 3 is applied between the source and the gate of the output MOSFET 12 of the B-contact type, and the control transistor 11 is turned on. The contact type output MOSFET 12 is turned off.
【０００４】次に、発光ダイオード２への入力信号が遮
断されると、光起電力ダイオードアレイ３の光起電力が
消失し、抵抗６の両端電圧が消失するので、ディプレッ
ション型の制御用トランジスタ１１はオン状態に戻る。
これにより、出力用ＭＯＳＦＥＴ１２のソース・ゲート
間の蓄積電荷は制御用トランジスタ１１を介して放電さ
れ、出力用ＭＯＳＦＥＴ１２はオン状態となる。Next, when the input signal to the light emitting diode 2 is cut off, the photovoltaic power of the photovoltaic diode array 3 disappears, and the voltage across the resistor 6 disappears. Returns to the on state.
As a result, the accumulated charge between the source and the gate of the output MOSFET 12 is discharged via the control transistor 11, and the output MOSFET 12 is turned on.
【０００５】[0005]
【発明が解決しようとする課題】上述の従来例において
は、出力用ＭＯＳＦＥＴ１２が大容量の場合、ゲート・
ソース間の電荷の蓄積時間が長くなる。このため、スイ
ッチング・オフ時において出力用ＭＯＳＦＥＴ１２の電
力損失が過大となり、出力用ＭＯＳＦＥＴ１２の発熱・
破壊を招くという問題があった。In the above conventional example, when the output MOSFET 12 has a large capacity, the gate MOSFET
The charge accumulation time between the sources becomes longer. For this reason, the power loss of the output MOSFET 12 becomes excessive at the time of switching off, and the heat generation of the output MOSFET 12
There was a problem of destruction.
【０００６】本発明はこのような点に鑑みてなされたも
のであり、その目的とするところは、電力容量の大きな
出力用ＭＯＳＦＥＴを備えるノーマリ・オン型の光結合
型リレー回路において、出力用ＭＯＳＦＥＴのゲート・
ソース間の電荷の充放電を高速化し、スイッチング時の
電力損失を低減することにある。SUMMARY OF THE INVENTION The present invention has been made in view of the foregoing, and an object of the present invention is to provide a normally-on type optically coupled relay circuit having an output MOSFET having a large power capacity. Gate of
It is an object of the present invention to speed up the charging and discharging of charges between sources and reduce power loss at the time of switching.
【０００７】[0007]
【課題を解決するための手段】本発明に係る光結合型リ
レー回路にあっては、上記の課題を解決するために、図
１に示すように、入力信号に応答して光信号を発生する
発光ダイオード２と、発光ダイオード２の光を受光する
ように配置された光起電力ダイオードアレイ３と、光起
電力ダイオードアレイ３の負極に一端を接続された第１
の抵抗６と、光起電力ダイオードアレイ３の正極にドレ
インを、第１の抵抗６の前記一端にゲートを、第１の抵
抗６の他端にソースをそれぞれ接続されて、第１の抵抗
６の両端に発生した電圧をゲート・ソース間に印加され
てドレイン・ソース間の導通状態と非導通状態が切り替
わるノーマリ・オフ型の第１の制御用トランジスタ４
と、第１の制御用トランジスタ４のソースにゲートを、
第１の制御用トランジスタ４のドレインにソースをそれ
ぞれ接続されて第１の制御用トランジスタ４の導通・非
導通状態によって非導通状態と導通状態が切り替わるエ
ンハンスメント型の出力用ＭＯＳＦＥＴ８と、出力用Ｍ
ＯＳＦＥＴ８のドレイン・ゲート間に接続され、第１の
抵抗６の前記一端にゲートを、第１の抵抗６の前記他端
にソースをそれぞれ接続されて第１の抵抗６の両端に発
生した電圧をゲート・ソース間に印加されて導通状態と
非導通状態が切り替わり、出力用ＭＯＳＦＥＴ８のゲー
ト・ソース間の充電経路を構成するノーマリ・オン型の
第２の制御用トランジスタ５と、出力用ＭＯＳＦＥＴ８
のドレインと第２の制御用トランジスタ５のドレイン間
に接続された第２の抵抗７とから成ることを特徴とする
ものである。In order to solve the above-mentioned problems, an optically coupled relay circuit according to the present invention generates an optical signal in response to an input signal as shown in FIG. A light-emitting diode 2, a photovoltaic diode array 3 arranged to receive light from the light-emitting diode 2, and a first end connected to the negative electrode of the photovoltaic diode array 3
To the positive electrode of the photovoltaic diode array 3
And a gate at the one end of the first resistor 6, and a first resistor.
A normally-off type in which a source is connected to the other end of the resistor 6 and a voltage generated between both ends of the first resistor 6 is applied between the gate and the source to switch between a conductive state and a non-conductive state between the drain and source. First control transistor 4
And a gate to the source of the first control transistor 4 ,
Connect the source to the drain of the first control transistor 4
D the conductive state and nonconductive state switched by conduction and non-conduction state of the first control transistor 4 is respectively connected
Enhancement type output MOSFET 8 and output M
Connected between the drain and the gate of the OSFET 8 , the first
A gate at the one end of the resistor 6 and the other end of the first resistor 6
The voltage generated across the first resistor 6 is applied between the gate and the source to switch between a conductive state and a non-conductive state, thereby forming a charge path between the gate and the source of the output MOSFET 8. Normally-on second control transistor 5 and output MOSFET 8
, And a second resistor 7 connected between the drain of the second control transistor 5.
【０００８】また、図２に示すように、ゲート及びソー
スを共通接続された第１及び第２の出力用ＭＯＳＦＥＴ
８ａ，８ｂを備え、第１の出力用ＭＯＳＦＥＴ８ａのド
レインと第２の抵抗７の間に逆流阻止用の第１のダイオ
ード１０ａを接続し、第２の出力用ＭＯＳＦＥＴ８ｂの
ドレインと第２の抵抗７の間に逆流阻止用の第２のダイ
オード１０ｂを接続すれば、交流用のリレー回路とする
ことができる。Further, as shown in FIG. 2, first and second output MOSFETs whose gates and sources are commonly connected.
A first diode 10a for blocking backflow is connected between the drain of the first output MOSFET 8a and the second resistor 7, and the drain of the second output MOSFET 8b and the second resistor 7 are provided. If a second diode 10b for preventing backflow is connected between the two, a relay circuit for alternating current can be obtained.
【０００９】[0009]
【作用】本発明にあっては、ノーマリ・オン型の光結合
型リレー回路において、出力用ＭＯＳＦＥＴ８をエンハ
ンスメント型とし、そのゲート・ソース間とドレイン・
ゲート間にノーマリ・オフ型の第１の制御用トランジス
タ４とノーマリ・オン型の第２の制御用トランジスタ５
をそれぞれ接続し、発光ダイオード２からの光信号を受
光して光起電力ダイオードアレイ３が発生する光起電力
により抵抗６の両端に発生する電圧によって、各制御用
トランジスタ４，５の導通・非導通状態を切り替えるよ
うにしたので、出力用ＭＯＳＦＥＴ８のゲート・ソース
間容量の充電は、第２の制御用トランジスタ５を介して
負荷回路からの電流により速やかに行われ、出力用ＭＯ
ＳＦＥＴ８のゲート・ソース間容量の放電は、第１の制
御用トランジスタ４を介して速やかに行われる。したが
って、大容量タイプのノーマリ・オン型のリレー回路に
おけるスイッチング時の電力損失を低減できるものであ
る。According to the present invention, in the normally-on type optically coupled relay circuit, the output MOSFET 8 is of an enhancement type, and its gate-source and drain-source are connected.
A normally-off type first control transistor 4 and a normally-on type second control transistor 5 between gates
Are connected to each other, and the voltage generated at both ends of the resistor 6 by the photovoltaic power generated by the photovoltaic diode array 3 upon receiving the optical signal from the light emitting diode 2 is used to turn on / off each of the control transistors 4 and 5. Since the conduction state is switched, the gate-source capacitance of the output MOSFET 8 is quickly charged by the current from the load circuit via the second control transistor 5, and the output MO 8
The discharge of the gate-source capacitance of the SFET 8 is quickly performed via the first control transistor 4. Therefore, power loss at the time of switching in a large capacity type normally-on type relay circuit can be reduced.
【００１０】[0010]
【実施例】図１は本発明の一実施例の回路図である。リ
レー入力端子１ａ，１ｂ間には、発光ダイオード２が接
続されている。発光ダイオード２は光起電力ダイオード
アレイ３と光学的に結合されている。光起電力ダイオー
ドアレイ３の負極は、ノーマリ・オフ型の第１の制御用
トランジスタ４のゲートに、正極はドレインに接続され
ている。第１の制御用トランジスタ４のゲート・ソース
間には、第１の抵抗６が接続されている。また、第１の
制御用トランジスタ４のゲート・ソース間にはそれぞれ
ノーマリ・オン型の第２の制御用トランジスタ５のゲー
ト及びソースが接続されており、第２の制御用トランジ
スタ５のドレインは第２の抵抗７を介して出力用ＭＯＳ
ＦＥＴ８のドレインと接続されている。第１の制御用ト
ランジスタ４のソース及びドレインには、それぞれ出力
用ＭＯＳＦＥＴ８のゲート及びソースが接続されてい
る。出力用ＭＯＳＦＥＴ８のドレイン及びソースは、リ
レー出力端子９ａ，９ｂ間に接続されている。FIG. 1 is a circuit diagram of an embodiment of the present invention. The light emitting diode 2 is connected between the relay input terminals 1a and 1b. Light emitting diode 2 is optically coupled to photovoltaic diode array 3. The negative electrode of the photovoltaic diode array 3 is connected to the gate of the normally-off type first control transistor 4, and the positive electrode is connected to the drain. A first resistor 6 is connected between the gate and the source of the first control transistor 4. The gate and source of the normally-on second control transistor 5 are connected between the gate and source of the first control transistor 4, respectively, and the drain of the second control transistor 5 is MOS for output via 2 resistors 7
It is connected to the drain of FET8. The gate and source of the output MOSFET 8 are connected to the source and drain of the first control transistor 4, respectively. The drain and source of the output MOSFET 8 are connected between the relay output terminals 9a and 9b.
【００１１】以下、本実施例の動作について説明する。
まず、リレー入力端子１ａ，１ｂ間に入力信号が通電さ
れると、発光ダイオード２が光信号を発生し、この光信
号を光起電力ダイオードアレイ３が受光して光起電力を
発生する。光起電力ダイオードアレイ３から発生した光
起電力は、第１の制御用トランジスタ４を介して第１の
抵抗６の両端に印加される。第１の抵抗６の両端に発生
した電圧により、第１の制御用トランジスタ４が導通状
態に、第２の制御用トランジスタ５が非導通状態に至
る。このため、出力用ＭＯＳＦＥＴ８のドレイン・ゲー
ト間は非導通状態、ゲート・ソース間は短絡状態となる
ため、出力用ＭＯＳＦＥＴ８のゲート・ソース間に充電
された電荷が放電されて、出力用ＭＯＳＦＥＴ８はオフ
状態となる。The operation of this embodiment will be described below.
First, when an input signal is applied between the relay input terminals 1a and 1b, the light emitting diode 2 generates an optical signal, and the optical signal is received by the photovoltaic diode array 3 to generate photovoltaic power. The photovoltaic power generated from the photovoltaic diode array 3 is applied to both ends of the first resistor 6 via the first control transistor 4. The first control transistor 4 is turned on and the second control transistor 5 is turned off by the voltage generated across the first resistor 6. As a result, the drain-gate of the output MOSFET 8 becomes non-conductive and the gate-source becomes short-circuited, so that the charge charged between the gate and source of the output MOSFET 8 is discharged and the output MOSFET 8 is turned off. State.
【００１２】次に、入力信号が遮断されると、光起電力
ダイオードアレイ３の光起電力が消失する。これによ
り、第１の制御用トランジスタ４及び第２の制御用トラ
ンジスタ５のゲート・ソース間に充電されていた電荷は
第１の抵抗６を通って放電され、第１の制御用トランジ
スタ４は非導通状態に、第２の制御用トランジスタ５は
導通状態に至る。このため、出力用ＭＯＳＦＥＴ８のド
レイン側からゲート側へ第２の抵抗７を介して電荷が流
れ込み、出力用ＭＯＳＦＥＴ８のゲート・ソース間容量
を充電させて出力用ＭＯＳＦＥＴ８はオン状態となる。Next, when the input signal is cut off, the photovoltaic power of the photovoltaic diode array 3 disappears. Thereby, the electric charge charged between the gate and the source of the first control transistor 4 and the second control transistor 5 is discharged through the first resistor 6, and the first control transistor 4 is turned off. In the conducting state, the second control transistor 5 reaches the conducting state. For this reason, charge flows from the drain side to the gate side of the output MOSFET 8 via the second resistor 7, and the gate-source capacitance of the output MOSFET 8 is charged, so that the output MOSFET 8 is turned on.
【００１３】図２は本発明の他の実施例の回路図であ
る。本実施例では、第１及び第２の出力用ＭＯＳＦＥＴ
８ａ，８ｂのゲート及びソースを共通接続し、各ドレイ
ンをリレー出力端子９ａ，９ｃにそれぞれ接続し、ソー
スをリレー出力端子９ｂに接続している。また、第１の
出力用ＭＯＳＦＥＴ８ａのドレインと第２の抵抗７の間
には、逆流阻止用の第１のダイオード１０ａが接続され
ており、第２の出力用ＭＯＳＦＥＴ８ｂのドレインと第
２の抵抗７の間には、逆流阻止用の第２のダイオード１
０ｂが接続されている。この実施例では、導通時におい
て、リレー出力端子９ａ，９ｃ間に双方向に電流を流す
ことができるので、交流用のリレー回路として使用する
ことができる。FIG. 2 is a circuit diagram of another embodiment of the present invention. In this embodiment, the first and second output MOSFETs
The gates and sources of 8a and 8b are commonly connected, the drains are connected to relay output terminals 9a and 9c, respectively, and the source is connected to relay output terminal 9b. Further, a first diode 10a for preventing backflow is connected between the drain of the first output MOSFET 8a and the second resistor 7, and the drain of the second output MOSFET 8b and the second resistor 7 are connected to each other. Between the second diode 1 for backflow prevention
0b is connected. In this embodiment, since current can flow bidirectionally between the relay output terminals 9a and 9c during conduction, the present embodiment can be used as an AC relay circuit.
【００１４】[0014]
【発明の効果】本発明にあっては、上述のように、光信
号入力時の出力用ＭＯＳＦＥＴのオフ動作を出力用ＭＯ
ＳＦＥＴのゲート・ソース間の短絡によるゲート電荷の
放電により行い、また、光信号遮断時の出力用ＭＯＳＦ
ＥＴのオン動作を出力用ＭＯＳＦＥＴのドレイン側から
ゲート側への充電により行うようにしたので、従来のよ
うに電流容量の小さい光起電力ダイオードアレイのみに
よる出力用ＭＯＳＦＥＴのゲート・ソース間容量の充電
動作を行う場合に比べると、効率の良いスイッチング特
性が得られるものであり、スイッチング時の出力用ＭＯ
ＳＦＥＴの電力損失を低減できるという効果がある。According to the present invention, as described above, the output MOSFET is turned off when the optical signal is input.
This is performed by discharging the gate charge due to the short-circuit between the gate and the source of the SFET.
Since the ON operation of the ET is performed by charging from the drain side to the gate side of the output MOSFET, the gate-source capacitance of the output MOSFET is charged only by a photovoltaic diode array having a small current capacity as in the related art. As compared with the case where the operation is performed, an efficient switching characteristic can be obtained.
There is an effect that the power loss of the SFET can be reduced.
【図１】本発明の一実施例の回路図である。FIG. 1 is a circuit diagram of one embodiment of the present invention.
【図２】本発明の他の実施例の回路図である。FIG. 2 is a circuit diagram of another embodiment of the present invention.
【図３】従来例の回路図である。FIG. 3 is a circuit diagram of a conventional example.
１ａ リレー入力端子 １ｂ リレー入力端子 ２ 発光ダイオード ３ 光起電力ダイオードアレイ ４ 第１の制御用トランジスタ ５ 第２の制御用トランジスタ ６ 第１の抵抗 ７ 第２の抵抗 ８ 出力用ＭＯＳＦＥＴ ９ａ リレー出力端子 ９ｂ リレー出力端子 1a relay input terminal 1b relay input terminal 2 light emitting diode 3 photovoltaic diode array 4 first control transistor 5 second control transistor 6 first resistor 7 second resistor 8 output MOSFET 9a relay output terminal 9b Relay output terminal
───────────────────────────────────────────────────── フロントページの続き (72)発明者 杉浦 義幸 大阪府門真市大字門真1048番地 松下電 工株式会社内 (56)参考文献 特開 昭64−44120（ＪＰ，Ａ) 特開 平３−88419（ＪＰ，Ａ) 特開 平３−46819（ＪＰ，Ａ) 特開 昭64−68123（ＪＰ，Ａ) ────────────────────────────────────────────────── ─── Continuation of front page (72) Inventor Yoshiyuki Sugiura 1048 Kazuma Kadoma, Kadoma, Osaka Prefecture Inside Matsushita Electric Works, Ltd. (56) References JP-A-64-44120 (JP, A) JP-A-3-88419 (JP, A) JP-A-3-46819 (JP, A) JP-A-64-68123 (JP, A)
Claims (2)
発光ダイオードと、発光ダイオードの光を受光するよう
に配置された光起電力ダイオードアレイと、光起電力ダ
イオードアレイの負極に一端を接続された第１の抵抗
と、光起電力ダイオードアレイの正極にドレインを、第
１の抵抗の前記一端にゲートを、第１の抵抗の他端にソ
ースをそれぞれ接続されて、第１の抵抗の両端に発生し
た電圧をゲート・ソース間に印加されてドレイン・ソー
ス間の導通状態と非導通状態が切り替わるノーマリ・オ
フ型の第１の制御用トランジスタと、第１の制御用トラ
ンジスタのソースにゲートを、第１の制御用トランジス
タのドレインにソースをそれぞれ接続されて第１の制御
用トランジスタの導通・非導通状態によって非導通状態
と導通状態が切り替わるエンハンスメント型の出力用Ｍ
ＯＳＦＥＴと、出力用ＭＯＳＦＥＴのドレイン・ゲート
間に接続され、第１の抵抗の前記一端にゲートを、第１
の抵抗の前記他端にソースをそれぞれ接続されて第１の
抵抗の両端に発生した電圧をゲート・ソース間に印加さ
れて導通状態と非導通状態が切り替わり、出力用ＭＯＳ
ＦＥＴのゲート・ソース間の充電経路を構成するノーマ
リ・オン型の第２の制御用トランジスタと、出力用ＭＯ
ＳＦＥＴのドレインと第２の制御用トランジスタのドレ
イン間に接続された第２の抵抗とから成ることを特徴と
する光結合型リレー回路。1. A light emitting diode for generating an optical signal in response to an input signal, a photovoltaic diode array arranged to receive light from the light emitting diode, and one end connected to a negative electrode of the photovoltaic diode array. And the drain to the positive electrode of the photovoltaic diode array.
A gate is connected to the one end of the first resistor, and a gate is connected to the other end of the first resistor.
A normally-off type first control for switching between a conductive state and a non-conductive state between a drain and a source by applying a voltage generated between both ends of a first resistor to a conductive state and a non-conductive state between a drain and a source. A transistor and a gate connected to the source of the first control transistor;
An output M of an enhancement type in which the source is connected to the drain of the transistor and the non-conductive state and the conductive state are switched by the conductive and non-conductive state of the first control transistor.
An OSFET is connected between the drain and the gate of the output MOSFET, and a gate is connected to the one end of the first resistor.
The source is connected to the other end of the first resistor, and a voltage generated at both ends of the first resistor is applied between the gate and the source to switch between a conductive state and a non-conductive state.
A normally-on type second control transistor constituting a charging path between the gate and the source of the FET, and an output MO
An optically coupled relay circuit comprising a drain of the SFET and a second resistor connected between the drain of the second control transistor.
びソースを共通接続された第１及び第２の出力用ＭＯＳ
ＦＥＴよりなり、第１の出力用ＭＯＳＦＥＴのドレイン
と第２の抵抗の間に逆流阻止用の第１のダイオードを接
続され、第２の出力用ＭＯＳＦＥＴのドレインと第２の
抵抗の間に逆流阻止用の第２のダイオードを接続されて
いることを特徴とする請求項１記載の光結合型リレー回
路。2. The output MOSFET comprises a first and a second output MOS having a gate and a source commonly connected.
A first diode for blocking backflow is connected between the drain of the first output MOSFET and the second resistor, and a backflow blocking between the drain of the second output MOSFET and the second resistor; 2. The optically coupled relay circuit according to claim 1, wherein a second diode is connected.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4005235A JP2731654B2 (en) | 1992-01-14 | 1992-01-14 | Optically coupled relay circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4005235A JP2731654B2 (en) | 1992-01-14 | 1992-01-14 | Optically coupled relay circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05191248A JPH05191248A (en) | 1993-07-30 |
| JP2731654B2 true JP2731654B2 (en) | 1998-03-25 |
Family
ID=11605534
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4005235A Expired - Fee Related JP2731654B2 (en) | 1992-01-14 | 1992-01-14 | Optically coupled relay circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2731654B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19847812C2 (en) * | 1998-01-15 | 2000-06-08 | Jovan Antula | Electronic load relay |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6444120A (en) * | 1987-08-11 | 1989-02-16 | Omron Tateisi Electronics Co | Solid-state relay |
| JPS6468123A (en) * | 1987-09-09 | 1989-03-14 | Fuji Electric Co Ltd | Optical coupling type relay |
| JP2818611B2 (en) * | 1989-03-15 | 1998-10-30 | 松下電工株式会社 | Semiconductor relay circuit |
| JPH0346819A (en) * | 1989-07-15 | 1991-02-28 | Matsushita Electric Works Ltd | Solid-state relay |
-
1992
- 1992-01-14 JP JP4005235A patent/JP2731654B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05191248A (en) | 1993-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0398246B1 (en) | Photocoupler apparatus capable of shortening switching time of output contact | |
| US5514996A (en) | Photo-coupler apparatus | |
| JP2731654B2 (en) | Optically coupled relay circuit | |
| US4677325A (en) | High voltage MOSFET switch | |
| JPH0481894B2 (en) | ||
| JP2731655B2 (en) | Optically coupled relay circuit | |
| JP2919108B2 (en) | Optically coupled relay circuit | |
| JPH05343972A (en) | Semiconductor relay circuit | |
| JPH07107975B2 (en) | Solid state relay | |
| JPH0477015A (en) | Optical coupling type relay circuit | |
| JPH0420010A (en) | Optical coupling type relay circuit | |
| JP2805974B2 (en) | Optically coupled relay circuit | |
| JP2001119283A (en) | Semiconductor relay | |
| JP3451810B2 (en) | Optically coupled semiconductor relay | |
| JPH05327451A (en) | Semiconductor relay circuit | |
| JP2740426B2 (en) | Semiconductor relay | |
| JPH02253718A (en) | Solid-state relay | |
| JPH04324712A (en) | Optical coupling type relay circuit | |
| JPH02244906A (en) | Photocoupling type relay circuit | |
| JPH0998079A (en) | Semiconductor relay | |
| JPH0629814A (en) | Semiconductor relay circuit | |
| JPH03218116A (en) | Optical coupling type relay circuit | |
| JPH06164354A (en) | Semiconductor relay | |
| JPH06232722A (en) | Semiconductor relay | |
| JPH02135819A (en) | Optical coupling type relay circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |