JP2730209B2 - 入出力制御方式 - Google Patents

入出力制御方式

Info

Publication number
JP2730209B2
JP2730209B2 JP1243916A JP24391689A JP2730209B2 JP 2730209 B2 JP2730209 B2 JP 2730209B2 JP 1243916 A JP1243916 A JP 1243916A JP 24391689 A JP24391689 A JP 24391689A JP 2730209 B2 JP2730209 B2 JP 2730209B2
Authority
JP
Japan
Prior art keywords
input
output
channel
path
request
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1243916A
Other languages
English (en)
Other versions
JPH03105540A (ja
Inventor
憲司 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1243916A priority Critical patent/JP2730209B2/ja
Publication of JPH03105540A publication Critical patent/JPH03105540A/ja
Application granted granted Critical
Publication of JP2730209B2 publication Critical patent/JP2730209B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Retry When Errors Occur (AREA)
  • Debugging And Monitoring (AREA)

Description

【発明の詳細な説明】 〔概要〕 チャネル障害対策においてシステムリセットをする過
程の中で,障害チャネル配下の入出力装置を停止させる
時間を短縮させる入出力制御方式に関し, 障害チャネルと接続されたパス以外の入出力パスを持
つ入出力装置に対しては,チャネル障害対策処理部と入
出力要求処理部において障害入出力パスを認識し,チャ
ネルを制御するハードウェアであるI/Oプロセッサーに
障害入出力パスを選択しないように通知することによ
り,チャネル障害対策中でも入出力要求を実行させ,チ
ャネル障害によりシステムが停止する事を防止する事を
目的とし, 複数の入出力装置と,該複数の入出力装置の各々に対
して設けられた複数の入出力パスと,該入出力パス上に
あって入出力装置を制御するチャネルとを備え,該入出
力装置が,どのチャネルを使うかの選択をする入出力パ
ス選択を,チャネルを制御するハードウェアであるI/O
プロセッサーが行なう計算機システムにおいて,チャネ
ル障害を検出するチャネル障害検出部と,チャネル障害
の解析をし,その対策処理を行うチャネル障害対策処理
部と,入出力要求を実行する入出力要求処理部と,入出
力装置とチャネルとが接続していて,入出力要求の発行
を受け付けられる入出力パスにはオンを,受け付けられ
ない入出力パスにはオフを設定してある入出力要求発行
許可マスクと,障害を起こしている入出力パスにはオン
を,それ以外はオフを設定してある障害発生マスクを入
出力装置の情報として記憶している装置情報記憶部とを
有し,チャネル障害が発生すると,上記チャネル障害検
出部が障害を検出して,上記チャネル障害対策処理部に
障害を通知し,該チャネル障害対策処理部はチャネル障
害の解析処理を行い,障害入出力パスを検出するととも
に,上記入出力要求処理部はユーザプログラムからの入
出力要求を受け付けて,上記装置情報記憶部から入出力
要求発行許可マスクがオンであり,同時に障害発生マス
クがオフである入出力パスを設定して,該入出力要求を
I/Oプロセッサーに対して行うデータ処理装置を備える
ように構成する。
〔産業上の利用分野〕
本発明は,チャネル障害対策においてシステムリセッ
トをする過程の中で,障害チャネル配下の入出力装置を
停止させる時間を短縮させる入出力制御方式に関する。
近年のコンピュータシステムにおいてCPUの処理速度
の高速化に伴い,入出力装置の高速化が要求されてい
る。また,高信頼性システムの要求に伴い,障害装置の
早期検出とシステムによる早期回復が要求されている。
〔従来の技術〕
このため,入出力装置のパス選択をハード側にオフロ
ードすることにより,入出力パスの自動選択機能と入出
力要求の待ち管理機能をソフトウェアから開放し,CPUの
オーバヘッドを削減するシステムが提供されているが,
チャネル障害時におけるパス選択方式がないため,障害
チャネル配下の全入出力装置をチャネル障害対策処理が
完了するまでの間停止する必要があった。
第2図に,入出力制御のハードウェア構成図を示す。
図中,84と85と86と87はチャネルであり,90,91,92は入
出力装置であり,93はチャネル85に繋がる入出力装置90
の入出力パスであり,94はチャネル84に繋がる入出力装
置90の入出力パスである。95はチャネル86につながる入
出力装置90の入出力パスであり,96はチャネル87につな
がる入出力装置90の入出力パスである。88はチャネル8
4,85の制御をする入出力制御装置であり,89はチャネル8
6,87の制御をする入出力制御装置である。79はデータ処
理装置であり全体の処理を司る所である。80はチャネル
障害対策処理部であり,81は入出力要求処理部であり,82
は装置情報記憶部である。83はI/Oプロセッサーであ
り,入出力パスの選択をするハードウェアである。ここ
で,入出力パスは入出力をする際に経由するパスであ
り,チャネルがその間に介在する時は,チャネルパスと
言う呼称になる。尚,本図での計算機システムは,チャ
ネルと入出力装置との経路が動的に接続及び再接続され
るシステムである。このシステムでは,チャネル資源の
有効利用のためにディスク等が機械的動作を実行してい
る間,チャネルとの接続を切り離し,チャネルが他の仕
事をできるようになっている。更に,ディスク等がチャ
ネルと再接続する際には,その入出力操作を開始したシ
ステムと接続されている全てのチャネル経路の中から使
用可能なものが選択される。これを動的再結合機能(DP
R機能)という。
第6図は,従来の技術の機能ブロック図である。まず
通常時の入出力処理について第2図のハードウェア構成
に沿って説明する。
図中,101はチャネル障害検出部であり,チャネル障害
の発生を検出する。102は入出力統計方式による固定障
害検出部であり,主としてソフト障害を検出する。103
は入出力要求で,ユーザプログラムの入出力要求であ
る。104はチャネル障害対策処理部であり,105は入出力
要求処理部であり,106は装置情報記憶部であり,107はIO
P(I/Oプロセッサー)である。108は一般入出力要求のQ
uiesce部であり,入出力要求を一時的に静止させる。10
9は実行中入出力要求回収部であり,実行中の入出力を
停止させ待ち行列に入れる。110はリザーブパス切り替
え部であり,入出力情報の別の入出力パスに移す。111
はシステムリセット発行部であり,障害チャネル配下の
全入出力パス情報をリセットする。112はシステムリセ
ット解析部であり,システムリセットの結果を解析す
る。113はパスグループ再確立部であり,障害入出力パ
スを健全なパスグループに復帰させる。114は一般入出
力要求のQuiesce解除部であり,障害チャネル配下の入
出力要求の静止を解除する。115はリスタート要求部で
あり,待ちキュー上の入出力要求の再開をする。116は
入出力要求受け付け部であり,ユーザプログラムの入出
力要求を受け付ける。117はCCW作成部であり,チャネル
に入出力要求をする命令を作成する。118は入出力要求
発行依頼マスク決定部であり,上記パス群をパラメータ
にして入出力要求をする。121は入出力要求待ち管理部
であり,先行要求があると当該入出力要求を待たせる。
120はスタータス解析部であり,入出力の実行結果を解
析する。122は要求元への通知部であり,該実行結果を
ユーザプログラムに通知する。123は入出力要求再試行
部であり,実行結果が異常の時は再実行する。124はサ
ブチャネル番号で,入出力装置の番号が格納されてい
る。125はQuiesce制御情報で,入出力要求Quiesce部108
で静止された入出力要求の情報が格納されている。126
はリザーブ情報であり,ある入出力装置が持っている入
出力に関する情報である。128は入出力依頼マスクであ
り,入出力が可能な入出力パスが格納されている。129
はパスグループ情報であり,IOP107に入出力要求をする
際のパスグループが格納されている。131は起動パス選
択部であり,パスグループの中から実際に入出力をする
パスを選択する。132は入出力起動部であり,入出力要
求をチャネルに対して行う。133は動的パス再結合処理
部で,DPR機能を行う。
尚,第6図中,第2図の処理と同一の処理をしている
ものがあるので以下に記す。第6図のチャネル障害対策
処理部104と第2図のチャネル障害対策処理部80は同一
のものである。これを104と80は同一と表す。以下同様
に105と79,106と82,107と83は同一である。
以上の構成で,通常の入出力要求があると,入出力要
求処理部105は,この入出力要求を受け付ける。CCW作成
部117でユーザが作成したCCWにシステムCCWを付加し,
入出力要求発行依頼マスク決定部118で入出力要求発行
依頼マスク(LPM)を設定し,入出力要求発行部119で入
出力要求(SSCH命令)を発行する。例えば,入出力装置
90に対する入出力要求の場合,当該装置に対して入出力
要求の発行が可能なパスは4本(93,94,95,96)存在
し,異常がなければこれらすべての入出力パスはオンラ
イン状態である。この場合,装置情報記憶部106の入出
力装置90に関する入出力依頼マスク128は,上述の4本
のパスに対応するマスクビットがオンとなっている。ま
た,入出力装置のパス選択をハードウェア側にオフロー
ドしたシステムにおいては,入出力装置は通常パスグル
ープを保持している。上述の4本のパスが当該装置のパ
スグループであり,動的パス再結合機能(DPR機能)に
より,このグループ内のどのパスを使用して再結合して
もよいようになっている。なお,このパスグループ情報
はハード側は入出力制御装置88が記憶している。
入出力要求処理部105では,入出力装置90に対して先
行要求がないかチェックし,もし既に入出力要求を実行
中であれば,入出力要求待ち管理部121で,当該要求を
待たせる。先行要求がなけば,入出力要求発行依頼マス
クを設定して入出力要求を発行する。
IOPがこの入出力要求を受け付けると,IOPは当該入出
力装置に対する起動パスを選択する。IOPは入出力装置
がどのチャネルに接続されているか認識しており,要求
された入出力装置に繋がるチャネルに対して順次起動を
かけていく。チャネルが他の入出力装置に対する入出力
要求を実行中の場合は,チャネル使用中となるが,この
場合ソフトウェアには通知せず,IOP内で次のチャネルを
選択し,再度起動を試みる。
入出力処理が完了すると,I/O割り込みがソフトウェア
に通知される。入出力要求処理部は,入出力要求の終了
状態とデバイスステータスを得るために,ステータスを
刈り取り(TSCH命令),解析を行う。入出力要求が正常
に終了していれば,要求元に正常終了を通知する。一
方,入出力要求が異常終了した場合,この異常状態を入
出力統計方式による固定障害検出部102に通知した後,
この入出力要求の再試行(ERP)をする。一定回数の再
試行を行っても正常終了しない場合は,入出力要求元に
対して,入出力処理が異常終了した旨を通知する。
次に,チャネル障害時における従来の技術での処理を
説明する。
入出力装置に関する障害の検出には2種類ある。1つ
はハードウェアからマシンチェック割り込みにより通知
される重度のチャネル障害であり,1つは,統計的にシス
テム内で発生した入出力エラーを累積し,障害箇所を特
定するものである。
入出力系のマシンチェック割り込みが報告されると,
チャネル障害検出部101は,STCRW命令を発行しステータ
スを刈り取り,どのチャネルの障害であるかを解析す
る。また,入出力統計方式による固定障害検出部では,
特定のチャネルだけ入出力エラーの発生頻度が高いと,
当該チャネルを障害であると判断する。こうして障害チ
ャネルを特定し,チャネル障害対策処理部104をスケジ
ュールする。例えば,マシンチェック割り込みにより,
チャネル84が障害であると通知されたと仮定する。
チャネル障害対策処理部104では,まず障害チャネル8
4配下の全入出力装置90,91,92が以降一般入出力要求を
受け付けても実行しないようにQuiesce部108で入出力要
求の静止処理を行い,待ちキュー上で待たせる。
次に,実行中入出力要求回収部109で現在実行中の入
出力装置に対して,HSCH命令を発行し,入出力要求を停
止させる。これはデータ転送中にシステムリセット(RC
HP命令)を発行すると,データの保証がとれないためで
ある。実行中だった入出力要求は強制的に終了させら
れ、擬似入出力エラーの形で再試行を待つことになる。
また,チャネル障害対策処理部104が発行するHSCH命
令は,当該入出力装置が入出力要求静止中でも実行可能
なように制御してある。即ち,入出力要求静止中は,一
般入出力要求は待たされるが,チャネル障害対策処理部
104の入出力要求については実行可能なようにレベル制
御をしているのである。
更に,当該入出力装置がリザーブを保持している場合
には,システムリセットによりリザーブ情報を失うこと
がないように,リザーブパス切り替え部110で別の入出
力パスにリザーブ情報を移す。これはURコマンドを別パ
スから実行することにより行う。なお,パスグループが
存在する場合は,システムリセットにより自動的にシス
テムリセット発行パスはグループから脱退させられ,残
りのパスグループにリザーブ情報が移るしくみになって
いるので,この場合はURコマンドを発行する必要はな
い。
以上の準備が完了した後,システムリセット発行部11
1でシステムリセットを障害チャネルに対して発行す
る。この命令により,障害チャネル及びチャネルに繋が
る配下の全入出力装置のチャネルパス経路がリセットさ
れる。
システムリセットの完了はシステムリセット解析部11
2でマシンチェック割り込みで通知される。システムリ
セットに成功すると,システムリセットの発行により脱
退させられた障害チャネルパスは健全なパスに戻ったの
で,再度パスグループに組み込むため,パスグループ再
確立部113でこの障害パスを指定してESTABLISHのI/Oを
発行する。この場合,入出力要求処理部105は,パス指
定がされていると,このパスを入出力要求発行依頼マス
ク128とし,且つ動的再結合(DPR)機能を禁止するため
に,SMPRコマンドを付加する。
パスグループの再確立処理完了後,一般入出力要求の
Quiesce解除部114で障害チャネル配下の全入出力装置の
入出力要求の静止を解除し,一般入出力要求も実行可能
な状態にする。次に,リスタート要求部115で全入出力
装置に対してリスタート処理をスケジュールし,待ちキ
ュー上の入出力要求を実行する。この時点でパスグルー
プも障害前の状態に復帰しているので,通常時の入出力
処理と同じになる。
〔発明が解決しようとする課題〕
以上のように,従来の技術では障害チャネル配下の入
出力装置にページングの対象となるデータセットを格納
している磁気ディスクのようなシステムに重要でアクセ
ス頻度の高い物が存在すると,この入出力装置に対する
入出力要求は障害チャネルの対策処理が完了するまで待
たされることになり,この間システムが停止する可能性
があるという問題が生じていた。
本発明は,障害チャネルと接続されたパス以外の入出
力パスを持つ入出力装置に対しては,チャネル障害対策
処理部と入出力要求処理部において障害入出力パスを認
識し,チャネルを制御するハードウェアであるI/Oプロ
セッサーに障害入出力パスを選択しないように通知する
ことにより,チャネル障害対策中でも入出力要求を実行
させ,チャネル障害によりシステムが停止する事を防止
する事を目的とする。
〔課題を解決するための手段〕 第1図は,本発明の原理説明図である。
図中,1はチャネル障害対策処理部であり,チャネル7
の障害を調査し,その対策処理を行う。2は入出力要求
処理部であり,チャネル障害時に,入出力要求を行う。
3は装置情報記憶部であり,入出力要求を発行しても良
い入出力パスと良くない入出力パスを表示する入出力要
求発行許可マスク4と障害が発生している入出力パスを
表示する障害発生マスク5とを有し,入出力装置の情報
を記憶している。6は以上全体の処理をするデータ処理
装置である。8は入出力装置であり,9は入出力パスであ
り,チャネル7が入出力装置8を制御する際の経路にな
る。10はI/Oプロセッサーで入出力パスの選択をするハ
ードウェアである。11はチャネル障害検出部であり,チ
ャネル障害の検出をする。
尚,第1図中,第2図と同一のものがあるので以下に
示す。第1図中のチャネル障害対策処理部1と第2図の
チャネル障害対策処理部80は同一である。これを略して
1と80は同一と表す。以下同様にして2と81,3と82,6と
79,10と83は同一である。
以上の構成で,チャネル障害が発生すると,データ処
理装置6の中のチャネル障害検出部11がチャネル障害対
策処理部1に障害を通知する。チャネル障害対策処理部
1は障害チャネル配下の入出力装置8を一時的に停止さ
せ,装置情報記憶部3に入出力装置8ごとに障害入出力
パスを障害発生マスク5に記憶させ,障害対策中である
旨を表示する。この後,障害チャネル配下の全入出力装
置8に対して実行中の入出力要求の回収をする。この
後,入出力要求の停止を解除し,入出力要求のリスター
トを入出力要求処理部2に依頼する。入出力要求処理部
2は,入出力要求可能なパスを検出し,入出力装置への
入出力要求を入出力可能なパスをパラメータにして行
う。次に,チャネル障害対策処理部1はシステムリセッ
トを発行する。次に,障害発生マスクをリセットし,障
害対策処理中表示をオフにする。
〔作用〕
以上のように,本発明では,障害が発生した入出力パ
スを障害発生マスクとして装置情報記憶部に記憶させ,
入出力要求発行許可マスクと該障害発生マスクとによっ
て入出力が可能なパスを決定し,この入出力可能なパス
を引数にしてシステムリセット発行時に入出力要求を行
う事により,チャネル障害対策処理部が障害チャネルに
対してシステムリセットを発行し対策処理を実行中で
も,他の入出力パスを使用して入出力要求の実行が可能
となる。
〔実施例〕
第3図に本発明の一実施例の機能ブロック図を示す。
ただし,斜線の引かれたボックスは従来の技術と異なっ
た部分を示す。
第3図は,第6図とほぼ同じなので,従来の技術に比
して本発明で変更したものについて説明する。
45が障害対策中表示と障害発生パスマスクの設定部で
あり,チャネル障害時に設定されるものである。53は障
害対策中解除と障害発生パスマスクのリセット部であ
り,障害が解除した時に行われる処理である。56はSMPR
コマンド付加部であり,入出力要求のあったチャネルに
データを返すものである。58は障害発生パスマスクと排
他的論理和をとる処理部であり,障害中において入出力
要求可能なパスを設定する。71は障害対策処理表示であ
り,チャネル障害がおこっている事を示す。72は障害発
生パスマスクであり,障害をおこしているパスを示す。
尚,第3図中,第6図と同一のものがあるので以下に
示す。例えば,第3図のチャネル障害検出部37と第6図
のチャネル障害検出部101とは同一である。これを略し
て37と101は同一と表す。以下同様に38と102,39と103,4
4と108,46と109,47と110,48と114,49と115,50と111,51
と112,52と113,54と116,55と117,57と118,59と119,61と
121,60と120,62と122,63と123,64と124,65と125,66と12
6,68と128,69と129,73と131,74と132,75と133は同一で
ある。全体の機能として,40と104,41と105,42と106,43
と107がそれぞれ同一機能のものとして対応している。
ここでは,第2図のハードウェア構成図に即して本発
明により改善された部分を中心に説明する。
尚,第3図中,第2図の処理と同一のものがあるの
で,混乱を避けるために以下に記す。第3図のチャネル
障害対策処理部40と第2図のチャネル障害対策処理部80
は同一である。これを略して40と80は同一と書き表わ
す。以下同様にして41と81,42と82,43と83は同一であ
る。
第3図の構成の下で,チャネル障害対策処理部40で
は,まず障害チャネル84配下の全入出力装置90,91,92が
以降一般入出力要求を受け付けても実行しないように待
ちキューに待たせて,一般入出力要求のQuiesce部44
で,入出力要求の静止処理を行う。次に,障害チャネル
配下の全装置に対して,障害対策中表示と障害発生パス
マスクの設定部45で障害対策中表示と障害発生パスマス
ク(42,71,72)の設定をしておく。次に,実行中入出力
要求回収部46で現在実行中の入出力装置に対して,入出
力要求を停止させる。実行中だった入出力要求は強制的
に終了させられ,擬似入出力エラーの形で再試行を待つ
ことになる。次に,リザーブパス切り替え部47で当該入
出力装置が保持しているリザーブ情報66を別の入出力パ
スに移す。
以上の準備が完了した時点で、障害チャネルパス以外
のオンラインパスから入出力要求を実行することが可能
となる。これはシステムリセットの影響範囲が障害チャ
ネルとチャネルに繋がる配下の全入出力装置のチャネル
経路パスだからである。ここで,障害チャネル84に対し
てシステムリセット発行中に,障害チャネル配下の入出
力装置90に対して,障害チャネルとは別のチャネルを使
用したパス95を使用して,入出力要求を実行することを
考える。一般入出力要求のQuiesce解除部48で障害チャ
ネル配下の全入出力装置の入出力要求の静止を解除し,
一般入出力要求も実行可能な状態にし,リスタート要求
部49で全入出力装置に対してリスタート処理をスケジュ
ールする。これにより待ちキュー上の入出力要求が実行
される。
入出力要求処理部41では,当該入出力装置が障害対策
処理中であると,SMPRコマンド付加部56でSMPRコマンド
を付加し,動的再結合を禁止する。次に,障害発生パス
マスクと排他的論理和を取る処理部58で現在入出力要求
発行可能であると考えている入出力依頼マスク(この時
点では入出力装置90の入出力依頼マスク68は4本の入出
力パス93,94,95,96の全てに対応するビットがオンにな
っている。)と,チャネル障害対策処理部40が設定した
障害発生パスマスクと排他的論理和をとり,障害チャネ
ルパスを選択しないようにする。
こうして入出力装置90に対して,入出力発行依頼マス
ク(入出力パス93,95,96に対応するビットがオン)の状
態でIOPに入出力要求を依頼する。IOPでは,この3本の
パスの中から1つのパスを選択し起動をかける。また,
再結合時もSMPRコンドが付加されているため,起動をか
けたパスと同じパスで再結合させる。ここで,もし3本
のパスで入出力要求を依頼し,SMPRコマンドを付加しな
かったとしたら,入出力制御装置88は依然として4本の
パスでパスグループを形成していると信じているため,
障害チャネルパス94で再結合する可能性がある。この場
合,当該パスでシステムリセットとぶつかると,この入
出力要求の完了割り込みが喪失してしまう。
このように障害チャネル配下の全装置に対して一般入
出力要求の実行を許した状態で,システムリセット発行
部50で非同期に障害チャネルに対してシステムリセット
を発行する。システムリセットに成功すると,パスグル
ープ再確立部52でシステムリセットの発行により脱退さ
せられた障害チャネルパスは健全なパスに戻ったので,
再度パスグループに組み込むため,この障害パス94を指
定してESTABLISHのI/Oを発行する。パスグループの再確
立の完了後,障害対策中解除と障害発生パスマスクのリ
セット部53で障害対策処理中の表示を解除し,障害発生
パスマスクをリセットする。以降は,入出力要求処理部
41は,障害対策処理中ではないので通常の入出力処理を
行うことになる。
次に,第4図に装置情報記憶部の詳細図を示す。
第4図中,151は1台の入出力装置情報に関する装置情
報記憶部である。以下1台の入出力装置情報に関して,1
52は障害対策処理中表示部であり,ここがオンの時は障
害処理中であり,オフの時は障害対策を行っていないと
いう事である。153は入出力要求発行許可マスクであ
り,入出力要求の発行をして良いチャネルパスとしては
いけないチャネルパスとを示す。マスク値が1のパスは
入出力要求発行可能であり,0のパスは発行不可能である
事を示す。154は障害発生マスクであり,障害の起こっ
たチャネルパスを示す。155はマスクAで入出力要求発
行許可マスクの例である。156はマスクBで障害発生マ
スクの例である。マスクAとマスクBの排他的論理和を
とる事により障害チャネルパスから入出力要求を発行し
ないように制御できる。
最後に,本発明の処理と従来技術の処理の違いをタイ
ムチャートによって示す。
第5図は,障害処理のタイムチャート図である。第5
図の上部は,従来の技術による障害処理のタイムチャー
ト図であり,下部は本発明による障害処理のタイムチャ
ート図である。
第5図の障害処理の図は,第2図の構成図でのチャネ
ル84とチャネル85の動作を示している。タイムチャート
は,チャネル84に障害が起こってから障害が復旧するま
での処理を示している。各処理ステップの詳細は既に説
明をしたので省略する。図に示すように従来技術では,
チャネル84に障害が発生してからその障害が復旧しリス
タートするまでの間,処理は中断状態となるが,本発明
では,入出力処理部がI/O要求を発行し,健全なチャネ
ル85が入出力処理を開始してからは通常の処理を再開で
きる。即ち,本発明では,入出力処理の再開が従来技術
に比して著しく早まる。
〔発明の効果〕
以上のように,本発明によればチャネル障害が発生し
ても,障害チャネル配下の入出力装置に対する入出力要
求の実行を,障害チャネルの回復処理をしている間にも
行う事が可能となり,システムにおいて入出力処理の高
速化に寄与する所が大きい。
【図面の簡単な説明】
第1図は,本発明の原理説明図であり, 第2図は,入出力制御のハードウェア構成図であり, 第3図は,本発明の一実施例の機能ブロック図であり, 第4図は,装置情報記憶部の詳細図であり, 第5図は,障害処理のタイムチャート図であり, 第6図は,従来の技術の機能ブロック図である。 第1図中, 1はチャネル障害対策処理部であり,2は入出力要求処理
部であり,3は装置情報記憶部であり,4は入出力要求発行
許可マスクであり,5は障害発生マスクであり,6はデータ
処理装置であり,7はチャネルであり,8は入出力装置であ
り,9は入出力パスであり,10はI/Oプロセッサー(IOP)
であり,11はチャネル障害検出部である。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】入出力要求を実行する入出力要求処理部
    (2)と, 複数の入出力装置(8)と,該入出力装置(8)を制御
    するチャネル(7)と、該複数の入出力装置(8)と該
    チャネル(7)の各々に対して設けられた入出力パス
    (9)と、 該入出力要求の可および不可のパスを記憶する装置情報
    記憶部(3)と、 入出力要求に対してどの入出力パスを使用するかを選択
    するI/Oプロセッサー(10)とを有する計算機システム
    において、 チャネルの障害を検出するチャネル障害検出部(11)
    と,チャネルの障害の解析をしてその対策処理を行うチ
    ャネル障害対策処理部(1)とを設け、 入出力障害が発生すると,上記チャネル障害検出部(1
    1)が障害を検出して,上記チャネル障害対策処理部
    (1)に障害を通知し,該チャネル障害対策処理部
    (1)はチャネル障害の解析を行い,障害となった入出
    力パスを上記装置情報記憶部(3)に記憶し、 上記入出力要求処理部(2)はユーザプログラムからの
    入出力要求を受け付けて,上記装置情報記憶部(3)を
    参照して入出力処理を継続し, 同時に上記チャネル障害対策処理部(1)は障害発生パ
    スを中断して障害パス上の入出力命令を解除し,リスタ
    ート要求処理を実行して、回復したパスを上記装置情報
    記憶部(3)に記憶させ入出力処理命令を続行させるこ
    とを特徴とする入出力制御方式。
JP1243916A 1989-09-20 1989-09-20 入出力制御方式 Expired - Lifetime JP2730209B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1243916A JP2730209B2 (ja) 1989-09-20 1989-09-20 入出力制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1243916A JP2730209B2 (ja) 1989-09-20 1989-09-20 入出力制御方式

Publications (2)

Publication Number Publication Date
JPH03105540A JPH03105540A (ja) 1991-05-02
JP2730209B2 true JP2730209B2 (ja) 1998-03-25

Family

ID=17110922

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1243916A Expired - Lifetime JP2730209B2 (ja) 1989-09-20 1989-09-20 入出力制御方式

Country Status (1)

Country Link
JP (1) JP2730209B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7454533B2 (en) 2004-02-06 2008-11-18 Nec Corporation Redundant path control apparatus and redundant path control method

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2591002B2 (ja) * 1988-01-11 1997-03-19 日本電気株式会社 情報処理装置

Also Published As

Publication number Publication date
JPH03105540A (ja) 1991-05-02

Similar Documents

Publication Publication Date Title
JP2552651B2 (ja) 再構成可能なデュアル・プロセッサ・システム
JPH05181823A (ja) 区画区分式プロセス環境における区画間制御のための方法及び装置
JP4315016B2 (ja) コンピュータシステムの系切替方法
US5983359A (en) Processor fault recovering method for information processing system
JP2730209B2 (ja) 入出力制御方式
JPH02294739A (ja) 障害検出方式
JP2021002144A (ja) 情報処理装置、情報処理装置の制御方法及び情報処理装置の制御プログラム
JP2823230B2 (ja) 処理の継続実行方法
JPH06274354A (ja) 破壊的なハードウェア動作を制御する方法及びシステム
JPH10116261A (ja) 並列計算機システムのチェックポイントリスタート方法
JPS6146543A (ja) 転送装置の障害処理方式
JP2814988B2 (ja) 障害処理方式
JPH1049394A (ja) 障害処理システムおよび障害処理方法
JPH0411890B2 (ja)
JP3153977B2 (ja) 情報処理装置
JPH03156646A (ja) 障害情報の出力方式
JPS63255742A (ja) デ−タ処理装置
JPS60171544A (ja) 計算機システム異常自己診断装置
JPS584365B2 (ja) リセツト制御システム
JPH08328989A (ja) 入出力制御装置の管理方式
JP2000353104A (ja) データバックアップ方式及びその方法
JPS61101845A (ja) 情報処理装置の試験方式
JPH02188863A (ja) マルチプロセッサシステム
JPS63136142A (ja) 論理装置のエラ−回復方式
JPH02228751A (ja) 情報処理装置