JP2730031B2 - 固体撮像素子の駆動回路 - Google Patents
固体撮像素子の駆動回路Info
- Publication number
- JP2730031B2 JP2730031B2 JP63012231A JP1223188A JP2730031B2 JP 2730031 B2 JP2730031 B2 JP 2730031B2 JP 63012231 A JP63012231 A JP 63012231A JP 1223188 A JP1223188 A JP 1223188A JP 2730031 B2 JP2730031 B2 JP 2730031B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- circuit
- signal
- frequency
- generation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、CCD等の固体撮像素子の駆動回路に関す
る。
る。
従来のCCDのクロック形成回路は、CCDのアスペクト比
（縦横比）とモニターのアスペクト比が同一の場合に
は、問題がなかった。しかしながら、テレビ電話等で
は、両者のアスペクト比が異なる場合が生じる。例えば
CCDのアスペクト比（3:4）に対してモニターのアスペク
ト比が（3:4＋α）の場合が生じる。この時に、単にCCD
の転送クロックの周期を長くして対応をとろうとする
と、撮像されたイメージが横伸びのものとなる。また、
CCDの駆動クロックを変更しないと、同期がとれず、絵
が流れる等の問題が生じる。これに対応する対策として
は、CCDの撮像領域上に設けられた冗長領域（オプティ
カルブラック）を有効画像として利用することにより対
処することができる。
（縦横比）とモニターのアスペクト比が同一の場合に
は、問題がなかった。しかしながら、テレビ電話等で
は、両者のアスペクト比が異なる場合が生じる。例えば
CCDのアスペクト比（3:4）に対してモニターのアスペク
ト比が（3:4＋α）の場合が生じる。この時に、単にCCD
の転送クロックの周期を長くして対応をとろうとする
と、撮像されたイメージが横伸びのものとなる。また、
CCDの駆動クロックを変更しないと、同期がとれず、絵
が流れる等の問題が生じる。これに対応する対策として
は、CCDの撮像領域上に設けられた冗長領域（オプティ
カルブラック）を有効画像として利用することにより対
処することができる。
ところで、CCD駆動用のクロック及び撮像信号処理用
の同期信号を発生する構成としては、例えば特開昭59−
30378号公報に示されているように、従来の撮像装置で
は、共通のクロック発生回路を使用し、クロックを分周
することによって、CCD駆動用のクロック及び撮像信号
処理用の同期信号を形成していた。
の同期信号を発生する構成としては、例えば特開昭59−
30378号公報に示されているように、従来の撮像装置で
は、共通のクロック発生回路を使用し、クロックを分周
することによって、CCD駆動用のクロック及び撮像信号
処理用の同期信号を形成していた。
しかしながら、CCD駆動用クロックの周波数と、同期
信号の周波数との関係によっては、共通のクロックを分
周するだけでは、両信号を形成することができない場合
が生じる。
信号の周波数との関係によっては、共通のクロックを分
周するだけでは、両信号を形成することができない場合
が生じる。
この問題に対する対策として、第１図に示す構成のよ
うに、PLLを使用する構成が考えられる。第１図におい
て、１がVCO（電圧制御型発振器）を示す。このVCO1に
より色副搬送波周波数fscの４倍の周波数f1の基本クロ
ックが形成される。一例としてPAL方式の場合には、（f
1＝14.1875MHz）とされている。VCO1からの基本クロッ
クが同期信号発生回路２に供給される。同期信号発生回
路２により、水平周波数fh及び垂直周波数fvの同期信号
が形成される。VCO1は、サブキャリアと水平同期信号と
の位相が所定の関係を満たすように、同期信号発生回路
２からの制御信号により制御される。
うに、PLLを使用する構成が考えられる。第１図におい
て、１がVCO（電圧制御型発振器）を示す。このVCO1に
より色副搬送波周波数fscの４倍の周波数f1の基本クロ
ックが形成される。一例としてPAL方式の場合には、（f
1＝14.1875MHz）とされている。VCO1からの基本クロッ
クが同期信号発生回路２に供給される。同期信号発生回
路２により、水平周波数fh及び垂直周波数fvの同期信号
が形成される。VCO1は、サブキャリアと水平同期信号と
の位相が所定の関係を満たすように、同期信号発生回路
２からの制御信号により制御される。
３は、CCDの転送クロック等の駆動用クロックを発生
するクロック発生回路である。このクロック発生回路３
に対して、VCO4から周波数fckの基本クロックが供給さ
れる。周波数fckは、例えば29.5MHzとされる。また、ク
ロック発生回路３には、同期信号発生回路２からの垂直
同期信号が供給されており、駆動用のクロックが垂直同
期信号と同期するようにされている。
するクロック発生回路である。このクロック発生回路３
に対して、VCO4から周波数fckの基本クロックが供給さ
れる。周波数fckは、例えば29.5MHzとされる。また、ク
ロック発生回路３には、同期信号発生回路２からの垂直
同期信号が供給されており、駆動用のクロックが垂直同
期信号と同期するようにされている。
クロック発生回路３から取り出された1/2fck（＝14.7
5MHz）の周波数の信号が分周回路５に供給される。分周
回路５の分周比は、（1/944）とされており、従って、
分周回路５から水平周波数fh（＝15.625kHz）の信号が
得られる。この分周回路５の出力信号と同期信号発生回
路２により形成された水平同期信号とが位相比較回路６
に供給される。この水平同期信号は、周波数f1の基本ク
ロックを（1/908）に分周したものである。位相比較回
路６の出力信号がローパスフィルタ７を介してVCO4に制
御信号として供給される。従って、VCO4の出力信号と同
期信号発生回路２で形成された水平同期信号とが同期し
たものとなる。このため、CCDの撮像出力をモニターに
供給した場合に、水平同期がかからず、絵が流れる問題
を防止することができる。
5MHz）の周波数の信号が分周回路５に供給される。分周
回路５の分周比は、（1/944）とされており、従って、
分周回路５から水平周波数fh（＝15.625kHz）の信号が
得られる。この分周回路５の出力信号と同期信号発生回
路２により形成された水平同期信号とが位相比較回路６
に供給される。この水平同期信号は、周波数f1の基本ク
ロックを（1/908）に分周したものである。位相比較回
路６の出力信号がローパスフィルタ７を介してVCO4に制
御信号として供給される。従って、VCO4の出力信号と同
期信号発生回路２で形成された水平同期信号とが同期し
たものとなる。このため、CCDの撮像出力をモニターに
供給した場合に、水平同期がかからず、絵が流れる問題
を防止することができる。
上述した第１図に示すCCDのクロック形成回路は、PLL
を使用するために、必要な素子数が多く、特にIC回路と
して構成する場合には、IC外に設ける素子を必要とし、
温度的安定度も問題があった。
を使用するために、必要な素子数が多く、特にIC回路と
して構成する場合には、IC外に設ける素子を必要とし、
温度的安定度も問題があった。
従って、この発明の目的は、CCD駆動用のクロック及
び撮像信号処理用の同期信号を簡単に、IC化に適した構
成により形成することが可能なCCDの駆動回路を提供す
ることにある。
び撮像信号処理用の同期信号を簡単に、IC化に適した構
成により形成することが可能なCCDの駆動回路を提供す
ることにある。
この発明は、発振器と、発振器の出力信号に応答して
固体撮像素子を駆動するクロックを発生するクロック発
生回路と、クロックを所定の周期毎に所定の数だけ欠落
させる欠落回路と、欠落回路の出力クロックに応じて少
なくとも所定の周期を有する同期信号を発生する同期信
号発生回路とからなることを特徴とする固体撮像素子の
駆動回路である。
固体撮像素子を駆動するクロックを発生するクロック発
生回路と、クロックを所定の周期毎に所定の数だけ欠落
させる欠落回路と、欠落回路の出力クロックに応じて少
なくとも所定の周期を有する同期信号を発生する同期信
号発生回路とからなることを特徴とする固体撮像素子の
駆動回路である。
クロック発生回路に対する基本クロックを発生する発
振器が設けられており、クロック発生回路によりCCDの
転送クロックが形成される。このクロック発生回路の出
力信号が欠落回路を介して同期信号発生回路に供給され
る。同期信号発生回路は、撮像出力信号の処理のため
に、垂直同期信号、水平同期信号等の同期信号を形成す
る。欠落回路では、所定の周期（水平周期）毎に所定の
個数のクロックを間引きすることにより、同期信号発生
のために必要な周波数の基本クロックを形成する。これ
により、PLLと同様に、CCDの撮像出力をモニターに供給
した時に、絵が流れることを防止することができる。
振器が設けられており、クロック発生回路によりCCDの
転送クロックが形成される。このクロック発生回路の出
力信号が欠落回路を介して同期信号発生回路に供給され
る。同期信号発生回路は、撮像出力信号の処理のため
に、垂直同期信号、水平同期信号等の同期信号を形成す
る。欠落回路では、所定の周期（水平周期）毎に所定の
個数のクロックを間引きすることにより、同期信号発生
のために必要な周波数の基本クロックを形成する。これ
により、PLLと同様に、CCDの撮像出力をモニターに供給
した時に、絵が流れることを防止することができる。
以下、この発明の一実施例について第２図を参照して
説明する。第２図において、11が周波数fckの基本クロ
ックを発生するVCOである。VCO11は、サブキャリアと水
平同期信号との位相が所定の関係を満たすように、同期
信号発生回路14からの制御信号により制御される。周波
数fckは、上述の実施例と同様に例えば29.5MHzである。
VCO11からの周波数fckの出力信号がクロック発生回路12
に供給され、CCDの転送クロック等の駆動用のクロック
が形成される。
説明する。第２図において、11が周波数fckの基本クロ
ックを発生するVCOである。VCO11は、サブキャリアと水
平同期信号との位相が所定の関係を満たすように、同期
信号発生回路14からの制御信号により制御される。周波
数fckは、上述の実施例と同様に例えば29.5MHzである。
VCO11からの周波数fckの出力信号がクロック発生回路12
に供給され、CCDの転送クロック等の駆動用のクロック
が形成される。
クロック発生回路12から取り出された1/2fckの周波数
（14.75MHz）のクロックが欠落回路としての間欠回路13
に供給される。間欠回路13は、所定の周期（水平周期）
毎に所定の個数のクロックを間引きする。クロック発生
回路12の出力の周波数1/2fckは、１水平周期当たりで94
4個のクロックに対応する。間欠回路13には、同期信号
発生回路14からの水平同期信号が供給される。間欠回路
13によって、１水平周期当たりで36個のクロックが間引
かれ、１水平周期で908個のクロックが含まれる信号が
形成される。この間欠回路13の出力信号が同期信号発生
回路14に供給され、同期信号発生回路14により、水平同
期信号、垂直同期信号、複合同期信号等が形成される。
垂直同期信号がクロック発生回路12に供給される。
（14.75MHz）のクロックが欠落回路としての間欠回路13
に供給される。間欠回路13は、所定の周期（水平周期）
毎に所定の個数のクロックを間引きする。クロック発生
回路12の出力の周波数1/2fckは、１水平周期当たりで94
4個のクロックに対応する。間欠回路13には、同期信号
発生回路14からの水平同期信号が供給される。間欠回路
13によって、１水平周期当たりで36個のクロックが間引
かれ、１水平周期で908個のクロックが含まれる信号が
形成される。この間欠回路13の出力信号が同期信号発生
回路14に供給され、同期信号発生回路14により、水平同
期信号、垂直同期信号、複合同期信号等が形成される。
垂直同期信号がクロック発生回路12に供給される。
間欠回路13は、一例として第３図に示すように、カウ
ンタ15と、間欠イネーブル信号発生回路16と、ANDゲー
ト17とから構成されている。カウンタ15のクロック入力
として、入力端子18からの周波数1/2fckのクロックが供
給される。カウンタ15のリセット入力として、入力端子
19からの水平同期信号が供給される。カウンタ15の出力
が間欠イネーブル信号発生回路16に供給される。
ンタ15と、間欠イネーブル信号発生回路16と、ANDゲー
ト17とから構成されている。カウンタ15のクロック入力
として、入力端子18からの周波数1/2fckのクロックが供
給される。カウンタ15のリセット入力として、入力端子
19からの水平同期信号が供給される。カウンタ15の出力
が間欠イネーブル信号発生回路16に供給される。
間欠イネーブル信号発生回路16の出力信号と端子18か
らのクロックとがANDゲート17に供給され、ANDゲート17
の出力端子20に上述のように、１水平周期当たりで36個
のクロックが間引かれた出力信号が取り出される。
らのクロックとがANDゲート17に供給され、ANDゲート17
の出力端子20に上述のように、１水平周期当たりで36個
のクロックが間引かれた出力信号が取り出される。
カウンタ15の出力は、１水平周期内で０から943まで
変化するものとなる。間欠イネーブル信号発生回路16
は、ROMにより構成されており、上述のカウンタ15の出
力がアドレスとして供給される。水平ブランキング期間
内の予め設定されている所定のタイミングで“0"となる
間欠イネーブル信号が間欠イネーブル信号発生回路16か
ら発生する。従って、ANDゲート17により、この間欠イ
ネーブル信号が発生した時のクロックが欠落され、出力
端子20には、１水平周期で908個のクロックが発生す
る。この間欠回路13の出力信号は、14.1875MHzの周波数
と対応する。
変化するものとなる。間欠イネーブル信号発生回路16
は、ROMにより構成されており、上述のカウンタ15の出
力がアドレスとして供給される。水平ブランキング期間
内の予め設定されている所定のタイミングで“0"となる
間欠イネーブル信号が間欠イネーブル信号発生回路16か
ら発生する。従って、ANDゲート17により、この間欠イ
ネーブル信号が発生した時のクロックが欠落され、出力
端子20には、１水平周期で908個のクロックが発生す
る。この間欠回路13の出力信号は、14.1875MHzの周波数
と対応する。
上述の第２図に示す一実施例によれば、共通のクロッ
クからCCD駆動用のクロックと同期信号とを形成してい
るので、両者の同期関係を保つことができる。また、PL
Lの場合のように、二つの基本クロックを使用する場合
には、ビートによる画面中の妨害が発生するおそれがあ
るが、一実施例に依れば、このような問題を回避するこ
とができる。
クからCCD駆動用のクロックと同期信号とを形成してい
るので、両者の同期関係を保つことができる。また、PL
Lの場合のように、二つの基本クロックを使用する場合
には、ビートによる画面中の妨害が発生するおそれがあ
るが、一実施例に依れば、このような問題を回避するこ
とができる。
この発明に依れば、PLLを使用せずに、固体撮像素子
の駆動用のクロックを形成するためのクロックの周波数
と信号処理のための同期信号を形成するためのクロック
の周波数が相違する場合に、駆動用のクロックと同期信
号との間の同期をとることができる。従って、この発明
に依れば、PLLのように、部品点数が増加せず、また、
外付けの素子を必要とせず、簡単な構成で温度的に安定
な構成とすることができる。
の駆動用のクロックを形成するためのクロックの周波数
と信号処理のための同期信号を形成するためのクロック
の周波数が相違する場合に、駆動用のクロックと同期信
号との間の同期をとることができる。従って、この発明
に依れば、PLLのように、部品点数が増加せず、また、
外付けの素子を必要とせず、簡単な構成で温度的に安定
な構成とすることができる。
第１図は従来の固体撮像素子駆動回路の一例のブロック
図、第２図はこの発明の一実施例のブロック図、第３図
はこの発明の一実施例の一部のブロック図である。 図面における主要な符号の説明 1,4,11:VCO、2,14:同期信号発生回路、3,12:クロック発
生回路、5:分周回路、6:位相比較回路、13:間欠回路。
図、第２図はこの発明の一実施例のブロック図、第３図
はこの発明の一実施例の一部のブロック図である。 図面における主要な符号の説明 1,4,11:VCO、2,14:同期信号発生回路、3,12:クロック発
生回路、5:分周回路、6:位相比較回路、13:間欠回路。
Claims (2)
- 【請求項１】発振器と、 上記発振器の出力信号に応答して固体撮像素子を駆動す
るクロックを発生するクロック発生回路と、 上記クロックを所定の周期毎に所定の数だけ欠落させる
欠落回路と、 上記欠落回路の出力クロックに応じて少なくとも上記所
定の周期を有する同期信号を発生する同期信号発生回路
とからなることを特徴とする固体撮像素子の駆動回路。 - 【請求項２】上記欠落回路がクロックを計数するカウン
タと、上記カウンタによりアドレスされ、欠落すべきク
ロックのタイミングが記憶されているROMと、上記ROMの
出力で制御されるゲートからなる請求項（１）記載の固
体撮像素子の駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63012231A JP2730031B2 (ja) | 1988-01-22 | 1988-01-22 | 固体撮像素子の駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63012231A JP2730031B2 (ja) | 1988-01-22 | 1988-01-22 | 固体撮像素子の駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01188172A JPH01188172A (ja) | 1989-07-27 |
| JP2730031B2 true JP2730031B2 (ja) | 1998-03-25 |
Family
ID=11799598
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63012231A Expired - Fee Related JP2730031B2 (ja) | 1988-01-22 | 1988-01-22 | 固体撮像素子の駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2730031B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06205298A (ja) * | 1992-11-06 | 1994-07-22 | Sharp Corp | 電荷結合型固体撮像装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61101173A (ja) * | 1984-10-24 | 1986-05-20 | Matsushita Electric Ind Co Ltd | 固体撮像装置 |
-
1988
- 1988-01-22 JP JP63012231A patent/JP2730031B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01188172A (ja) | 1989-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100639522B1 (ko) | 복합 동기 신호를 사용하는 외부 동기 시스템 및 이 외부 동기 시스템을 사용하는 카메라 시스템 | |
| JP2730031B2 (ja) | 固体撮像素子の駆動回路 | |
| EP0454153B1 (en) | Synchronizing circuit | |
| JP2877683B2 (ja) | ビデオカメラの外部同期方法 | |
| JP2856394B2 (ja) | 同期信号発生回路 | |
| JP2583636B2 (ja) | Ｃｃｄ駆動装置 | |
| JP2688859B2 (ja) | カラー静止画像入力装置 | |
| JP3057259B2 (ja) | ビデオカメラの信号処理回路 | |
| JPS6247032B2 (ja) | ||
| JPH042528Y2 (ja) | ||
| JPS643252Y2 (ja) | ||
| JP2517441B2 (ja) | テレビカメラの同期回路 | |
| KR100509364B1 (ko) | 실물화상기의색동기클락신호변경장치 | |
| KR100189052B1 (ko) | 팔-엠 방식의 컬러 씨씨디 카메라 | |
| JP3208790B2 (ja) | ビデオカメラ装置 | |
| EP0721281B1 (en) | Image pickup apparatus for synthesizing image signals and image signal processing system | |
| JP2840429B2 (ja) | 映像信号の通信方法 | |
| JPH04288778A (ja) | ゲンロック装置 | |
| JPH08205078A (ja) | 同期信号発生回路 | |
| JPS63250974A (ja) | 撮像素子駆動装置 | |
| JPH1175211A (ja) | カメラシステム及びカラービデオ信号の形成方法 | |
| JPH0548664B2 (ja) | ||
| JPH01286583A (ja) | カメラ一体型ｖｔｒ | |
| JPS637078B2 (ja) | ||
| JPS6269774A (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |