JP2725137B2 - 順次切替回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はＤタイプフリップフロッ
プ素子と永久磁石の作用で、電源が無くても接点を保持
できる２巻線ラッチングリレーを組み合せ、停電時にお
いても停電前の状態を記憶できる順次切替回路に関する
ものである。

【０００２】

【従来の技術】従来のこの種の回路はマイクロコンピュ
ータを用い、操作信号を検出するごとに出力状態を変化
させるよう予めプログラムしておき、プログラムに従っ
て動作させるよう回路構成するのが一般的であった。

【０００３】

【発明が解決しようとする課題】しかしながら従来の技
術では、停電時において停電前の状態が消去してしまう
ので、これを防止するための停電補償回路が必用で、結
果的に回路が複雑となり、コスト高へとつながるもので
あった。また開発時にはハードウェアばかりでなくソフ
トウェアの開発も必用で、コストが高くなるという欠点
がある。

【０００４】本発明は、このような従来技術の欠点を改
良し、かつＤタイプフリップフロップ素子と永久磁石の
作用で、電源が無くても接点を保持できる２巻線ラッチ
ングリレーを組み合せ、停電時においても停電前の状態
を記憶できることを目的とするものである。

【０００５】

【課題を解決するための手段】本発明は上記目的を達成
するためになしたもので、操作スイッチと、トランスフ
ァー接点を有する２巻線ラッチングリレーと、該ラッチ
ングリレーの巻線それぞれを駆動するＤタイプフリップ
フロップ素子とを有し、操作スイッチは各フリップフロ
ップ素子にクロック信号を与え、ラッチングリレーの接
点の状態に応じた信号をフリップフロップ素子に入力す
ることを要旨とする。

【０００６】

【作用】汎用的な論理素子で入手の容易なＤタイプフリ
ップフロップ素子と永久磁石の作用で、電源が無くても
接点を保持できる２巻線ラッチングリレーを組み合せる
ことにより、ソフトウェア開発が不要で、かつ停電時に
おいても停電前の状態を記憶できる順次切替回路を実現
するものである。

【０００７】

【実施例】以下本発明順次切替回路を図示の実施例に基
づいて説明する。図１に示す実施例は、１個の２巻線ラ
ッチングリレー（以下ラッチングリレーと称す。）と２
個のＤタイプフリップフロップ素子（以下Ｄ−ＦＦと称
す。）を使用したＯＮ−ＯＦＦ順次切替回路の回路例を
示す。１はラッチングリレーで、このラッチングリレー
１は、セット側コイル１ａ、リセット側コイル１ｂ、接
点１ｃ、１ｄにて構成される。２はＬＳＩで、内部に２
つのＤ−ＦＦ３、４を内蔵している。

【０００８】Ｄ−ＦＦ３、４はデータ端子Ｄ、クロック
端子ＣＬＫ、リセット端子Ｒ、および出力端子Ｑを有し
ている。Ｄ−ＦＦ３の出力端子Ｑは、トランジスタ５を
介してラッチングリレーのセットコイル１ａを駆動す
る。またＤ−ＦＦ４の出力端子Ｑは、トランジスタ６を
介してラッチングリレーのリセットコイル１ｂを駆動す
る。

【０００９】７は操作スイッチで、押すことにより導通
し、Ｄ−ＦＦ３、４のクロック端子ＣＬＫに正信号を与
える。

【００１０】８は、負荷用リレーで、そのコイル８ａは
ラッチングリレーの接点１ｄに接続してあり、また負荷
用リレー８の接点８ｂは負荷のＯＮ−ＯＦＦを行うよう
回路構成してある。

【００１１】なお、図中電流制限用の抵抗、およびサー
ジ吸収用ダイオード等の動作説明に直接関係しない部品
は省略してある。また図中の接点は初期状態を示す。初
期状態では、ラッチングリレーの接点１ｃのリメーク側
接点が閉じているので、Ｄ−ＦＦ３のデータ端子および
Ｄ−ＦＦ４のリセット端子に正信号を与えている。

【００１２】かかる状態で操作スイッチ７を押すと、Ｄ
−ＦＦ３は、クロック信号の立上りで出力端子がＨｉに
なり、トランジスタ５を介してラッチングリレーのセッ
トコイル１ａを駆動する。Ｄ−ＦＦ４はデータ端子がＬ
ｏ状態であるので、その出力を発しない。すると、ラッ
チングリレーの接点１ｃ、１ｄは切り替わり負荷用リレ
ー８のコイル８ａに電流が流れ接点８ｂは、閉じて負荷
はＯＮ状態となる。またラッチングリレーの接点１ｃは
メーク側が閉になるのでＤ−ＦＦ３のリセット端子に正
信号が入力され、出力が停止しラッチングリレーのセッ
トコイル１ａの駆動は停止する。さらにＤ−ＦＦ４のデ
ータ端子には正の信号が入力される。なをラッチングリ
レーはセットコイルの駆動が停止しても接点の状態を保
持するので、負荷のＯＮ状態は継続する。

【００１３】次に操作スイッチを押すと、Ｄ−ＦＦ４の
出力端子がＨｉになり、トランジスタ６を介してラッチ
ングリレーのリセットコイル１ｂを駆動する。するとラ
ッチングリレーの接点１ｃ、１ｄは切り替わり初期状態
に復帰し、負荷用リレー８の接点８ｂは開となり負荷は
ＯＦＦする。以下操作スイッチを押すごとに接点は切り
替わり、ＯＮ−ＯＦＦの順次切替回路が実現する。

【００１４】図２は、本発明の請求項２で示す第２実施
例で、ラッチングリレーを２個使用したＨｉ−ＬＯ−Ｏ
ＦＦ、３段切替回路の回路例である。９は操作スイッチ
である。１０，１１はラッチングリレーでそれぞれ、セ
ット側コイル１０ａ、１１ａ、リセット側コイル１０
ｂ，１１ｂ、接点１０ｃ，１０ｄ，および１１ｃ、１１
ｄにて構成される。１２，１３，１４，１５はＤ−ＦＦ
でその出力端子は、トランジスタを介してそれぞれラッ
チングリレーのコイル１０ａ，１０ｂ，１１ａ，１１ｂ
を駆動する。

【００１５】操作スイッチ９はトランジスタを２段に介
して、押したときにＤ−ＦＦ１２，１３，１４，１５の
各クロック端子に正信号が入力するよう回路構成してあ
る。また１段目のトランジスタのベースにコンデンサ１
６を接続し、トランジスタの動作に時定数を与えてい
る。

【００１６】一般に機械的な接点を持つ操作スイッチ
は、接点の開閉時に接点板の震動によりバウンスと呼ば
れる短時間の接点開閉動作を繰り返すが、コンデンサ１
６によりバウンス時間以上の時定数を与えることにより
バウンスの影響を無くしたクロック信号が整形できる。

【００１７】ラッチングリレーの接点１０ｃのリメーク
側は、トランジスタ１７を介して、ラッチングリレー１
０のセット側コイル１０ａを駆動するＤ−ＦＦ１２のリ
セット端子に接続してある。接点１０ｃがメーク時はト
ランジスタ１７がＯＦＦしＤ−ＦＦ１２のリセット端子
に正信号を与える。 また、接点１０ｃのメーク側は、
トランジスタ１８を介して、ラッチングリレー１０のリ
セット側コイル１０ｂを駆動するＤ−ＦＦ１３のリセッ
ト端子に接続してある。接点１０ｃがリメーク時はトラ
ンジスタ１８がＯＦＦしＤ−ＦＦ１３のリセット端子に
正信号を与える。

【００１８】同様に接点１１ｃのリメーク側はトランジ
スタ１９を介して、ラッチングリレー１１のセット側コ
イル１１ａを駆動するＤ−ＦＦ１４のリセット端子に接
続してあり、また、接点１１ｃのメーク側は、トランジ
スタ２０を介して、リセット側コイル１１ｂを駆動する
Ｄ−ＦＦ１５のリセット端子に接続してある。

【００１９】トランジスタ２１は、Ｄ−ＦＦ１３のデー
タ端子に接続してあり、そのベース端子は、接点１０ｃ
のリメーク側および接点１１ｃのメーク側とワイヤード
・オア接続してある。すなわちトランジスタ２１は、接
点１０ｃがリメーク時または接点１１ｃがメーク時にＯ
Ｎし、Ｄ−ＦＦ１３のデータ端子に負の信号を与える。
言い替えれば接点１０ｃがメーク時でかつ接点１１ｃが
リメーク時にＤ−ＦＦ１３のデータ端子は正信号を受け
る。

【００２０】同様にトランジスタ２２は、Ｄ−ＦＦ１４
のデータ端子に接続してあり、そのベース端子は、接点
１０ｃのメーク側および接点１１ｃのメーク側とワイヤ
ード・オア接続してある。すなわちトランジスタ２２
は、接点１０ｃがメーク時又は接点１１ｃがメーク時に
ＯＮし、Ｄ−ＦＦ１４のデータ端子に負の信号を与え
る。言い替えれば接点１０ｃがリメーク時でかつ接点１
１ｃがリメーク時にＤ−ＦＦ１４のデータ端子は正信号
を受ける。

【００２１】トランジスタ１７，１８，１９，２０，２
１，２２のベース端子にはコンデンサが接続してあり、
それぞれのトランジスタにラッチングリレーの接点の移
動間（ばらつきも含めた最大値）以上の時定数を与え
る。

【００２２】また負荷側は、接点１０ｄのメーク側に接
点１１ｄのコモン端子が接続してありメーク側に直列と
なっている。なお、本実施例ではラッチングリレーの接
点で直に負荷を制御する回路としているが負荷の容量に
よってはラッチングリレーの接点で負荷制御用のパワー
リレーを制御してもよい。

【００２３】本回路の動作を以下、図３で説明する。図
３は、接点１０ｄ，１１ｄの状態とＤ−ＦＦ１２，１
３，１４，１５のデータ端子、リセット端子の信号の状
態を示したものである。

【００２４】初期状態において接点１０ｃ，１０ｄ，１
１ｃ，１１ｄは、開状態であるので、Ｄ−ＦＦ１２とＤ
−ＦＦ１４のデータ端子には正信号が入力される。かか
る状態で操作スイッチによりクロック信号が加わるとＤ
−ＦＦ１２とＤ−ＦＦ１３の出力端子がＨｉになる。す
ると、ラッチングリレーのセットコイル１０ａ，１１ａ
が駆動され接点は反転する。接点が反転するとトランジ
スタ１７，１９はＯＦＦし、Ｄ−ＦＦ１２，１４のリセ
ット端子に正信号が入力されＤ−ＦＦ１２，１４はその
出力を停止する。トランジスタ２１は、接点１１ｃがメ
ーク状態となるためＯＮしており、Ｄ−ＦＦ１３のデー
タ端子は、負のままで、Ｄ−ＦＦ１５のデータ端子には
正信号が入力される。

【００２５】これらの信号の切替は、トランジスタ１７
〜トランジスタ２２に接続したコンデンサの作用により
接点が離れはじめてから一定の遅れ時間の後で行われ
る。遅れ時間はラッチングリレーの動作時間のばらつき
以上に設定しておくことにより、複数のラッチングリレ
ーの動作の協調がはかれ、接点が切り替わる動作途中で
信号が切り替わり作動不良が発生することを排除でき
る。

【００２６】この状態で、つぎのクロック信号が立ち上
がると、接点１１ｃ，１１ｄは反転してリメークとな
り、接点１０ｃ，１０ｄは反転せずメーク状態である。
ここでＤ−ＦＦ１２のリセット端子、Ｄ−ＦＦ１３のデ
ータ端子、およびＤ−ＦＦ１５のリセット端子に正信号
が入力される。

【００２７】つぎにクロック信号が立ち上がると、接点
１０ｃ，１０ｄのみが反転してリメークとなり、接点は
初期状態にもどる。以下、クロック信号の立上りの繰返
しで上記動作を繰返す、３段の順次切替回路が実現す
る。

【００２８】

【発明の効果】本発明順次切替回路は、操作スイッチ
と、トランスファー接点を有する２巻線ラッチングリレ
ーと、該ラッチングリレーの巻線それぞれを駆動するＤ
タイプフリップフロップ素子とを有し、操作スイッチは
各フリップフロップ素子にクロック信号を与え、ラッチ
ングリレーのメーク側接点は、ラッチングリレーのセッ
ト側コイルを駆動するＤタイプフリップフロップ素子の
リセット端子と、リセット側コイルを駆動するＤタイプ
フリップフロップ素子のデータ端子に正信号を与え、か
つリメーク側接点は、セット側コイルを駆動するＤタイ
プフリップフロップ素子のデータ端子と、リセット側コ
イルを駆動するＤタイプフリップフロップ素子のリセッ
ト端子に正信号を与えるよう回路構成したことにより、
停電時においても停電前の状態を記憶可能な順次切替回
路が実現でき、かつソフトウェアが不要なため、開発費
用が低減できる効果がある。また、操作スイッチと、ｎ
組の、トランスファー接点を有する２巻線ラッチングリ
レーと、該ラッチングリレーの巻線それぞれを駆動する
Ｄタイプフリップフップ素子とを有し、操作スイッチは
各フリップフロップ素子にクロック信号を与え、各ラッ
チングリレーの接点がメーク時は、自身のセット側コイ
ルを駆動するＤタイプフリップフロップ素子のリセット
端子に正信号を与え、かつリメーク時は、自身のリセッ
ト側コイルを駆動するＤタイプフリップフロップ素子の
リセット端子に正信号を与え、また、自身がメーク状態
でかつ下段のリレーがリメーク状態時に、ラッチングリ
レーのリセット側コイルを駆動するＤタイプフリップフ
ロップ素子のデータ端子に正信号を与え、自身がリメー
ク状態でかつ最上段のリレーがリメーク状態時に、セッ
ト側コイルを駆動するＤタイプフリップフロップ素子の
データ端子に正信号を与えるよう回路構成し、負荷側リ
レーの接点はメーク側に直列に接続したことにより、停
電時においても停電前の状態を記憶可能なｎ＋１段の順
次切替回路が実現でき、かつソフトウェアが不要なた
め、開発費用が低減できる効果がある。さらに、Ｄタイ
プフリップフロップ素子の端子への信号入力は、ラッチ
ングリレーの動作時間のばらつき以上の遅れ時間をへて
入力することにより、ラッチングリレー相互間の動作に
協調性を持たせ、動作が安定する効果がある。また操作
スイッチの接点のバウンス時間以上の遅れ時間をへて、
立上り、立ち下がりするクロック信号を各フリップフロ
ップ素子に与えるよう回路構成したことにより、接点の
バウンスによる誤動作を排除できる効果がある。

【図面の簡単な説明】

【図１】本発明順次切替回路の第１実施例を示す回路図
である。

【図２】本発明の同第２実施例を示す回路図である。

【図３】図２に示す回路の動作説明図である。

【符号の説明】

１ａ ラッチングリレーのセットコイ
ル １ｂ ラッチングリレーのリセットコ
イル ３，４ Ｄタイプフリップフロップ ７ 操作スイッチ １０ａ，１１ａ ラッチングリレーのセットコイ
ル １０ｂ，１１ｂ ラッチングリレーのリセットコ
イル １２，１３，１４，１５ Ｄタイプフリップフロップ

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 操作スイッチと、トランスファー接点を
   有する２巻線ラッチングリレーと、該ラッチングリレー
   の巻線それぞれを駆動するＤタイプフリップフロップ素
   子とを有し、操作スイッチは各フリップフロップ素子に
   クロック信号を与え、ラッチングリレーのメーク側接点
   は、ラッチングリレーのセット側コイルを駆動するＤタ
   イプフリップフロップ素子のリセット端子と、リセット
   側コイルを駆動するＤタイプフリップフロップ素子のデ
   ータ端子に正信号を与え、かつリメーク側接点は、セッ
   ト側コイルを駆動するＤタイプフリップフロップ素子の
   データ端子と、リセット側コイルを駆動するＤタイプフ
   リップフロップ素子のリセット端子に正信号を与えるよ
   う回路構成したことを特徴とする順次切替回路。
2. 【請求項２】 操作スイッチと、ｎ組の、トランスファ
   ー接点を有する２巻線ラッチングリレーと、該ラッチン
   グリレーの巻線それぞれを駆動するＤタイプフリップフ
   ロップ素子とを有し、操作スイッチは各フリップフロッ
   プ素子にクロック信号を与え、各ラッチングリレーの接
   点がメーク時は、自身のセット側コイルを駆動するＤタ
   イプフリップフロップ素子のリセット端子に正信号を与
   え、かつリメーク時は、自身のリセット側コイルを駆動
   するＤタイプフリップフロップ素子のリセット端子に正
   信号を与え、また、自身がメーク状態でかつ下段のリレ
   ーがリメーク状態時に、ラッチングリレーのリセット側
   コイルを駆動するＤタイプフリップフロップ素子のデー
   タ端子に正信号を与え、自身がリメーク状態でかつ最上
   段のリレーがリメーク状態時に、セット側コイルを駆動
   するＤタイプフリップフロップ素子のデータ端子に正信
   号を与えるよう回路構成し、負荷側リレーの接点はメー
   ク側に直列に接続したことを特徴とするｎ＋１段順次切
   替回路。
3. 【請求項３】 Ｄタイプフリップフロップ素子の端子へ
   の信号入力は、ラッチングリレーの動作時間のばらつき
   以上の遅れ時間をへて入力することを特徴とする請求項
   ２記載の順次切替回路。
4. 【請求項４】 操作スイッチの接点のバウンス時間以上
   の遅れ時間をへて、立上り、立ち下がりするクロック信
   号を各フリップフロップ素子に与えるよう回路構成した
   ことを特徴とする請求項１または請求項２記載の順次切
   替回路。