JP2716957B2 - 導電性微細パターンの形成方法 - Google Patents

導電性微細パターンの形成方法

Info

Publication number
JP2716957B2
JP2716957B2 JP7291654A JP29165495A JP2716957B2 JP 2716957 B2 JP2716957 B2 JP 2716957B2 JP 7291654 A JP7291654 A JP 7291654A JP 29165495 A JP29165495 A JP 29165495A JP 2716957 B2 JP2716957 B2 JP 2716957B2
Authority
JP
Japan
Prior art keywords
photoresist
substrate
forming
pattern
exposed portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP7291654A
Other languages
English (en)
Other versions
JPH08227850A (ja
Inventor
浩志 原口
均 辻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP7291654A priority Critical patent/JP2716957B2/ja
Publication of JPH08227850A publication Critical patent/JPH08227850A/ja
Application granted granted Critical
Publication of JP2716957B2 publication Critical patent/JP2716957B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • ing And Chemical Polishing (AREA)
  • Weting (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、フォトマスクを用
いて基板上のフォトレジストをパターニングし、パター
ニングされたフォトレジストをマスクにして基板上の導
電層をリフトオフする導電性微細パターンの形成方法に
関する。
【0002】
【従来の技術】最近、フォトリソグラフィ・プロセスの
サブミクロンオーダーのパターニングを行なう際に、ス
テッパーを用いてパターンを形成し、基板上にゲート電
極、パット電極などの導電層の形成を行ない、その後不
要部分を除去するリフトオフ法が用いられる。この方法
を用いる微細パターン形成には、前記ステッパーが基板
に対して逆テーパー形状であることが必要である。現
在、ポジ型フォトレジストを用いて、逆テーパーを形成
することが試みられている。通常のポジ型フォトレジス
トを用いた場合、図6及び図7に示すように、ポジ型フ
ォトレジスト3をSiやGaAsなどの半導体基板1上
に塗布し、プリベーキングした後、図6(a)に示すよ
うに、フォトマスク4を用いて第1回目の露光を行い、
図6(b)に示すように、基板に対して逆テーパー形状
の露光部5を形成する。このときの逆テーパー状の露光
部5(第1の露光部)は、使用するアルカリ現像液に可
溶なフォトレジストになっている。そして、半導体基板
1を90〜100℃の温度で熱処理し、この露光部5を
使用されるアルカリなどの現像液に対し不溶なフォトレ
ジストとする。ついで、図7(a)に示すように、フォ
トレジスト3の全体を露光する(第2回目の露光)。
【0003】このとき前記露光部5は、現像液に不溶な
フォトレジストのままであるが、第1回目の露光におけ
る未露光部(第2の露光部)6は、露光されて使用する
現像液に対して可溶なフォトレジストになっている。そ
の後、所定のアルカリなどの現像液を用いて現像及びポ
ストベーキングを行なって図7(b)に示すような第1
の露光部5からなる基板に対して逆テーパー形状のフォ
トレジストパターンを得る。上記レジストパターンの形
成方法は、いわゆるイメージリバース法といっている。
このフォトレジストパターンが形成された半導体基板1
全面にフォトレジストパターン上を含めてメタルなどの
導電層を蒸着などにより堆積させる。次に、リフトオフ
法によりフォトレジストパターン及びその上の導電層を
取り除いて所定形状の導電性の微細パターンを半導体基
板1の上に形成する。
【0004】
【発明が解決しようとする課題】しかし、図5から判る
ように、従来のポジ型フォトレジストを使用したパター
ン形成では、逆テーパーを形成することのできる露光量
の範囲である露光マージンが小さくなり、フォトレジス
トの逆テーパー形状の角度も80〜85度程度しかつけ
ることができないという欠点があった。図において、丸
印は、フォトレジストパターンに逆テーパーが形成され
る状態を示し、ばつ(×)印は、フォトレジストパター
ンに逆テーパーが形成されなかった状態を示す。縦列の
数字は、フォトレジストの膜厚(μm)を示し、横行の
数字は、露光における露光量(msec)を表してい
る。このため、逆テーパー形状にするためのフォトレジ
ストの露光では、露光量についての条件が厳しく、容易
に逆テーパーを形成することが難しいので取扱いが面倒
であった。また逆テーパー形状の角度が80〜85度程
度であるので、レジスト側壁へのメタル・デボ時にメタ
ルの段切れが起こり難く、導電性の精密な微細パターン
が形成され難いという問題があった。本発明は、このよ
うな事情によりなされたものであり、露光マージンが大
きく、きわめて容易に所望のテーパー角度を有する逆テ
ーパー形状のフォトレジストパターンを得ることがで
き、これにより精密な導電性微細パターンを形成するこ
とができる方法を提供する。
【0005】
【課題を解決するための手段】本発明は、基板上に逆テ
ーパー形状のフォトレジストパターンを形成するにあた
って、染料を含有させたフォトレジストを塗布し、この
フォトレジストを所定の露光量で露光し現像してフォト
レジストパターンの逆テーパー角度を制御することに特
徴がある。本発明の導電性微細パターンの形成方法は、
基板上に逆テーパー状のフォトレジストパターンを形成
し、前記基板及び前記フォトレジストパターンの上に導
電層を形成した後、リフトオフ法を用いて前記フォトレ
ジストパターン上の導電層を除去し前記基板上に導電性
の微細パターンを形成する方法において、基板上に染料
を含有したフォトレジストを塗布する工程と、前記フォ
トレジストの所定部分を露光し前記基板に対し逆テーパ
ー形状の第1の露光部を形成する工程と、前記フォトレ
ジストを熱処理し前記第1の露光部を現像液に対し不溶
な状態にする工程と、この現像液に対し不溶な状態にす
る工程後、前記フォトレジストを露光して前記第1の露
光部以外の領域に前記現像液に対し可溶な第2の露光部
を形成する工程と、前記第2の露光部を前記現像液によ
り除去し前記基板上に逆テーパー形状の前記フォトレジ
ストパターンを形成する工程と、前記基板及び前記フォ
トレジストパターンの上に前記基板上の部分と前記フォ
トレジストパターン上の部分とが分離している導電層を
形成する工程と、前記フォトレジストパターンを前記基
板から除去し、このフォトレジストパターン上の前記導
電層を除去する工程とを具備したことを特徴とする。
【0006】前記フォトレジストはポジ型であり、前記
フォトレジストの前記熱処理はアンモニア雰囲気中で行
うようにしても良い。前記現像液にはアルカリ現像液を
用いても良い。前記導電層にはメタルを用いても良い。
前記染料の含有量は前記フォトレジストの全重量の1.
25%〜2.5%であるようにしても良い。一般に、フ
ォトレジストを露光するとフォトレジスト中のジアゾナ
フトキノンが露光によりインデンカルボン酸になり、そ
の後の熱処理によって脱カルボン反応を起こして、アル
カリ現像液に不溶な状態になる。露光量が少ないとレジ
スト上部だけ露光され脱カルボン反応が起こり、下部で
はほとんどがもとのフォトレジストのままであるため、
アルカリ現像を行なった場合に、ほとんど削り取られ、
パターンが倒れてしまうことがある。また露光量が多い
場合にはテーパーが形成されずに露光されてしまう。本
発明のイメージリバース法により得られた逆テーパー形
状のフォトレジストパターンを用いると、導電性の微細
パターンが正確に形成される。
【0007】本発明の場合、染料入りフォトレジスト中
の染料の光の吸収効果により、フォトレジスト中の露光
の進み具合が遅くなるため、多量の露光を行なった場合
にのみレジストは逆テーパー形状になり、その量をよほ
ど多くしない限りテーパーが形成されなくなることはな
くなる。したがって、従来のフォトレジストに比べて容
易に逆テーパーを形成することができ、前述の露光マー
ジンも大きくなる。そして、フォトレジストの膜厚が変
わっても露光量を調節することでテーパーの形状を制御
でき、またフォトレジスト中の染料の量を調節すること
によって、逆テーパー形状の角度を変えることができ、
きわめて容易に取扱うことができる導電性微細パターン
の形成方法を提供できる。
【0008】
【発明の実施の形態】図1乃至図3は、本発明の実施の
形態を示す半導体基板上の導電性微細パターンの形成方
法を説明するための工程断面図である。以下、図1乃至
図3を参照しながら本発明の実施の形態を説明する。ま
ず、図1(a)に示したように、半導体基板1上に染料
入りポジ型フォトレジスト2を1μm〜3μm程度の厚
さに塗布し、乾燥雰囲気中で100℃前後の温度で熱処
理(ブリベーク)する。そしてプリベークしたフォトレ
ジスト2の上方にフォトマスク4を配置し、これを介し
てフォトレジスト2を露光する。フォトマスク4に遮光
されない部分が露光される。この露光された部分(第1
の露光部)5は、図1(b)に示すように逆テーパー形
状になっている。この第1の露光部5のテーパー角度
は、図7に示す従来のフォトレジストを露光したときに
生ずる逆テーパーのテーパー角度7より小さくなってい
る。これは、フォトレジスト2に含有されている染料が
照射された光を吸収するのでこの光がフォトレジスト2
内を進むうちに光量が減少してテーパー角度が大きくな
るからである。この時点でのフォトレジスト2は、第1
の露光部5とそれ以外の領域の未露光部6から構成され
ている。
【0009】フォトレジスト2中の染料は光の吸収効果
があるため、露光量は従来より多くして330msec
以上で行なうとよい。その後アンモニアガス雰囲気中で
90℃〜100℃で熱処理をすることにより、図1
(c)に示すように第1の露光部5がアルカリ現像液に
不溶なフォトレジスト50に変化する。これは、熱処理
によって、第1の露光部5がフォトレジストの露光によ
ってその中のジアゾナフトキノンが変化したインデンカ
ルボン酸がアンモニア類によって脱カルボン反応を起こ
してアルカリ現像液に不溶なインデンに変化しているか
らである。次に、図2(a)に示すように、フォトレジ
スト2全体を露光する。フォトレジスト50は、露光に
よっては変化せず、未露光部6は、露光されてアルカリ
現像液に可溶な第2の露光部に変わる。次に、図2
(b)に示すように、アルカリ現像液で現像すると第2
の露光部6は溶解されて除去される。そして、残った逆
テーパー形状を有し現像液に不溶なフォトレジスト50
を100℃前後で熱処理(ポストベーキング)を行な
う。この様にイメージリバース法により所定のテーパー
角を持った逆テーパー形状を有し現像液に不溶なレジス
ト50が容易に形成される。
【0010】次に、図2(c)に示すように、この現像
液に不溶なフォトレジスト50が形成された半導体基板
1の全面に前記現像液に不溶なフォトレジスト50の上
を含めてメタルなどの導電層8を堆積させる。半導体基
板1上の導電層8と現像液に不溶なフォトレジスト50
上の導電層8は、現像液に不溶なフォトレジスト50の
十分なテーパーの存在により明確に分離している。次
に、リフトオフ法により現像液に不溶なフォトレジスト
50及びその上の導電層8を取り除いて配線などに用い
る所定形状の導電性微細パターン9を半導体基板1の上
に形成する(図3)。さらに、本発明におけるフォトレ
ジストの膜厚1.19〜2.40μm間の逆テーパー形
成の可否を図4に示した。図4より明らかなように、逆
テーパー形状を形成することのできる露光量の範囲であ
る露光マージンは、フォトレジストの膜厚が1.76μ
mのとき230msec以上である。図5と同様に、こ
の図に示す丸印は、所期の形状の逆テーパーが形成され
ていることを示し、ばつ(×)印は、フォトレジストに
逆テーパーが出来なかったことを示している。また、縦
列の数字は、フォトレジストの膜厚(μm)を示し、横
行の数字は、露光における露光量(msec)を表して
いる。逆テーパーが出来ない場合とは、必要なテーパー
角が得られなかったり、テーパーが進行しすぎてフォト
レジストが倒れてしまう現象をいう。
【0011】一方、従来のポジ型フォトレジストを使用
した場合の逆テーパー形状を形成する露光マージンは、
図5に示すように、フォトレジストの膜厚が1.75μ
mのときに60msecであることから、本発明のよう
に、染料の入ったフォトレジスト2を用いることによ
り、きわめて容易に逆テーパーを形成することができる
ようになる。また、図2(b)に示したフォトレジスト
の逆テーパー形状の角度7については、従来のポジ型フ
ォトレジストを使用すると、その角度は、80〜85度
であるが、本発明の染料入りポジ型フォトレジストを用
いると80度以下にすることができ、レジスト側壁での
メタルなどの導電層を堆積した時の導電層の段切れを確
実に起こさせることができる。そして、フォトレジスト
2中の染料の量を変えることにより、フォトレジストの
テーパー角7を制御することができる。例えば、染料を
2.5%含有させたものではテーパー角7は65度〜7
5度の範囲で設定でき、1.25%含有させたものでは
70度〜80度の範囲で設定できる。
【0012】
【発明の効果】以上のように、基板上にマスクを使用し
て逆テーパー形状のフォトレジストパターンを形成する
にあたって、フォトレジストに染料を加えることによ
り、露光マージンが大きく、きわめて容易に所定のテー
パー角度の逆テーパー形状のフォトレジストパターンを
得ることができるので、このフォトレジストパターンを
使用したリフトオフ法において、フォトレジスト側壁で
のメタルなどの導電層を堆積した時の導電層の段切れを
確実に起こさせることが可能になる。
【図面の簡単な説明】
【図1】本発明の導電性微細パターンの形成方法の工程
を示す部分断面図。
【図2】本発明の導電性微細パターンの形成方法の工程
を示す部分断面図。
【図3】本発明の導電性微細パターンの形成方法の工程
を示す部分断面図。
【図4】本発明の導電性微細パターンの逆テーパー形成
の可否を示す図。
【図5】従来の導電性微細パターンの逆テーパー形成の
可否を示す図。
【図6】従来の導電性微細パターンの形成方法の工程を
示す部分断面図。
【図7】従来の導電性微細パターンの形成方法の工程を
示す部分断面図。
【符号の説明】
1・・・半導体基板、 2・・・染料入りポジ型フォ
トレジスト、3・・・ポジ型フォトレジスト、 4・
・・フォトマスク、5・・・フォトレジストの露光部
(第1の露光部)、6・・・フォトレジストの未露光部
(第2の露光部)、7・・・テーパー角、 8・・・導
電層、 9・・・導電性微細パターン、50・・・現像
液に不溶なフォトレジスト。

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】 基板上に逆テーパー状のフォトレジスト
    パターンを形成し、前記基板及び前記フォトレジストパ
    ターンの上に導電層を形成した後、リフトオフ法を用い
    て前記フォトレジストパターン上の導電層を除去し前記
    基板上に導電性の微細パターンを形成する方法におい
    て、 基板上に染料を含有したフォトレジストを塗布する工程
    と、 前記フォトレジストの所定部分を露光し前記基板に対し
    逆テーパー形状の第1の露光部を形成する工程と、 前記フォトレジストを熱処理し前記第1の露光部を現像
    液に対し不溶な状態にする工程と、 この現像液に対し不溶な状態にする工程後、前記フォト
    レジストを露光して前記第1の露光部以外の領域に前記
    現像液に対し可溶な第2の露光部を形成する工程と、 前記第2の露光部を前記現像液により除去し前記基板上
    に逆テーパー形状の前記フォトレジストパターンを形成
    する工程と、 前記基板及び前記フォトレジストパターンの上に前記基
    板上の部分と前記フォトレジストパターン上の部分とが
    分離している導電層を形成する工程と、 前記フォトレジストパターンを前記基板から除去し、こ
    のフォトレジストパターン上の前記導電層を除去する工
    程とを具備したことを特徴とする導電性微細パターンの
    形成方法。
  2. 【請求項2】 前記フォトレジストはポジ型であり、前
    記フォトレジストの前記熱処理はアンモニア雰囲気中で
    行うことを特徴とする請求項1に記載の導電性微細パタ
    ーンの形成方法。
  3. 【請求項3】 前記現像液はアルカリ系であることを特
    徴とする請求項1又は請求項2に記載の導電性微細パタ
    ーンの形成方法。
  4. 【請求項4】 前記導電層はメタルからなることを特徴
    とする請求項1乃至請求項3のいづれかに記載の導電性
    微細パターンの形成方法。
  5. 【請求項5】 前記染料の含有量は前記フォトレジスト
    の全重量の1.25%〜2.5%であることを特徴とす
    る請求項1乃至請求項4のいづれかに記載の導電性微細
    パターンの形成方法。
JP7291654A 1995-10-16 1995-10-16 導電性微細パターンの形成方法 Expired - Lifetime JP2716957B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7291654A JP2716957B2 (ja) 1995-10-16 1995-10-16 導電性微細パターンの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7291654A JP2716957B2 (ja) 1995-10-16 1995-10-16 導電性微細パターンの形成方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP63259384A Division JP2703949B2 (ja) 1988-10-17 1988-10-17 逆テーパ形状のフォトレジストパターンの形成方法

Publications (2)

Publication Number Publication Date
JPH08227850A JPH08227850A (ja) 1996-09-03
JP2716957B2 true JP2716957B2 (ja) 1998-02-18

Family

ID=17771747

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7291654A Expired - Lifetime JP2716957B2 (ja) 1995-10-16 1995-10-16 導電性微細パターンの形成方法

Country Status (1)

Country Link
JP (1) JP2716957B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7615495B2 (en) 2005-11-17 2009-11-10 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of the same
TWI305930B (en) 2006-06-19 2009-02-01 Touch Micro System Tech Method of fabricating suspended structure
US7829264B1 (en) * 2007-08-09 2010-11-09 Western Digital (Fremont), Llc Method and system for providing a microelectronic device using a plurality of focus distances
JP6557447B2 (ja) * 2013-10-31 2019-08-07 日亜化学工業株式会社 半導体素子の製造方法
JP2018186240A (ja) * 2017-04-27 2018-11-22 株式会社東芝 半導体装置の製造方法

Also Published As

Publication number Publication date
JPH08227850A (ja) 1996-09-03

Similar Documents

Publication Publication Date Title
JPH0147008B2 (ja)
US7314834B2 (en) Semiconductor device fabrication method
JPH055174B2 (ja)
US4377633A (en) Methods of simultaneous contact and metal lithography patterning
JP2716957B2 (ja) 導電性微細パターンの形成方法
US5017459A (en) Lift-off process
JPH0446346A (ja) 半導体装置の製造方法
JP2703949B2 (ja) 逆テーパ形状のフォトレジストパターンの形成方法
JPH04348030A (ja) 傾斜エッチング法
JPS616830A (ja) パタ−ン形成方法
JPH04111422A (ja) 半導体装置の製造方法
JPS62245251A (ja) レジストパタ−ン形成方法
JPS63114146A (ja) 半導体装置におけるバンプ形成方法
JPH0477746A (ja) 化学増幅型レジストのパターン形成方法
JPH06105686B2 (ja) 半導体装置の製造方法
JPS61159731A (ja) 微細パタ−ン形成方法
JP2544478B2 (ja) ウエットエッチング方法
JPH06338452A (ja) レジストパタ−ンの形成方法
JPS5950053B2 (ja) 写真蝕刻方法
JP2712407B2 (ja) 2層フォトレジストを用いた微細パターンの形成方法
JPH04291733A (ja) GaAsデバイス及びT字型ゲート電極の作成方法
JPH03236216A (ja) 半導体装置の製造方法
JPS6370425A (ja) 微細パタ−ン形成方法
JPH0499016A (ja) 半導体装置の製造方法
JPS6276724A (ja) 有機薄膜熱処理方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071107

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081107

Year of fee payment: 11

EXPY Cancellation because of completion of term