JP2706144B2 - 光変調器の駆動回路 - Google Patents
光変調器の駆動回路Info
- Publication number
- JP2706144B2 JP2706144B2 JP20956589A JP20956589A JP2706144B2 JP 2706144 B2 JP2706144 B2 JP 2706144B2 JP 20956589 A JP20956589 A JP 20956589A JP 20956589 A JP20956589 A JP 20956589A JP 2706144 B2 JP2706144 B2 JP 2706144B2
- Authority
- JP
- Japan
- Prior art keywords
- fets
- optical modulator
- fet
- gate
- drive circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 概要 光変調器の駆動回路に関し、 ゲート・ドレイン間逆方向耐圧（ＶGD）にかかわらず
大きな出力振幅を得ることができる駆動回路の提供を目
的とし、 例えば、ゲートが入力信号を受けてなる第１及び第２
のFETから差動回路を構成し、該第１及び第２のFETのド
レインに、自身のゲートが上記入力信号と逆相の信号を
受けてなる第３及び第４のFETのソースをそれぞれ接続
し、該第３又は第４のFETのドレインに駆動すべき光変
調器を接続するようにして構成する。
大きな出力振幅を得ることができる駆動回路の提供を目
的とし、 例えば、ゲートが入力信号を受けてなる第１及び第２
のFETから差動回路を構成し、該第１及び第２のFETのド
レインに、自身のゲートが上記入力信号と逆相の信号を
受けてなる第３及び第４のFETのソースをそれぞれ接続
し、該第３又は第４のFETのドレインに駆動すべき光変
調器を接続するようにして構成する。
産業上の利用分野 本発明は光変調器の駆動回路に関する。
光伝送システムの送信側光源として広く用いられてい
る半導体レーザは、特に高速伝送を行おうとする場合に
は、半導体レーザのスペクトル拡がりと光ファイバの波
長分散によって生じる波形劣化を排除する等の観点か
ら、一定条件で駆動されていることが望ましい。このた
め、半導体レーザを用いた高速伝送システムにおいて
は、一般に、半導体レーザとは別に光変調器を備えてい
わゆる外部変調を行うようにしている。この種の用途に
使用される光変調器にあっては、実用的な変調を行うた
めに比較的高い駆動電圧を必要とするので、大きな出力
振幅を得ることができる駆動回路が必要とされる。
る半導体レーザは、特に高速伝送を行おうとする場合に
は、半導体レーザのスペクトル拡がりと光ファイバの波
長分散によって生じる波形劣化を排除する等の観点か
ら、一定条件で駆動されていることが望ましい。このた
め、半導体レーザを用いた高速伝送システムにおいて
は、一般に、半導体レーザとは別に光変調器を備えてい
わゆる外部変調を行うようにしている。この種の用途に
使用される光変調器にあっては、実用的な変調を行うた
めに比較的高い駆動電圧を必要とするので、大きな出力
振幅を得ることができる駆動回路が必要とされる。
従来の技術 第７図により最も簡単な光変調器の一例として位相変
調器の構成及び動作を説明する。この位相変調器は、導
波路基板22に導波路24を形成し、この導波路24に電界印
加用の電極26を装架し、この電極26を終端抵抗28により
終端処理して構成されている。電極26に駆動信号を加え
ると、導波路24の所定方向に印加される電界が変化する
ので、導波路24の電気光学的な性質によってその伝播光
が位相変調されるものである。
調器の構成及び動作を説明する。この位相変調器は、導
波路基板22に導波路24を形成し、この導波路24に電界印
加用の電極26を装架し、この電極26を終端抵抗28により
終端処理して構成されている。電極26に駆動信号を加え
ると、導波路24の所定方向に印加される電界が変化する
ので、導波路24の電気光学的な性質によってその伝播光
が位相変調されるものである。
第７図に示した位相変調器等の光変調器の従来の駆動
回路の一例を第８図により説明する。この駆動回路は、
ゲートが入力信号を受けてなる第１及び第２のFET（電
界効果トランジスタ）Ｑ1,Q2から差動回路を構成し、第
１又は第２のFET（図では第１のFETQ1）のドレインに駆
動すべき光変調器10を接続するようにしたものである。
Ｒ1は光変調器10と接地間に接続された終端抵抗、Ｒ2は
第２のFETQ2のドレインと接地間に接続された終端抵
抗、12は第１及び第２のFETQ1,Q2のソースに接続された
電流源を示す。
回路の一例を第８図により説明する。この駆動回路は、
ゲートが入力信号を受けてなる第１及び第２のFET（電
界効果トランジスタ）Ｑ1,Q2から差動回路を構成し、第
１又は第２のFET（図では第１のFETQ1）のドレインに駆
動すべき光変調器10を接続するようにしたものである。
Ｒ1は光変調器10と接地間に接続された終端抵抗、Ｒ2は
第２のFETQ2のドレインと接地間に接続された終端抵
抗、12は第１及び第２のFETQ1,Q2のソースに接続された
電流源を示す。
入力信号に基づいて、第１のFETQ1のゲート電位が第
２のFETQ2のゲート電位よりも高くなると、電流は第１
のFETQ1側を流れ、光変調器10には終端抵抗Ｒ1の両端間
に生じる電圧降下分に相当する駆動電圧が発生する。一
方、第１のFETQ1のゲート電位よりも第２のFETQ2のゲー
ト電位が高くなると、電流は第２のFETQ2の側を流れ、
光変調器10は接地電位になる。このようにして、入力信
号に基づいた光変調器10の駆動がなされる。
２のFETQ2のゲート電位よりも高くなると、電流は第１
のFETQ1側を流れ、光変調器10には終端抵抗Ｒ1の両端間
に生じる電圧降下分に相当する駆動電圧が発生する。一
方、第１のFETQ1のゲート電位よりも第２のFETQ2のゲー
ト電位が高くなると、電流は第２のFETQ2の側を流れ、
光変調器10は接地電位になる。このようにして、入力信
号に基づいた光変調器10の駆動がなされる。
発明が解決しようとする課題 入力振幅をＶ1、出力振幅をＶ0としたのきの入力信号
波形Ａと出力波形（光変調器10の電位の変化の波形）Ｂ
とを第９図に示す。なお、この波形図は、電流が流れて
いる側のFETのゲートの電位がドレインの電位に一致す
るように入力レベルを設定したときのものである（後述
する他の波形図においても同様）。ここで、電流が流れ
ていない側のFETに着目すると、ゲート・ドレイン間に
は（Ｖ1＋Ｖ0）に相当する電圧が加わるから、FETのゲ
ート・ドレイン間逆方向耐圧をＶGDとすると、 Ｖ1＋Ｖ0＜ＶGD …（１） が成り立つ必要がある。従って、出力振幅Ｖ0には、 Ｖ0＜ＶGD−Ｖ1 …（２） なる制限が生じて、大振幅の出力を得ることができな
い。すなわち、一般的なFETにおけるＶGDは例えば約５
ボルトであり、また、一般的な光変調器の駆動回路にお
けるＶ1は例えば0.8〜1.0ボルトであるから、約４ボル
ト以上の出力振幅を得ることが困難になり、必然的に光
変調器における電極装架部分の長さを長くせざるを得な
くなる。光変調器における電極の装架部分の長さが長く
なると、伝播光と駆動信号の位相整合が不十分になり、
変調帯域特性が劣化する。なお、（２）式を満足しない
状態でFETを使用すると、出力振幅が安定しないばかり
でなく、最悪の場合FETの破損に至危険がある。従っ
て、大きな出力振幅を得ることができる駆動回路をいか
にして提供するかが技術的課題になっている。
波形Ａと出力波形（光変調器10の電位の変化の波形）Ｂ
とを第９図に示す。なお、この波形図は、電流が流れて
いる側のFETのゲートの電位がドレインの電位に一致す
るように入力レベルを設定したときのものである（後述
する他の波形図においても同様）。ここで、電流が流れ
ていない側のFETに着目すると、ゲート・ドレイン間に
は（Ｖ1＋Ｖ0）に相当する電圧が加わるから、FETのゲ
ート・ドレイン間逆方向耐圧をＶGDとすると、 Ｖ1＋Ｖ0＜ＶGD …（１） が成り立つ必要がある。従って、出力振幅Ｖ0には、 Ｖ0＜ＶGD−Ｖ1 …（２） なる制限が生じて、大振幅の出力を得ることができな
い。すなわち、一般的なFETにおけるＶGDは例えば約５
ボルトであり、また、一般的な光変調器の駆動回路にお
けるＶ1は例えば0.8〜1.0ボルトであるから、約４ボル
ト以上の出力振幅を得ることが困難になり、必然的に光
変調器における電極装架部分の長さを長くせざるを得な
くなる。光変調器における電極の装架部分の長さが長く
なると、伝播光と駆動信号の位相整合が不十分になり、
変調帯域特性が劣化する。なお、（２）式を満足しない
状態でFETを使用すると、出力振幅が安定しないばかり
でなく、最悪の場合FETの破損に至危険がある。従っ
て、大きな出力振幅を得ることができる駆動回路をいか
にして提供するかが技術的課題になっている。
本発明はこのような技術的課題に鑑みて創作されたも
ので、回路を構成するFETのゲート・ドレイン間逆方向
耐圧ＶGDによる出力振幅の制限を緩和した光変調器の駆
動回路の提供を目的としている。
ので、回路を構成するFETのゲート・ドレイン間逆方向
耐圧ＶGDによる出力振幅の制限を緩和した光変調器の駆
動回路の提供を目的としている。
課題を解決するための手段及び作用 第１図に発明の第１の構成を示す。この光変調器の駆
動回路は、ゲートが入力信号を受けてなる第１及び第２
のFETQ1,Q2から差動回路を構成し、該第１及び第２のFE
TQ1,Q2のドレインに、自身のゲートに直流電圧が与えら
れた第３及び第４のFETQ3,Q4のソースをそれぞれ接続
し、該第３又は第４のFET（図では第３のFETQ3）のドレ
インに駆動すべき光変調器10を接続するようにしたもの
である。図において、Ｖrは第３及び第４のFET13,Q4の
ゲートと接地間に接続された直流電源、Ｒ1は光変調器1
0と接地間に接続された終端抵抗、Ｒ2は第４のFETのド
レインと接地間に接続された終端抵抗、12は第１及び第
２のFETQ1,Q2のソースに接続された電流源を示す。
動回路は、ゲートが入力信号を受けてなる第１及び第２
のFETQ1,Q2から差動回路を構成し、該第１及び第２のFE
TQ1,Q2のドレインに、自身のゲートに直流電圧が与えら
れた第３及び第４のFETQ3,Q4のソースをそれぞれ接続
し、該第３又は第４のFET（図では第３のFETQ3）のドレ
インに駆動すべき光変調器10を接続するようにしたもの
である。図において、Ｖrは第３及び第４のFET13,Q4の
ゲートと接地間に接続された直流電源、Ｒ1は光変調器1
0と接地間に接続された終端抵抗、Ｒ2は第４のFETのド
レインと接地間に接続された終端抵抗、12は第１及び第
２のFETQ1,Q2のソースに接続された電流源を示す。
第２図は発明の第１の構成における波形図である。Ｃ
は入力信号波形、Ｄは第３及び第４のFETQ3,Q4のゲート
電位、Ｅは出力信号波形（光変調器10の電位の変化の波
形）を示す。この場合、従来の回路と異なり、電流が流
れない側におけるFET（第３又は第４のFET）のゲート・
ドレイン間に加わる電圧は入力振幅の影響を受けないの
で、出力振幅Ｖ0についての制限は、 Ｖ0＜ＶGD …（３） となり、（２）式と比較して条件が緩和されていること
が明らかである。ここで、出力振幅の制限は第３、第４
のFETQ3,Q4のゲート・ドレイン間逆方向耐圧により生じ
るから、第１、第２のFETQ1,Q2のゲート・ドレイン間逆
方向耐圧により出力振幅は制限されない。このように発
明の第１の構成によれば、従来の回路構成と比較して大
きな出力振幅を得ることができるようになる。
は入力信号波形、Ｄは第３及び第４のFETQ3,Q4のゲート
電位、Ｅは出力信号波形（光変調器10の電位の変化の波
形）を示す。この場合、従来の回路と異なり、電流が流
れない側におけるFET（第３又は第４のFET）のゲート・
ドレイン間に加わる電圧は入力振幅の影響を受けないの
で、出力振幅Ｖ0についての制限は、 Ｖ0＜ＶGD …（３） となり、（２）式と比較して条件が緩和されていること
が明らかである。ここで、出力振幅の制限は第３、第４
のFETQ3,Q4のゲート・ドレイン間逆方向耐圧により生じ
るから、第１、第２のFETQ1,Q2のゲート・ドレイン間逆
方向耐圧により出力振幅は制限されない。このように発
明の第１の構成によれば、従来の回路構成と比較して大
きな出力振幅を得ることができるようになる。
発明の第２の構成を第３図に示し、その波形図を第４
図に示す。発明の第２の構成が前述した第１の構成と異
なる点は、第３及び第４のFETQ3,Q4のゲートに直流電圧
を与えるのではなく、該ゲートが入力信号と逆相の信号
を受けるようにしたことである。第４図の波形図におい
て、Ｆは入力信号波形、Ｇは第３及び第４のFETQ3,Q4の
ゲートが受けている入力信号と逆相の信号の波形（光変
調器10に接続されている第３のFETQ3のゲートの電位の
変化の波形）、Ｈは出力信号波形（光変調器10の電位の
変化の波形）を示す。この場合、第３及び第４のＱ3,Q4
のゲートが受ける入力信号と逆相の信号の振幅をＶ2と
すると、 Ｖ0＜Ｖ2＋ＶGD …（４） を満足する必要があるから、出力振幅Ｖ0についての制
限は、 Ｖ0＜ＶGD＋Ｖ2 …（５） となり、第１の構成による場合よりも大きな出力振幅を
得ることができるようになる。即ち、出力振幅の制限は
大幅に緩和され、FETのゲート・ドレイン間逆方向耐圧
を超えた出力振幅を得ることが可能となる。
図に示す。発明の第２の構成が前述した第１の構成と異
なる点は、第３及び第４のFETQ3,Q4のゲートに直流電圧
を与えるのではなく、該ゲートが入力信号と逆相の信号
を受けるようにしたことである。第４図の波形図におい
て、Ｆは入力信号波形、Ｇは第３及び第４のFETQ3,Q4の
ゲートが受けている入力信号と逆相の信号の波形（光変
調器10に接続されている第３のFETQ3のゲートの電位の
変化の波形）、Ｈは出力信号波形（光変調器10の電位の
変化の波形）を示す。この場合、第３及び第４のＱ3,Q4
のゲートが受ける入力信号と逆相の信号の振幅をＶ2と
すると、 Ｖ0＜Ｖ2＋ＶGD …（４） を満足する必要があるから、出力振幅Ｖ0についての制
限は、 Ｖ0＜ＶGD＋Ｖ2 …（５） となり、第１の構成による場合よりも大きな出力振幅を
得ることができるようになる。即ち、出力振幅の制限は
大幅に緩和され、FETのゲート・ドレイン間逆方向耐圧
を超えた出力振幅を得ることが可能となる。
なお、発明の第１及び第２の構成において、ゲートが
入力信号を受けてなる第１及び第２のFETQ1,Q2から差動
回路を構成している理由は次の通りである。即ち、一般
に、光伝送方式の特質から光変調器の駆動回路には高速
動作性が要求され、高速動作性を実現しつつ信頼性・量
産性等を確保するためには回路の集積化が必要であり、
回路の集積化を行う場合には、回路素子（FET、抵抗
等）の特性の設計値からのずれの影響を排除するために
差動回路構成にするのが望ましいからである。
入力信号を受けてなる第１及び第２のFETQ1,Q2から差動
回路を構成している理由は次の通りである。即ち、一般
に、光伝送方式の特質から光変調器の駆動回路には高速
動作性が要求され、高速動作性を実現しつつ信頼性・量
産性等を確保するためには回路の集積化が必要であり、
回路の集積化を行う場合には、回路素子（FET、抵抗
等）の特性の設計値からのずれの影響を排除するために
差動回路構成にするのが望ましいからである。
実施例 以下本発明の実施例を図面に基づいて説明する。
第５図は発明の第２の構成の実施例を示す光変調器の
駆動回路の回路図である。この駆動回路は、一対の差動
FETQ11,Q12と、負荷抵抗Ｒ11,R12と、ソースフォロワFE
TQ13,Q14と、レベルシフト用のダイオードＤ11,D12と、
第１図に示した第１乃至第４のFETQ1,Q2,Q3,Q4と、電流
源としてのFETQ15,Q16,Q17,Q18とを備えている。FET
Q11,Q12のゲートが入力信号DATA及び▲▼を受
けると、一対の差動出力電圧がそれぞれ、FETQ11,Q12と
負荷抵抗Ｒ11,R12が共通接続される点から抽出され、FE
TQ13,Q14のゲートに供給される。そして、FETQ13,Q14の
出力電圧はそれぞれ、一方でFETQ4,Q3のゲートに供給さ
れ、他方でダイオードＤ11,D12によるレベルシフトを受
けた後FETQ1,Q2のゲートに供給される。
駆動回路の回路図である。この駆動回路は、一対の差動
FETQ11,Q12と、負荷抵抗Ｒ11,R12と、ソースフォロワFE
TQ13,Q14と、レベルシフト用のダイオードＤ11,D12と、
第１図に示した第１乃至第４のFETQ1,Q2,Q3,Q4と、電流
源としてのFETQ15,Q16,Q17,Q18とを備えている。FET
Q11,Q12のゲートが入力信号DATA及び▲▼を受
けると、一対の差動出力電圧がそれぞれ、FETQ11,Q12と
負荷抵抗Ｒ11,R12が共通接続される点から抽出され、FE
TQ13,Q14のゲートに供給される。そして、FETQ13,Q14の
出力電圧はそれぞれ、一方でFETQ4,Q3のゲートに供給さ
れ、他方でダイオードＤ11,D12によるレベルシフトを受
けた後FETQ1,Q2のゲートに供給される。
この回路構成によれば、FETQ1のゲートに供給される
電圧信号と逆相の電圧信号をFETQ3のゲートに供給する
ことができ、また、FETQ2のゲートに供給される電圧信
号と逆相の電圧信号をFETQ4のゲートに供給することが
できる。また、ダイオードＤ11,D12の要素数を変えて電
圧降下を調整することによって、容易に第４図に示した
波形レベルの調整を行うことができる。よって、この駆
動回路によれば、終端抵抗Ｒ1,R2の両端に大振幅な駆動
電圧を発生させて光変調器の駆動を行うことができる。
電圧信号と逆相の電圧信号をFETQ3のゲートに供給する
ことができ、また、FETQ2のゲートに供給される電圧信
号と逆相の電圧信号をFETQ4のゲートに供給することが
できる。また、ダイオードＤ11,D12の要素数を変えて電
圧降下を調整することによって、容易に第４図に示した
波形レベルの調整を行うことができる。よって、この駆
動回路によれば、終端抵抗Ｒ1,R2の両端に大振幅な駆動
電圧を発生させて光変調器の駆動を行うことができる。
ところで、ソースフォロワFETQ13,Q14はそれぞれＱ1,
Q4及びＱ2,Q3という２つのFETを駆動しなければならな
いので、駆動回路の高速特性が劣化することがある。そ
こで、高速特性が劣化しにくい駆動回路の回路構成を第
６図により説明する。この実施例では、前実施例の駆動
回路（FETQ1〜Ｑ4を除く。）からダイオードＤ11,D12を
除去した部分を２組用い（第１及び第２部分）、これに
より前実施例と同様FETQ1〜Ｑ4に与える互いに逆相の電
圧信号を得るとともに、レベル差を与えるようにしてい
る。第１部分におけるFETQ11a〜Ｑ17aと第２部分におけ
るFETQ11b〜Ｑ17bはそれぞれ前実施例におけるFETQ11〜
Ｑ17に相当し、第１部分における抵抗Ｒ11a,R12aと第２
部分における抵抗Ｒ11b,R12bはそれぞれ前実施例におけ
る抵抗Ｒ11,R12に相当している。図において、14は差動
回路、Ｑ21,Q22はソースフォロワFET、Ｑ23,Q24は電流
源としてのFET、Ｄ21,D22はFETQ11a,Q11bのゲートに供
給する電圧信号にレベル差を与えるためのダイオード、
Ｄ23は上記レベル差に対応したレベル差を第１部分及び
第２部分間に与えるダイオードである。この駆動回路に
おいては、ソースフォロワFETQ21,Q22はやはりそれぞれ
２つのFETを駆動しなければならないので、この部分で
は信号劣化が生じることになるが、その後段のFET差動
対において、信号劣化が改善されるので、高速特性が劣
化するおそれはない。従って、本実施例によれば、大き
な出力振幅を得ることができ、しかも高速特性が良好な
光変調器の駆動回路を提供することが可能になる。ま
た、この実施例によれば、第１部分及び第２部分の回路
定数を適当に設定することにより、入力振幅Ｖ1と入力
信号に対して逆相の信号の振幅Ｖ2とを異ならせること
ができ、容易に最適な駆動条件を設定することができ
る。
Q4及びＱ2,Q3という２つのFETを駆動しなければならな
いので、駆動回路の高速特性が劣化することがある。そ
こで、高速特性が劣化しにくい駆動回路の回路構成を第
６図により説明する。この実施例では、前実施例の駆動
回路（FETQ1〜Ｑ4を除く。）からダイオードＤ11,D12を
除去した部分を２組用い（第１及び第２部分）、これに
より前実施例と同様FETQ1〜Ｑ4に与える互いに逆相の電
圧信号を得るとともに、レベル差を与えるようにしてい
る。第１部分におけるFETQ11a〜Ｑ17aと第２部分におけ
るFETQ11b〜Ｑ17bはそれぞれ前実施例におけるFETQ11〜
Ｑ17に相当し、第１部分における抵抗Ｒ11a,R12aと第２
部分における抵抗Ｒ11b,R12bはそれぞれ前実施例におけ
る抵抗Ｒ11,R12に相当している。図において、14は差動
回路、Ｑ21,Q22はソースフォロワFET、Ｑ23,Q24は電流
源としてのFET、Ｄ21,D22はFETQ11a,Q11bのゲートに供
給する電圧信号にレベル差を与えるためのダイオード、
Ｄ23は上記レベル差に対応したレベル差を第１部分及び
第２部分間に与えるダイオードである。この駆動回路に
おいては、ソースフォロワFETQ21,Q22はやはりそれぞれ
２つのFETを駆動しなければならないので、この部分で
は信号劣化が生じることになるが、その後段のFET差動
対において、信号劣化が改善されるので、高速特性が劣
化するおそれはない。従って、本実施例によれば、大き
な出力振幅を得ることができ、しかも高速特性が良好な
光変調器の駆動回路を提供することが可能になる。ま
た、この実施例によれば、第１部分及び第２部分の回路
定数を適当に設定することにより、入力振幅Ｖ1と入力
信号に対して逆相の信号の振幅Ｖ2とを異ならせること
ができ、容易に最適な駆動条件を設定することができ
る。
なお、発明の第１の構成の実施例については、入力信
号と逆相の信号を得る必要がなく、上記実施例に準じて
容易に回路を構成することができるので、その説明を省
略する。
号と逆相の信号を得る必要がなく、上記実施例に準じて
容易に回路を構成することができるので、その説明を省
略する。
発明の効果 以上説明したように、発明の第１又は第２の構成によ
れば、FETのゲート・ドレイン間逆方向耐圧にかかわら
ず大きな出力振幅を得ることができるようになるという
効果を奏する。従って、発明の第１又は第２の構成を備
えた光変調器の駆動回路は、FETのゲート・ドレイン間
逆方向耐圧を高めることが一般に困難である集積回路に
適しており、特に高速特性が要求される光変調器に適し
ている。
れば、FETのゲート・ドレイン間逆方向耐圧にかかわら
ず大きな出力振幅を得ることができるようになるという
効果を奏する。従って、発明の第１又は第２の構成を備
えた光変調器の駆動回路は、FETのゲート・ドレイン間
逆方向耐圧を高めることが一般に困難である集積回路に
適しており、特に高速特性が要求される光変調器に適し
ている。
第１図は発明の第１の構成の原理図、 第２図は発明の第１の構成における波形図、 第３図は発明の第２の構成の原理図、 第４図は発明の第２の構成における波形図、 第５図は発明の第２の構成の実施例を示す光変調器の駆
動回路の回路図、 第６図は発明の第２の構成の他の実施例を示す光変調器
の駆動回路の回路図、 第７図は光変調器の一例の説明図、 第８図は光変調器の従来の駆動回路の一例を示す図、 第９図は第８図に示した駆動回路の波形図である。 10……光変調器、12……電流源。
動回路の回路図、 第６図は発明の第２の構成の他の実施例を示す光変調器
の駆動回路の回路図、 第７図は光変調器の一例の説明図、 第８図は光変調器の従来の駆動回路の一例を示す図、 第９図は第８図に示した駆動回路の波形図である。 10……光変調器、12……電流源。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 荒井 康成 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 山本 拓司 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
Claims (2)
- 【請求項１】ゲートが入力信号を受けてなる第１及び第
２のFET（Ｑ1,Q2）から差動回路を構成し、 該第１及び第２のFET（Ｑ1,Q2）のドレインに、自身の
ゲートに直流電圧が与えられた第３及び第４のFET
（Ｑ3,Q4）のソースをそれぞれ接続し、 該第３又は第４のFET（Ｑ3）のドレインに駆動すべき光
変調器（10）を接続するようにしたことを特徴とする光
変調器の駆動回路。 - 【請求項２】ゲートが入力信号を受けてなる第１及び第
２のFET（Ｑ1,Q2）から差動回路を構成し、 該第１及び第２のFET（Ｑ1,Q2）のドレインに、自身の
ゲートが上記入力信号と逆相の信号を受けてなる第３及
び第４のFET（Ｑ3,Q4）のソースをそれぞれ接続し、 該第３又は第４のFET（Ｑ3）のドレインに駆動すべき光
変調器（10）を接続するようにしたことを特徴とする光
変調器の駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20956589A JP2706144B2 (ja) | 1989-08-15 | 1989-08-15 | 光変調器の駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20956589A JP2706144B2 (ja) | 1989-08-15 | 1989-08-15 | 光変調器の駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0373917A JPH0373917A (ja) | 1991-03-28 |
| JP2706144B2 true JP2706144B2 (ja) | 1998-01-28 |
Family
ID=16574938
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20956589A Expired - Fee Related JP2706144B2 (ja) | 1989-08-15 | 1989-08-15 | 光変調器の駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2706144B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5483186A (en) * | 1994-05-05 | 1996-01-09 | At&T Corp. | Push-pull optical modulator driver circuit |
| JP3709358B2 (ja) | 2001-07-12 | 2005-10-26 | 日本電気通信システム株式会社 | 光変調器駆動回路 |
| US7187227B2 (en) * | 2002-08-07 | 2007-03-06 | Nippon Telegraph And Telephone Corporation | Driver circuit |
| JP2009029490A (ja) | 2007-07-30 | 2009-02-12 | Sato Knowledge & Intellectual Property Institute | ラベル貼付装置 |
-
1989
- 1989-08-15 JP JP20956589A patent/JP2706144B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0373917A (ja) | 1991-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69221839T2 (de) | Optischer Sender mit optischem Modulator | |
| US4243951A (en) | High repetition rate driver circuit for modulation of injection lasers | |
| EP0674210B1 (en) | Optical modulator | |
| DE69410303T2 (de) | Elektro-optischer Modulator mit periodischer Domäneninversion | |
| EP0673093B1 (en) | Drive circuit of a semiconductor optical modulator | |
| KR20010023060A (ko) | 광 송신 시스템 및 방법 | |
| US6130562A (en) | Digital driver circuit | |
| JPH09181682A (ja) | 光変調器の駆動回路及び光送信機 | |
| JP3816648B2 (ja) | 電界吸収型光変調器の駆動回路 | |
| JP2706144B2 (ja) | 光変調器の駆動回路 | |
| DE68923636T2 (de) | Halbleiter-Treiber zur Erzeugung von Schalt- und Offset-Signalen. | |
| US20030002551A1 (en) | Laser diode driver | |
| KR20050077789A (ko) | 레이저 다이오드의 구동 회로 | |
| US6978055B2 (en) | Optical modulator | |
| JP2658387B2 (ja) | 光変調器とその駆動方法および光変調器駆動装置 | |
| JP2000040851A (ja) | レ―ザダイオ―ド用ドライバ回路 | |
| EP0681199A2 (en) | Push-pull optical modulator driver circuit | |
| EP0544128B1 (de) | Schaltungsanordnung für eine Treiberschaltung | |
| KR0176094B1 (ko) | 병렬 궤환 트랜지스터를 이용한 광대역 증폭기 구조 | |
| US6049248A (en) | Method and apparatus for generating a driver signal for use by a non-linear class S amplifier for producing linear amplification | |
| US20030006842A1 (en) | Split cascode driver | |
| JPH0254977A (ja) | 半導体レーザ駆動回路 | |
| DE60311626T2 (de) | Vorrichtung zur duobinären optischen Übertragung | |
| US7116162B2 (en) | Reduced output topology for multi-reference switching amplifiers | |
| US20020159665A1 (en) | Optical emitter including a modulator comprising a plurality of modulator units |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |