JP2699876B2 - 映像信号処理装置 - Google Patents
映像信号処理装置Info
- Publication number
- JP2699876B2 JP2699876B2 JP6170934A JP17093494A JP2699876B2 JP 2699876 B2 JP2699876 B2 JP 2699876B2 JP 6170934 A JP6170934 A JP 6170934A JP 17093494 A JP17093494 A JP 17093494A JP 2699876 B2 JP2699876 B2 JP 2699876B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- field memory
- separation
- dimensional
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/02—Analogue recording or reproducing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/77—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase
- H04N9/78—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase for separating the brightness signal or the chrominance signal from the colour television signal, e.g. using comb filter
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/4448—Receiver circuitry for the reception of television signals according to analogue transmission standards for frame-grabbing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
- H04N9/641—Multi-purpose receivers, e.g. for auxiliary information
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Processing Of Color Television Signals (AREA)
- Television Signal Processing For Recording (AREA)
Description
【0001】
【産業上の利用分野】本発明は3次元Y/C分離を行っ
て映像信号を処理する映像信号処理装置に関し、特にレ
ーザディスクプレーヤ、VTR等の非標準信号を処理す
る映像処理装置に関する。
て映像信号を処理する映像信号処理装置に関し、特にレ
ーザディスクプレーヤ、VTR等の非標準信号を処理す
る映像処理装置に関する。
【0002】
【従来の技術】近年、レーザディスクプレーヤ(LD
P)、ビデオテープレコーダ(VTR)及びテレビジョ
ン(TV)等の各種映像信号処理装置において、これら
映像処理装置の高画質化及び高機能化が求められてい
る。高画質化として、映像の動画部分ではライン間Y/
C分離、すなわち2次元Y/C分離を行い、静止画部分
ではフレーム間Y/C分離を行う3次元Y/C分離や、
現走査線の信号と1ライン前の走査線の信号との平均値
を求め走査線補間信号として使用する走査線補間等があ
り、また、高機能化としては、映像の一場面を停止させ
て表示するスチルや、一定間隔で停止した画面を切り換
えて表示するストロボアクション等が実現されている。
P)、ビデオテープレコーダ(VTR)及びテレビジョ
ン(TV)等の各種映像信号処理装置において、これら
映像処理装置の高画質化及び高機能化が求められてい
る。高画質化として、映像の動画部分ではライン間Y/
C分離、すなわち2次元Y/C分離を行い、静止画部分
ではフレーム間Y/C分離を行う3次元Y/C分離や、
現走査線の信号と1ライン前の走査線の信号との平均値
を求め走査線補間信号として使用する走査線補間等があ
り、また、高機能化としては、映像の一場面を停止させ
て表示するスチルや、一定間隔で停止した画面を切り換
えて表示するストロボアクション等が実現されている。
【0003】これら高画質化及び高機能化を実現するた
めには、少なくとも1フィールド分(1フィールドは1
フレームの半分、すなわち1画面の半分)のデータを保
持するフィールドメモリが1個以上必要となる。例とし
て、高画質化としての3次元Y/C分離と、高機能化の
ためのスチルとを備える映像信号処理装置を図3に示
す。
めには、少なくとも1フィールド分(1フィールドは1
フレームの半分、すなわち1画面の半分)のデータを保
持するフィールドメモリが1個以上必要となる。例とし
て、高画質化としての3次元Y/C分離と、高機能化の
ためのスチルとを備える映像信号処理装置を図3に示
す。
【0004】かかる映像信号処理装置は、複合映像信号
が入力される入力端101と、入力が入力端101に接
続されたスチル用フィールドメモリ104と、入力が入
力端101に接続され制御信号201を出力する標準・
非標準検出回路107と、入力にスチル用フィールドメ
モリ104の出力が接続される2次元Y/C分離回路1
11と、入力にスチル用フィールドメモリ104の出力
が接続される動き検出用フィールドメモリ108と、入
力に動き検出用フィールドメモリ108の出力が接続さ
れる動き検出用フィールドメモリ109と、入力に各々
スチル用フィールドメモリ104の出力と動き検出用フ
ィールドメモリ109の出力とが入力され制御信号20
7を出力する動き検出回路110と、図示しないキー入
力回路からのキー入力信号212を検出し検出結果を制
御信号202として出力するキー入力検出回路106
と、キー入力検出回路106からの制御信号202、非
標準回路107からの制御信号201及び動き検出回路
110からの制御信号207が入力され、スチル用フィ
ールドメモリ104への制御信号203及び2個の動き
検出用フィールドメモリ108、109への各々の制御
信号204、205を出力するコントローラ105と、
スチル用フィールドメモリ104の出力と動き検出用フ
ィールドメモリ109の出力との減算をする減算回路1
12と、この減算回路112の出力と2次元Y/C分離
回路111との出力をコントローラ105からの制御信
号206に応答して切り換え一方を色信号出力端103
に出力する切替回路114と、スチル用フィールドメモ
リ104の出力と切替回路114の出力とを減算して輝
度信号を輝度信号出力端102に出力する減算回路11
3とにより構成されている。
が入力される入力端101と、入力が入力端101に接
続されたスチル用フィールドメモリ104と、入力が入
力端101に接続され制御信号201を出力する標準・
非標準検出回路107と、入力にスチル用フィールドメ
モリ104の出力が接続される2次元Y/C分離回路1
11と、入力にスチル用フィールドメモリ104の出力
が接続される動き検出用フィールドメモリ108と、入
力に動き検出用フィールドメモリ108の出力が接続さ
れる動き検出用フィールドメモリ109と、入力に各々
スチル用フィールドメモリ104の出力と動き検出用フ
ィールドメモリ109の出力とが入力され制御信号20
7を出力する動き検出回路110と、図示しないキー入
力回路からのキー入力信号212を検出し検出結果を制
御信号202として出力するキー入力検出回路106
と、キー入力検出回路106からの制御信号202、非
標準回路107からの制御信号201及び動き検出回路
110からの制御信号207が入力され、スチル用フィ
ールドメモリ104への制御信号203及び2個の動き
検出用フィールドメモリ108、109への各々の制御
信号204、205を出力するコントローラ105と、
スチル用フィールドメモリ104の出力と動き検出用フ
ィールドメモリ109の出力との減算をする減算回路1
12と、この減算回路112の出力と2次元Y/C分離
回路111との出力をコントローラ105からの制御信
号206に応答して切り換え一方を色信号出力端103
に出力する切替回路114と、スチル用フィールドメモ
リ104の出力と切替回路114の出力とを減算して輝
度信号を輝度信号出力端102に出力する減算回路11
3とにより構成されている。
【0005】この映像処理装置の動作を以下に詳述す
る。
る。
【0006】入力端101に入力された複合映像信号
は、スチル用フィールドメモリ104及び標準・非標準
検出回路107に入力される。標準・非標準検出回路1
07によって、入力された複合映像信号が標準信号か非
標準信号かを検出し、検出結果を制御信号201として
コントローラ105に入力する。複合映像信号がTV放
送信号やLDPの通常再生信号等の標準信号である場合
は、スチル用フィールドメモリ104を介しかつ、コン
トローラ105からの制御信号204、205によって
第1及び動き検出用フィールドメモリ108、109に
記憶した複合映像信号によって1フレーム前の複合映像
信号と、現在の複合映像信号との変化を検出し、その変
化が所定の値以上であれば動画として、所定の値以下で
あれば静止画としてコントローラ105に検出結果を制
御信号207として入力する。
は、スチル用フィールドメモリ104及び標準・非標準
検出回路107に入力される。標準・非標準検出回路1
07によって、入力された複合映像信号が標準信号か非
標準信号かを検出し、検出結果を制御信号201として
コントローラ105に入力する。複合映像信号がTV放
送信号やLDPの通常再生信号等の標準信号である場合
は、スチル用フィールドメモリ104を介しかつ、コン
トローラ105からの制御信号204、205によって
第1及び動き検出用フィールドメモリ108、109に
記憶した複合映像信号によって1フレーム前の複合映像
信号と、現在の複合映像信号との変化を検出し、その変
化が所定の値以上であれば動画として、所定の値以下で
あれば静止画としてコントローラ105に検出結果を制
御信号207として入力する。
【0007】動画であると検出された場合は、コントロ
ーラ105からの制御信号206によって切替回路11
4を制御し、ライン間Y/C分離を行う2次元Y/C分
離回路111を映像信号出力端103に接続する。すな
わち、2次元Y/C分離回路111により複合映像信号
から色信号を分離し、この色信号を複合映像信号から減
算回路113を使用して減算することによって輝度信号
を分離している。また、1フレーム前の複合映像信号と
現在の複合映像信号とを比較して静止画であると検出さ
れた場合は、コントローラ105からの制御信号206
によって切替回路114を制御し、フレーム間Y/C分
離を行う減算回路112を色信号出力端103に接続す
る。フレーム間Y/C分離では、1フレーム前の複合映
像信号(Y−C)と現在の複合映像信号(Y+C)との
減算を減算回路112を使用して行い色信号のみの信号
2Cを分離する。ただし、Yは輝度信号、Cは色信号を
表し、色信号は1フレーム毎に極性を反転しているもの
とする。そして、動画のときと同様に複合映像信号と色
信号とを減算回路113によって減算することによって
輝度信号を分離する。
ーラ105からの制御信号206によって切替回路11
4を制御し、ライン間Y/C分離を行う2次元Y/C分
離回路111を映像信号出力端103に接続する。すな
わち、2次元Y/C分離回路111により複合映像信号
から色信号を分離し、この色信号を複合映像信号から減
算回路113を使用して減算することによって輝度信号
を分離している。また、1フレーム前の複合映像信号と
現在の複合映像信号とを比較して静止画であると検出さ
れた場合は、コントローラ105からの制御信号206
によって切替回路114を制御し、フレーム間Y/C分
離を行う減算回路112を色信号出力端103に接続す
る。フレーム間Y/C分離では、1フレーム前の複合映
像信号(Y−C)と現在の複合映像信号(Y+C)との
減算を減算回路112を使用して行い色信号のみの信号
2Cを分離する。ただし、Yは輝度信号、Cは色信号を
表し、色信号は1フレーム毎に極性を反転しているもの
とする。そして、動画のときと同様に複合映像信号と色
信号とを減算回路113によって減算することによって
輝度信号を分離する。
【0008】また、標準・非標準検出回路107によっ
て複合映像信号がVTRからの映像信号、LDPの早送
りやスチル等の映像信号、すなわち、非標準信号である
と検出された場合は、複合映像信号の色副搬送波の周波
数、水平走査周波数、垂直走査周波数のいずれか、もし
くは全てが正規の値と異なっているため、フレーム間Y
/C分離を行うことはできない。すなわち、1フレーム
前の映像の一点と、現在の映像の同じ座標にあるべき一
点とが周波数の違いにより一致しなくなり、正確な演算
(フレーム間Y/C分離)ができず、正確な映像が得ら
れないためである。したがって、複合映像信号が上記非
標準信号のときは、標準信号かつ動画のときと同様にし
て、ライン間Y/C分離を行う2次元Y/C分離回路1
11を使用し、複合映像信号を輝度信号と色信号とに分
離する。
て複合映像信号がVTRからの映像信号、LDPの早送
りやスチル等の映像信号、すなわち、非標準信号である
と検出された場合は、複合映像信号の色副搬送波の周波
数、水平走査周波数、垂直走査周波数のいずれか、もし
くは全てが正規の値と異なっているため、フレーム間Y
/C分離を行うことはできない。すなわち、1フレーム
前の映像の一点と、現在の映像の同じ座標にあるべき一
点とが周波数の違いにより一致しなくなり、正確な演算
(フレーム間Y/C分離)ができず、正確な映像が得ら
れないためである。したがって、複合映像信号が上記非
標準信号のときは、標準信号かつ動画のときと同様にし
て、ライン間Y/C分離を行う2次元Y/C分離回路1
11を使用し、複合映像信号を輝度信号と色信号とに分
離する。
【0009】ここで、キー入力信号によりスチルの要求
があったことをキー入力検出回路106が検出すると、
キー入力検出回路106はスチルの要求があったことを
制御信号202としてコントローラ105に伝える。当
該制御信号202を受け取ったコントローラ105は、
制御信号203によってスチル用フィールドメモリ10
4の書き込みを禁止し、このスチル用フィールドメモリ
104に保持された複合映像信号を出力し続ける。さら
に、スチルのときの複合映像信号は非標準信号であるた
め、コントローラ104は制御信号206によって切替
回路114に2次元Y/C分離回路111の出力を選択
させる。すなわち、キー入力信号としてスチルの機能が
要求されたときは、スチル用フィールドメモリ104に
記憶された複合映像信号を出力し続け、この複合映像信
号を2次元Y/C分離回路111によって分離すること
によって、スチルの際に使用される色信号及び輝度信号
を分離している。
があったことをキー入力検出回路106が検出すると、
キー入力検出回路106はスチルの要求があったことを
制御信号202としてコントローラ105に伝える。当
該制御信号202を受け取ったコントローラ105は、
制御信号203によってスチル用フィールドメモリ10
4の書き込みを禁止し、このスチル用フィールドメモリ
104に保持された複合映像信号を出力し続ける。さら
に、スチルのときの複合映像信号は非標準信号であるた
め、コントローラ104は制御信号206によって切替
回路114に2次元Y/C分離回路111の出力を選択
させる。すなわち、キー入力信号としてスチルの機能が
要求されたときは、スチル用フィールドメモリ104に
記憶された複合映像信号を出力し続け、この複合映像信
号を2次元Y/C分離回路111によって分離すること
によって、スチルの際に使用される色信号及び輝度信号
を分離している。
【0010】このようにして、3次元Y/C分離を行う
映像処理装置において、スチル等のフィールドメモリを
必要とする機能が実現されている。
映像処理装置において、スチル等のフィールドメモリを
必要とする機能が実現されている。
【発明が解決しようとする課題】しかしながら、上述の
従来技術の構成では、3次元Y/C分離を行うために1
フレーム分すなわち2フィールド分のフィールドメモリ
が必要とされ、スチル等のフィールドメモリを必要とす
る機能を実現するためには、さらに1フィールド分のフ
ィールドメモリが必要とされている。このように、3次
元Y/C分離を行う映像処理装置にスチル等のフィール
ドメモリを必要とする機能を付加するためには、都合3
フィールド分のフィールドメモリが必要であるため、シ
ステムが大きくなり、高価になる。
従来技術の構成では、3次元Y/C分離を行うために1
フレーム分すなわち2フィールド分のフィールドメモリ
が必要とされ、スチル等のフィールドメモリを必要とす
る機能を実現するためには、さらに1フィールド分のフ
ィールドメモリが必要とされている。このように、3次
元Y/C分離を行う映像処理装置にスチル等のフィール
ドメモリを必要とする機能を付加するためには、都合3
フィールド分のフィールドメモリが必要であるため、シ
ステムが大きくなり、高価になる。
【0011】そこで本発明は、3次元Y/C分離を行う
映像処理装置において、標準信号が入力されたときには
動き検出及びフレーム間Y/C分離を行うために使用さ
れている2個の動き検出用フィールドメモリが、非標準
信号が入力されたとき、及びスチル等の2次元Y/C分
離しか行うことのできない機能が要求されたときには、
使用されていないことに着目し、フィールドメモリを必
要とするスチル等の機能が要求されたときには、これら
使用されていない動き検出用フィールドメモリをスチル
等の機能を実現するためのフィールドメモリとして使用
し、余分なフィールドメモリを付加することなく当該機
能を実現する手段を提供することを目的としている。
映像処理装置において、標準信号が入力されたときには
動き検出及びフレーム間Y/C分離を行うために使用さ
れている2個の動き検出用フィールドメモリが、非標準
信号が入力されたとき、及びスチル等の2次元Y/C分
離しか行うことのできない機能が要求されたときには、
使用されていないことに着目し、フィールドメモリを必
要とするスチル等の機能が要求されたときには、これら
使用されていない動き検出用フィールドメモリをスチル
等の機能を実現するためのフィールドメモリとして使用
し、余分なフィールドメモリを付加することなく当該機
能を実現する手段を提供することを目的としている。
【0012】
【課題を解決するための手段】本発明の映像処理装置
は、第1のフィールドメモリ及び第2のフィールドメモ
リを有し3次元Y/C分離を行う3次元Y/C分離手段
を備える映像処理装置において、フィールドメモリを使
用する機能が要求されたときには第2のフィールドメモ
リを用いずに、第1のフィールドメモリを用いて当該機
能を実現する。
は、第1のフィールドメモリ及び第2のフィールドメモ
リを有し3次元Y/C分離を行う3次元Y/C分離手段
を備える映像処理装置において、フィールドメモリを使
用する機能が要求されたときには第2のフィールドメモ
リを用いずに、第1のフィールドメモリを用いて当該機
能を実現する。
【0013】さらに、3次元Y/C分離手段は、複合映
像信号が入力される複合映像信号入力端と、色信号が出
力される色信号出力端と、輝度信号が出力される輝度信
号出力端と、複合映像信号入力端に入力が、色信号及び
輝度信号出力端に各々の出力が接続され第1及び第2の
フィールドメモリを含みフレーム間のY/C分離を行う
フレーム間Y/C分離手段と、映像信号入力端に入力
が、色信号及び輝度信号出力端に各々の出力が接続され
ライン間のY/C分離を行う2次元Y/C分離手段と、
キー入力を検出するキー入力検出手段とを備え、キー入
力検出回路によってキー入力としてフィールドメモリを
必要とする機能が要求されたことを検出したとき、3次
元Y/C分離手段は第1のフィールドメモリの書き込み
を禁止すると共に、第1のフィールドメモリの出力を2
次元Y/C分離手段に供給することにより、当該機能を
実現する。
像信号が入力される複合映像信号入力端と、色信号が出
力される色信号出力端と、輝度信号が出力される輝度信
号出力端と、複合映像信号入力端に入力が、色信号及び
輝度信号出力端に各々の出力が接続され第1及び第2の
フィールドメモリを含みフレーム間のY/C分離を行う
フレーム間Y/C分離手段と、映像信号入力端に入力
が、色信号及び輝度信号出力端に各々の出力が接続され
ライン間のY/C分離を行う2次元Y/C分離手段と、
キー入力を検出するキー入力検出手段とを備え、キー入
力検出回路によってキー入力としてフィールドメモリを
必要とする機能が要求されたことを検出したとき、3次
元Y/C分離手段は第1のフィールドメモリの書き込み
を禁止すると共に、第1のフィールドメモリの出力を2
次元Y/C分離手段に供給することにより、当該機能を
実現する。
【0014】またさらに、本発明の映像処理装置は、複
合映像信号が標準信号でありかつ動画である場合及び非
標準信号である場合に2次元Y/C分離手段を用い、複
合映像信号が標準信号でありかつ静止画である場合にフ
レーム間Y/C分離手段を用いる制御手段をさらに備え
る。
合映像信号が標準信号でありかつ動画である場合及び非
標準信号である場合に2次元Y/C分離手段を用い、複
合映像信号が標準信号でありかつ静止画である場合にフ
レーム間Y/C分離手段を用いる制御手段をさらに備え
る。
【0015】
【作用】以上のように、本発明では標準信号が入力され
たときにはフレーム間Y/C分離及び動き検出回路に使
用している2個の動き検出用フィールドメモリを、スチ
ル等の要求された機能を実現するためのフィールドメモ
リとして使用することにより、新たなフィールドメモリ
を付加することなくシステムを構成することができ、シ
ステムの構成を小さく、かつ低価格でスチル等のフィー
ルドメモリを必要とする機能を実現することができる。
たときにはフレーム間Y/C分離及び動き検出回路に使
用している2個の動き検出用フィールドメモリを、スチ
ル等の要求された機能を実現するためのフィールドメモ
リとして使用することにより、新たなフィールドメモリ
を付加することなくシステムを構成することができ、シ
ステムの構成を小さく、かつ低価格でスチル等のフィー
ルドメモリを必要とする機能を実現することができる。
【0016】
【実施例】以下、本発明の実施例につき図面を参照しな
がら説明する。
がら説明する。
【0017】本発明の第1の実施例を図1に示す。本発
明の映像処理装置は、複合映像信号が入力される入力端
101と、入力が入力端101に接続された標準・非標
準検出回路と105と、入力端101に接続され制御信
号208が入力される動き検出用フィールドメモリ10
8と、入力がフィールドメモリ108の出力に接続され
制御信号205が入力されるフィールドメモリ109
と、入力が入力端101とフィールドメモリ109の出
力に接続された動き検出回路110と、キー入力信号2
12に基づいてスチル等の機能が要求されたことを検出
し制御信号202を出力するキー入力検出回路106
と、2次元Y/C分離回路111と、2次元Y/C分離
回路111の入力にフィールドメモリ108の出力また
は入力端101を制御信号209に基づいて選択的に接
続する切替回路116と、各々の入力に入力端101と
フィールドメモリ109の出力とが入力され減算を行う
減算回路112と、2次元Y/C分離回路と減算回路1
12の出力を制御信号206に基づいて選択的に色信号
出力端103に接続する切替回路114と、キー入力検
出回路106、標準・非標準検出回路107及び動き検
出回路110の出力が接続され制御信号208、20
5、209及び206を各々フィールドメモリ108、
109、切替回路116及び切替回路114に供給する
コントローラ115と、入力が各々色信号出力端103
と入力端101とに接続され減算した結果を輝度信号出
力端102に出力する減算回路113とによって構成さ
れる。なお、従来技術と同じ機能を有する回路ブロック
には、同一の番号を使用している。
明の映像処理装置は、複合映像信号が入力される入力端
101と、入力が入力端101に接続された標準・非標
準検出回路と105と、入力端101に接続され制御信
号208が入力される動き検出用フィールドメモリ10
8と、入力がフィールドメモリ108の出力に接続され
制御信号205が入力されるフィールドメモリ109
と、入力が入力端101とフィールドメモリ109の出
力に接続された動き検出回路110と、キー入力信号2
12に基づいてスチル等の機能が要求されたことを検出
し制御信号202を出力するキー入力検出回路106
と、2次元Y/C分離回路111と、2次元Y/C分離
回路111の入力にフィールドメモリ108の出力また
は入力端101を制御信号209に基づいて選択的に接
続する切替回路116と、各々の入力に入力端101と
フィールドメモリ109の出力とが入力され減算を行う
減算回路112と、2次元Y/C分離回路と減算回路1
12の出力を制御信号206に基づいて選択的に色信号
出力端103に接続する切替回路114と、キー入力検
出回路106、標準・非標準検出回路107及び動き検
出回路110の出力が接続され制御信号208、20
5、209及び206を各々フィールドメモリ108、
109、切替回路116及び切替回路114に供給する
コントローラ115と、入力が各々色信号出力端103
と入力端101とに接続され減算した結果を輝度信号出
力端102に出力する減算回路113とによって構成さ
れる。なお、従来技術と同じ機能を有する回路ブロック
には、同一の番号を使用している。
【0018】本発明の映像処理装置は、複合映像信号と
して標準信号が入力されたときは、標準・非標準検出回
路107によって標準信号であることを検出し、検出結
果を制御信号201としてコントローラ115に入力す
る。当該制御信号201を入力されたコントローラ11
5は、切替回路116に制御信号209を送り入力端1
01を2次元Y/C分離回路111に接続する。入力端
101に入力された複合映像信号が標準信号であり、キ
ー入力検出回路106が何の機能も検出していなけれ
ば、入力された標準信号は、動き検出回路110によっ
て動画であることが検出されたとき、もしくは静止画で
あることが検出されたときは従来技術で説明したと同様
にして、2次元Y/C分離回路111の出力、もしくは
減算回路112の出力をコントローラ115からの制御
信号206に基づいて色信号出力端103に接続する。
さらに、キー入力検出回路106によってスチル等のフ
ィールドメモリを使用する機能が要求されていることが
検出されると、スチルによって使用されるのは1フィー
ルド分の記憶された複合映像信号であるため、常に同一
の複合映像信号が3次元Y/C分離されることになる
が、このスチルの複合映像信号は非標準信号であるため
2次元Y/C分離しか行うことができない。したがっ
て、スチルの要求がキー入力検出回路106によって検
出されると切替回路116は制御信号209によって制
御され、フィールドメモリ108の出力を2次元Y/C
分離回路111に接続するように切り替えられる。
して標準信号が入力されたときは、標準・非標準検出回
路107によって標準信号であることを検出し、検出結
果を制御信号201としてコントローラ115に入力す
る。当該制御信号201を入力されたコントローラ11
5は、切替回路116に制御信号209を送り入力端1
01を2次元Y/C分離回路111に接続する。入力端
101に入力された複合映像信号が標準信号であり、キ
ー入力検出回路106が何の機能も検出していなけれ
ば、入力された標準信号は、動き検出回路110によっ
て動画であることが検出されたとき、もしくは静止画で
あることが検出されたときは従来技術で説明したと同様
にして、2次元Y/C分離回路111の出力、もしくは
減算回路112の出力をコントローラ115からの制御
信号206に基づいて色信号出力端103に接続する。
さらに、キー入力検出回路106によってスチル等のフ
ィールドメモリを使用する機能が要求されていることが
検出されると、スチルによって使用されるのは1フィー
ルド分の記憶された複合映像信号であるため、常に同一
の複合映像信号が3次元Y/C分離されることになる
が、このスチルの複合映像信号は非標準信号であるため
2次元Y/C分離しか行うことができない。したがっ
て、スチルの要求がキー入力検出回路106によって検
出されると切替回路116は制御信号209によって制
御され、フィールドメモリ108の出力を2次元Y/C
分離回路111に接続するように切り替えられる。
【0019】複合映像信号として非標準信号が入力され
たときは、標準・非標準検出回路107によって非標準
信号であることを検出し、検出結果を制御信号201と
してコントローラ115に入力する。当該制御信号20
1を入力されたコントローラ115は、制御信号206
によって2次元Y/C分離回路111を色信号出力端1
03に接続するように切替回路114を制御する。この
とき、キー入力検出回路106が何の機能も検出してい
なければ、入力された非標準の複合映像信号はライン間
Y/C分離を2次元Y/C分離回路111によってなさ
れ、色信号を色信号出力端103、複合映像信号から色
信号を減算回路113によって減算して得られる輝度信
号を輝度信号出力端102に出力する。一方、キー入力
検出回路106がキー入力信号212にスチル等のフィ
ールドメモリを必要とする機能が要求されていることを
検出したときは、コントローラ115は切替回路116
をフィールドメモリ108の出力が2次元Y/C分離回
路の入力に接続されるように制御すると共に、フィール
ドメモリ108内に記憶されている複合映像信号の書き
換え、すなわち更新を停止させるように制御信号208
を出力する。このように、フィールドメモリ108の書
き込みを制御信号208により制御することによって、
フィールドメモリを必要とする機能が要求されたときに
は、標準信号が入力されているときに動き検出もしくは
フレーム間Y/C分離用に使用されているフィールドメ
モリ108をスチル用フィールドメモリとして利用する
ことによって、新たなフィールドメモリを付加すること
なく当該機能を実現することが可能となる。
たときは、標準・非標準検出回路107によって非標準
信号であることを検出し、検出結果を制御信号201と
してコントローラ115に入力する。当該制御信号20
1を入力されたコントローラ115は、制御信号206
によって2次元Y/C分離回路111を色信号出力端1
03に接続するように切替回路114を制御する。この
とき、キー入力検出回路106が何の機能も検出してい
なければ、入力された非標準の複合映像信号はライン間
Y/C分離を2次元Y/C分離回路111によってなさ
れ、色信号を色信号出力端103、複合映像信号から色
信号を減算回路113によって減算して得られる輝度信
号を輝度信号出力端102に出力する。一方、キー入力
検出回路106がキー入力信号212にスチル等のフィ
ールドメモリを必要とする機能が要求されていることを
検出したときは、コントローラ115は切替回路116
をフィールドメモリ108の出力が2次元Y/C分離回
路の入力に接続されるように制御すると共に、フィール
ドメモリ108内に記憶されている複合映像信号の書き
換え、すなわち更新を停止させるように制御信号208
を出力する。このように、フィールドメモリ108の書
き込みを制御信号208により制御することによって、
フィールドメモリを必要とする機能が要求されたときに
は、標準信号が入力されているときに動き検出もしくは
フレーム間Y/C分離用に使用されているフィールドメ
モリ108をスチル用フィールドメモリとして利用する
ことによって、新たなフィールドメモリを付加すること
なく当該機能を実現することが可能となる。
【0020】本発明の第2の実施例を第2図に示す。な
お、同一の番号の回路については、すでに説明してある
ので説明を省略する。
お、同一の番号の回路については、すでに説明してある
ので説明を省略する。
【0021】本実施例は、上述した実施例と基本的に同
一であるが、3次元Y/C分離ブロック21と、コント
ロールブロック20及びフィールドメモリ108、10
9の各ブロックに分割されている点が異なる。すなわ
ち、3次元Y/C分離ブロックは、従来から使用されて
いる構成のものであって、図1で示した本発明の第1の
実施例とは2次元Y/C分離回路の出力とフレーム間Y
/C分離を行う減算回路112の出力を選択する切替手
段114がキー入力検出回路106の出力と動き検出回
路の出力とをオア回路119を介して制御することによ
って制御されていることと、動き検出回路110への1
フィールド前の複合映像信号がコントロールブロック2
0内の切替回路116の一方の入力に接続され、コント
ローラ120からの制御信号209によって制御されて
いる点で異なり、さらに、動き検出用フィールドメモリ
108への複合映像信号はコントロールブロック20内
のコントローラ120からの制御信号211によって3
次元Y/C分離ブロック21内に設けられ切替回路11
6の出力を2次元Y/C分離回路111(2ライン分遅
延した分離されていない複合映像信号も出力している)
と動き検出用フィールドメモリ108との間に接続され
たスイッチ118を、制御信号210によってコントロ
ールブロック20内設けられ入力端101と動き検出用
フィールドメモリ108との間に接続されたスイッチ1
17を制御することによって行われる。そして、動き検
出用フィールドメモリ108の出力は、切替回路116
の他方の入力に接続されている。このような構成とする
ことによって、標準の複合映像信号が入力されたときは
2次元Y/C分離回路111に入力端101を接続する
よう切替回路116を制御信号209で制御すると共
に、スイッチ118を導通させるように制御信号211
を制御する。ここで、キー入力検出回路106によって
フィールドメモリを使用する機能が要求されたことを検
出したときは、コントローラ120によってスイッチ1
17を導通させ、スイッチ118を非導通とさせると共
に、切替回路116を動き検出用フィールドメモリ10
8の出力が2次元Y/C分離回路に接続するように制御
する。また、非標準の複合映像信号が入力されたとき
は、切替回路116を2次元Y/C分離回路111と入
力端101とを接続するように制御し、スイッチ118
を導通状態にスイッチ117を非導通状態にする。ここ
で、キー入力検出回路106によってスチルが要求され
たことを検出したときは、切替回路116は動き検出用
フィールドメモリ108の出力を2次元Y/C分離回路
に接続すると共に、スイッチ117を導通状態に、スイ
ッチ118を非導通状態にする。ここで、スイッチ11
7によって動き検出用フィールドメモリ108には複合
映像信号が供給されていることになるが、コントローラ
120からの制御信号208によってその書き込みは制
御されている。したがって、スチルの機能が要求されて
いるときは、当該要求が無くなるまでの間動き検出フィ
ールドメモリ108への複合映像信号の書き込みを禁止
し、ストロボ(コマ送り)の機能が要求されているとき
は所定の間隔で動き検出用フィールドメモリの内容を書
き換えるように制御信号208を供給することによって
ストロボの機能をも実現することができる。このように
して、従来から用いられている3次元Y/C分離ブロッ
ク21及び動き検出用フィールドメモリ108、109
にコントロールブロック20を付加するだけで3次元Y
/C分離に使用される動き検出用フィールドメモリ10
8、109を、フィールドメモリが必要とされる機能に
おいて共通して使用することが可能となる。なお、スイ
ッチ118は3次元Y/C分離ブロック21の中に設け
てあるが、複合映像信号の遅延時間その他の問題が無け
れば、コントロールブロック20の中に設けても良い。
一であるが、3次元Y/C分離ブロック21と、コント
ロールブロック20及びフィールドメモリ108、10
9の各ブロックに分割されている点が異なる。すなわ
ち、3次元Y/C分離ブロックは、従来から使用されて
いる構成のものであって、図1で示した本発明の第1の
実施例とは2次元Y/C分離回路の出力とフレーム間Y
/C分離を行う減算回路112の出力を選択する切替手
段114がキー入力検出回路106の出力と動き検出回
路の出力とをオア回路119を介して制御することによ
って制御されていることと、動き検出回路110への1
フィールド前の複合映像信号がコントロールブロック2
0内の切替回路116の一方の入力に接続され、コント
ローラ120からの制御信号209によって制御されて
いる点で異なり、さらに、動き検出用フィールドメモリ
108への複合映像信号はコントロールブロック20内
のコントローラ120からの制御信号211によって3
次元Y/C分離ブロック21内に設けられ切替回路11
6の出力を2次元Y/C分離回路111(2ライン分遅
延した分離されていない複合映像信号も出力している)
と動き検出用フィールドメモリ108との間に接続され
たスイッチ118を、制御信号210によってコントロ
ールブロック20内設けられ入力端101と動き検出用
フィールドメモリ108との間に接続されたスイッチ1
17を制御することによって行われる。そして、動き検
出用フィールドメモリ108の出力は、切替回路116
の他方の入力に接続されている。このような構成とする
ことによって、標準の複合映像信号が入力されたときは
2次元Y/C分離回路111に入力端101を接続する
よう切替回路116を制御信号209で制御すると共
に、スイッチ118を導通させるように制御信号211
を制御する。ここで、キー入力検出回路106によって
フィールドメモリを使用する機能が要求されたことを検
出したときは、コントローラ120によってスイッチ1
17を導通させ、スイッチ118を非導通とさせると共
に、切替回路116を動き検出用フィールドメモリ10
8の出力が2次元Y/C分離回路に接続するように制御
する。また、非標準の複合映像信号が入力されたとき
は、切替回路116を2次元Y/C分離回路111と入
力端101とを接続するように制御し、スイッチ118
を導通状態にスイッチ117を非導通状態にする。ここ
で、キー入力検出回路106によってスチルが要求され
たことを検出したときは、切替回路116は動き検出用
フィールドメモリ108の出力を2次元Y/C分離回路
に接続すると共に、スイッチ117を導通状態に、スイ
ッチ118を非導通状態にする。ここで、スイッチ11
7によって動き検出用フィールドメモリ108には複合
映像信号が供給されていることになるが、コントローラ
120からの制御信号208によってその書き込みは制
御されている。したがって、スチルの機能が要求されて
いるときは、当該要求が無くなるまでの間動き検出フィ
ールドメモリ108への複合映像信号の書き込みを禁止
し、ストロボ(コマ送り)の機能が要求されているとき
は所定の間隔で動き検出用フィールドメモリの内容を書
き換えるように制御信号208を供給することによって
ストロボの機能をも実現することができる。このように
して、従来から用いられている3次元Y/C分離ブロッ
ク21及び動き検出用フィールドメモリ108、109
にコントロールブロック20を付加するだけで3次元Y
/C分離に使用される動き検出用フィールドメモリ10
8、109を、フィールドメモリが必要とされる機能に
おいて共通して使用することが可能となる。なお、スイ
ッチ118は3次元Y/C分離ブロック21の中に設け
てあるが、複合映像信号の遅延時間その他の問題が無け
れば、コントロールブロック20の中に設けても良い。
【0022】本実施例では、高機能化としてスチルもし
くはストロボを例にして説明したが、フィールドメモリ
を使用する機能であれば、スチル以外の機能であっても
何等問題はなく、フィールドメモリを1つ共用する機能
のみならず、フィールドメモリを2個すなわち、1フレ
ーム分必要とする機能も同様にして実現できることはい
うまでもない。
くはストロボを例にして説明したが、フィールドメモリ
を使用する機能であれば、スチル以外の機能であっても
何等問題はなく、フィールドメモリを1つ共用する機能
のみならず、フィールドメモリを2個すなわち、1フレ
ーム分必要とする機能も同様にして実現できることはい
うまでもない。
【0023】また、複合映像信号を受け、映像処理装置
を有し高機能化等の機能を付加されるものであれば、L
DP、VTR、TV等に適用可能であり、本発明の趣旨
を逸脱しない範囲で種々の変更が可能であることもいう
までもない。
を有し高機能化等の機能を付加されるものであれば、L
DP、VTR、TV等に適用可能であり、本発明の趣旨
を逸脱しない範囲で種々の変更が可能であることもいう
までもない。
【0024】
【発明の効果】以上説明したように、本発明の映像処理
装置では、3次元Y/C分離を行う映像処理装置におい
て、3次元Y/C分離で必要とされるフィールドメモリ
とスチル等の機能を実現するために必要とされるフィー
ルドメモリとを共用することにより、メモリ容量を少な
くすることができるため、小さな面積で機能を付加する
こと及び、機能を追加した場合でも低価格で映像処理装
置を構成することができる。
装置では、3次元Y/C分離を行う映像処理装置におい
て、3次元Y/C分離で必要とされるフィールドメモリ
とスチル等の機能を実現するために必要とされるフィー
ルドメモリとを共用することにより、メモリ容量を少な
くすることができるため、小さな面積で機能を付加する
こと及び、機能を追加した場合でも低価格で映像処理装
置を構成することができる。
【図1】本発明の映像処理装置の第1の実施例を示すブ
ロック図。
ロック図。
【図2】本発明の映像処理装置の第2の実施例を示すブ
ロック図。
ロック図。
【図3】従来の映像処理装置の実施例を示すブロック
図。
図。
106 キー入力検出回路 107 標準・非標準検出回路 108、109 フィールドメモリ 114、116 切替回路 115 コントローラ
Claims (3)
- 【請求項1】 第1のフィールドメモリ及び第2のフィ
ールドメモリを有し3次元Y/C分離を行う3次元Y/
C分離手段を備える映像処理装置において、フィールド
メモリを使用する機能が要求されたときには前記第2の
フィールドメモリを用いずに、前記第1のフィールドメ
モリを用いて当該機能を実現することを特徴とする映像
処理装置。 - 【請求項2】 第1のフィールドメモリ及び第2のフィ
ールドメモリを有し3次元Y/C分離を行う3次元Y/
C分離手段を備える映像処理装置において、前記3次元
Y/C分離手段は、複合映像信号が入力される入力端
と、色信号が出力される色信号出力端と、輝度信号が出
力される輝度信号出力端と、前記入力端に入力が、色信
号及び輝度信号出力端に各々の出力が接続され前記第1
及び第2のフィールドメモリを含みフレーム間のY/C
分離を行うフレーム間Y/C分離手段と、前記入力端に
入力が、前記色信号及び輝度信号出力端に各々の出力が
接続されライン間のY/C分離を行う2次元Y/C分離
手段と、キー入力を検出するキー入力検出手段とを備
え、前記キー入力検出回路によってキー入力としてフィ
ールドメモリを必要とする機能が要求されたことを検出
したとき、前記3次元Y/C分離手段は前記第1のフィ
ールドメモリの書き込みを禁止すると共に、前記第1の
フィールドメモリの出力を前記2次元Y/C分離手段に
供給することにより、当該機能を実現することを特徴と
する映像処理装置。 - 【請求項3】 前記複合映像信号が標準信号でありかつ
動画である場合及び非標準信号である場合に前記2次元
Y/C分離手段を用い、前記複合映像信号が標準信号で
ありかつ静止画である場合に前記フレーム間Y/C分離
手段を用いる制御手段をさらに備えることを特徴とする
請求項2記載の映像処理装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6170934A JP2699876B2 (ja) | 1994-07-22 | 1994-07-22 | 映像信号処理装置 |
KR1019950021260A KR100191093B1 (ko) | 1994-07-22 | 1995-07-20 | 영상 신호 처리 장치 |
US08/504,503 US5589888A (en) | 1994-07-22 | 1995-07-20 | YC separation and still picture reproducing circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6170934A JP2699876B2 (ja) | 1994-07-22 | 1994-07-22 | 映像信号処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0837670A JPH0837670A (ja) | 1996-02-06 |
JP2699876B2 true JP2699876B2 (ja) | 1998-01-19 |
Family
ID=15914082
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6170934A Expired - Fee Related JP2699876B2 (ja) | 1994-07-22 | 1994-07-22 | 映像信号処理装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5589888A (ja) |
JP (1) | JP2699876B2 (ja) |
KR (1) | KR100191093B1 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0164510B1 (ko) * | 1995-10-06 | 1999-03-20 | 김광호 | 복합 영상 기기의 출력 영상 신호 변환 장치 및 그 방법 |
KR100205259B1 (ko) * | 1996-03-04 | 1999-07-01 | 구자홍 | 액티브매트릭스 액정디스플레이의 구동회로 |
KR100202565B1 (ko) * | 1996-03-23 | 1999-06-15 | 구자홍 | 복합영상신호의 3차원 휘도/색신호 분리 장치 |
KR100400209B1 (ko) * | 1996-10-31 | 2003-12-31 | 삼성전자주식회사 | 텔레비젼(tv)신호로부터삼차원동영상을발생시키는장치 |
KR100407952B1 (ko) * | 2001-05-09 | 2003-12-03 | 엘지전자 주식회사 | 색/휘도 신호 분리회로 및 분리방법 |
KR100428541B1 (ko) * | 2001-05-18 | 2004-04-28 | 삼성전자주식회사 | 공통의 영상출력단자를 구비한 콤비네이션 시스템 |
JP3693104B2 (ja) * | 2001-09-14 | 2005-09-07 | ソニー株式会社 | 映像信号処理装置、及び映像信号処理方法 |
TWI229556B (en) * | 2003-12-22 | 2005-03-11 | Sunplus Technology Co Ltd | Method of motion detection for 3D comb filter video decoder |
TWI232060B (en) * | 2003-12-22 | 2005-05-01 | Sunplus Technology Co Ltd | A method of inter-frame Y/C separation |
US7492415B2 (en) * | 2004-02-05 | 2009-02-17 | Broadcom Corporation | Method and system for data compression for storage of 3D comb filter data |
TWI242382B (en) * | 2004-08-31 | 2005-10-21 | Sunplus Technology Co Ltd | Three-dimensional video composite signal demodulating method and system capable of inhibiting pseudo-color noises |
JP2009044450A (ja) * | 2007-08-08 | 2009-02-26 | Toshiba Microelectronics Corp | 3次元y/c分離回路 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2562696B2 (ja) * | 1988-11-09 | 1996-12-11 | 三洋電機株式会社 | テレビジョン受像機 |
JP2523886B2 (ja) * | 1989-08-04 | 1996-08-14 | 松下電器産業株式会社 | ドット妨害除去装置及び色副搬送波垂直相関検出装置 |
JPH06113323A (ja) * | 1992-09-28 | 1994-04-22 | Nec Corp | Yc分離回路 |
-
1994
- 1994-07-22 JP JP6170934A patent/JP2699876B2/ja not_active Expired - Fee Related
-
1995
- 1995-07-20 US US08/504,503 patent/US5589888A/en not_active Expired - Fee Related
- 1995-07-20 KR KR1019950021260A patent/KR100191093B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100191093B1 (ko) | 1999-06-15 |
US5589888A (en) | 1996-12-31 |
KR960005554A (ko) | 1996-02-23 |
JPH0837670A (ja) | 1996-02-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2699876B2 (ja) | 映像信号処理装置 | |
KR940001439B1 (ko) | 자막정보 중첩회로 | |
JPH0477513B2 (ja) | ||
US5315396A (en) | Dropout compensation device | |
US5949957A (en) | Video camera having storage medium-equipped recorder-reproducer and control method thereof | |
JPH05268543A (ja) | ピクチャ・イン・ピクチャシステム | |
JPH01264376A (ja) | 複数画面を表示可能とする信号処理回路 | |
JP3112078B2 (ja) | 画像記憶装置 | |
KR940000967Y1 (ko) | 멀티 영상 처리 시스템의 색신호 절환회로 | |
JP2860988B2 (ja) | 画像記憶装置 | |
JP3042116B2 (ja) | Vtr装置 | |
JP2692128B2 (ja) | 画像処理回路 | |
JPS58123284A (ja) | 静止画像信号補償回路 | |
JPH0535672Y2 (ja) | ||
JP2737148B2 (ja) | 画像記憶装置 | |
JPH05145862A (ja) | 信号入出力装置 | |
JP2873035B2 (ja) | 画像再生装置 | |
JP2782718B2 (ja) | 画像処理装置 | |
JP2681996B2 (ja) | 画像処理装置 | |
KR950010026B1 (ko) | 캠코더의 타이틀소스 변경회로 | |
JPH06303495A (ja) | カメラ一体型ビデオテープレコーダ | |
JPH02109483A (ja) | テレビ受信機 | |
JPH06245155A (ja) | モニタ装置 | |
JPH07122054A (ja) | 記録再生装置 | |
JPS6386683A (ja) | 映像信号の記録再生装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970826 |
|
LAPS | Cancellation because of no payment of annual fees |