JP2698232B2 - 半導体記憶装置 - Google Patents
半導体記憶装置Info
- Publication number
- JP2698232B2 JP2698232B2 JP3127567A JP12756791A JP2698232B2 JP 2698232 B2 JP2698232 B2 JP 2698232B2 JP 3127567 A JP3127567 A JP 3127567A JP 12756791 A JP12756791 A JP 12756791A JP 2698232 B2 JP2698232 B2 JP 2698232B2
- Authority
- JP
- Japan
- Prior art keywords
- bit line
- mos transistor
- precharge
- sense amplifier
- pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dram (AREA)
Description
【0001】
【産業上の利用分野】本発明は、半導体記憶装置に関
し、特にメモリセルにキャパシタが用いられるダイナミ
ック型半導体記憶装置(DRAM)の高速化に関する。
し、特にメモリセルにキャパシタが用いられるダイナミ
ック型半導体記憶装置(DRAM)の高速化に関する。
【0002】
【従来の技術】近年DRAMにおいては高集積化及び大
容量化が進み、4MビットDRAM、16MビットDR
AMのような大容量メモリが出現している。更に、アク
セスタイムの短縮化が図られ、40ns程度の高速DR
AMが開発されている。
容量化が進み、4MビットDRAM、16MビットDR
AMのような大容量メモリが出現している。更に、アク
セスタイムの短縮化が図られ、40ns程度の高速DR
AMが開発されている。
【0003】この種のDRAMにおいては、メモリセル
が1個のキャパシタと1個のセルトランジスタで構成さ
れ、キャパシタ内に蓄積された電荷の有無によってデー
タ記憶を行い、読み出し及びリストア動作は選択された
メモリセルのセルトランジスタが導通状態となり、ビッ
ト線との電荷の授受により生じた一対のビット線間の微
少な差電圧(通常100mV〜200mV)が差動増幅
器よりなるセンスアンプにより増幅されることにより行
われる。
が1個のキャパシタと1個のセルトランジスタで構成さ
れ、キャパシタ内に蓄積された電荷の有無によってデー
タ記憶を行い、読み出し及びリストア動作は選択された
メモリセルのセルトランジスタが導通状態となり、ビッ
ト線との電荷の授受により生じた一対のビット線間の微
少な差電圧(通常100mV〜200mV)が差動増幅
器よりなるセンスアンプにより増幅されることにより行
われる。
【0004】そして、メモリセルへのリストア動作が終
了するとビット線上に読み出された「H」と「L」の電
圧をその中間電圧である 1/2 Vccにプリチャージす
るいわゆる1/2 Vccプリチャージ方式が一般に行なわ
れている。
了するとビット線上に読み出された「H」と「L」の電
圧をその中間電圧である 1/2 Vccにプリチャージす
るいわゆる1/2 Vccプリチャージ方式が一般に行なわ
れている。
【0005】したがって、アクセスタイムを短縮するた
めには、センスアンプのセンス動作及びプリチャージ動
作を短時間で行なう必要がある。
めには、センスアンプのセンス動作及びプリチャージ動
作を短時間で行なう必要がある。
【0006】以下、この種の高速DRAMに用いられて
いる回路方式を説明する。
いる回路方式を説明する。
【0007】図3は従来例に係る半導体記憶装置を示す
回路図、図4はこの回路の動作波形図である。
回路図、図4はこの回路の動作波形図である。
【0008】図3において、BL及び*BLはビット
線、MCi及びMCi+1はビット線BL j及びBLj+1に接
続されたメモリセル、WLi及びWLi+1はメモリセルM
Ci及びMCi+1を選択するワード線、SAは選択された
メモリセルMCiの電荷の有無によってビット線BLj及
びBLj+1に生じた微少電位差を拡大するためのセンス
アンプ、QTj及びQTj+1はセンスアンプSAのセンスノ
ードS及び*Sとビット線BLj及びBLj+1の間に設け
られたMOSトランジスタ、RASCKはローアドレス
制御信号*RASの信号変化を遅延することによって、
センスアンプSAの動作を制御する制御クロックφN及
びφPとMOSトランジスタQTj及びQTj+1を制御する
制御クロックφT等を発生出力する制御回路、PGはビ
ット線BLj及びBLj+1に1/2VCCの電圧を発生出力
するプリチャージ回路、QPj及びQPj+ 1はプリチャージ
回路PGとビット線BLj及びBLj+1の間に設けられた
MOSトランジスタ、I/O及び*I/Oは入力線であ
ってカラム選択信号CYiによって制御されたMOSト
ランジスタQYj及びQYj+1を介してセンスアンプSAの
センスノードS及び*Sに接続されている。、次にこの
回路の動作を図3を参照して説明する。
線、MCi及びMCi+1はビット線BL j及びBLj+1に接
続されたメモリセル、WLi及びWLi+1はメモリセルM
Ci及びMCi+1を選択するワード線、SAは選択された
メモリセルMCiの電荷の有無によってビット線BLj及
びBLj+1に生じた微少電位差を拡大するためのセンス
アンプ、QTj及びQTj+1はセンスアンプSAのセンスノ
ードS及び*Sとビット線BLj及びBLj+1の間に設け
られたMOSトランジスタ、RASCKはローアドレス
制御信号*RASの信号変化を遅延することによって、
センスアンプSAの動作を制御する制御クロックφN及
びφPとMOSトランジスタQTj及びQTj+1を制御する
制御クロックφT等を発生出力する制御回路、PGはビ
ット線BLj及びBLj+1に1/2VCCの電圧を発生出力
するプリチャージ回路、QPj及びQPj+ 1はプリチャージ
回路PGとビット線BLj及びBLj+1の間に設けられた
MOSトランジスタ、I/O及び*I/Oは入力線であ
ってカラム選択信号CYiによって制御されたMOSト
ランジスタQYj及びQYj+1を介してセンスアンプSAの
センスノードS及び*Sに接続されている。、次にこの
回路の動作を図3を参照して説明する。
【0009】まず、制御クロックφTはVCC+Vt(VCC
は電源電圧、VtはMOSトランジスタQTj及びQTj+1
のスレッショルド電圧)以上の8Vにあり、MOSトラ
ンジスタQTj及びQTj+1はオン状態となる。
は電源電圧、VtはMOSトランジスタQTj及びQTj+1
のスレッショルド電圧)以上の8Vにあり、MOSトラ
ンジスタQTj及びQTj+1はオン状態となる。
【0010】ここでビット線BLj及びBLj+1は前サイ
クルにおいて電圧1/2VCCにプリチャージされてい
る。
クルにおいて電圧1/2VCCにプリチャージされてい
る。
【0011】次に、ローアドレス制御信号*RASの立
ち下がりに従って、選択されたワード線WLiがVCC+
Vt(VtはメモリセルMCiのスレッショルド電圧)以
上の8Vに上昇する。これにより、メモリセルMCiに
蓄積された電荷の有無に従って、ビット線BLj及びB
Lj+1に電位差が生じる。
ち下がりに従って、選択されたワード線WLiがVCC+
Vt(VtはメモリセルMCiのスレッショルド電圧)以
上の8Vに上昇する。これにより、メモリセルMCiに
蓄積された電荷の有無に従って、ビット線BLj及びB
Lj+1に電位差が生じる。
【0012】次に、制御クロックφTが接地電圧まで降
下しMOSトランジスタQTj及びQT j+1がオフする。
下しMOSトランジスタQTj及びQT j+1がオフする。
【0013】その後、センスアンプSAが活性化するこ
とにより、センスアンプSAのセンスノードS及び*S
に生じた電位差が高速に拡大する。
とにより、センスアンプSAのセンスノードS及び*S
に生じた電位差が高速に拡大する。
【0014】そして、再び制御信号φTが8Vに上昇す
ることによりMOSトランジスタQT j及びQTj+1がオン
し、センスアンプSAによって拡大された電圧VCCある
いは接地電圧がビット線BLjあるいはBLj+1に伝達さ
れる。このとき、メモリセルMCi内の電荷は読み出し
前の状態にもどり、リフレッシュされたことになる。
ることによりMOSトランジスタQT j及びQTj+1がオン
し、センスアンプSAによって拡大された電圧VCCある
いは接地電圧がビット線BLjあるいはBLj+1に伝達さ
れる。このとき、メモリセルMCi内の電荷は読み出し
前の状態にもどり、リフレッシュされたことになる。
【0015】その後、カラムアドレス制御信号*CAS
(図示せず)の立ち下がりに基づいて選択されたカラム
選択信号CYiが上昇し、ビット線BLj及びBLj+1の
データが入出力線I/O及び*I/Oに転送される。ロ
ーアドレス制御信号*RASが上昇すると、カラム選択
信号CYiが立ち下がり、ワード線WLiが立ち下がる。
そしてプリチャージクロックφPGの立ち上がりを受け
て、MOSトランジスタQPj及びQPj+1がオンし、プリ
チャージ回路PGの出力によってビット線BL j及びB
Lj+1が中間電圧の1/2VCCにプリチャージされる。
(図示せず)の立ち下がりに基づいて選択されたカラム
選択信号CYiが上昇し、ビット線BLj及びBLj+1の
データが入出力線I/O及び*I/Oに転送される。ロ
ーアドレス制御信号*RASが上昇すると、カラム選択
信号CYiが立ち下がり、ワード線WLiが立ち下がる。
そしてプリチャージクロックφPGの立ち上がりを受け
て、MOSトランジスタQPj及びQPj+1がオンし、プリ
チャージ回路PGの出力によってビット線BL j及びB
Lj+1が中間電圧の1/2VCCにプリチャージされる。
【0016】このように、MOSトランジスタのQTj及
びQTj+1をセンス動作時にオフするように制御すること
により、センスアンプSAの高速化が図れ、読み出し及
びリストア動作終了後にビット線BLj及びBLj+1を1
/2VCCにプリチャージすることによってビット線BL
j及びBLj+1の充放電時間を短縮化し、アクセスタイム
の短縮化を図っていた。
びQTj+1をセンス動作時にオフするように制御すること
により、センスアンプSAの高速化が図れ、読み出し及
びリストア動作終了後にビット線BLj及びBLj+1を1
/2VCCにプリチャージすることによってビット線BL
j及びBLj+1の充放電時間を短縮化し、アクセスタイム
の短縮化を図っていた。
【0017】
【発明が解決しようとする課題】しかしながら、上述し
た方式によると、リストア時においてセンスアンプSA
はビット線BLj及びBLj+1の両方に拡大された電圧を
伝達しているのでリストア時間が長くかかり、またプリ
チャージ時においてはプリチャージ回路はビット線BL
j及びBLj+1の両方を同時にプリチャージしているので
プリチャージ時間が長くなる。
た方式によると、リストア時においてセンスアンプSA
はビット線BLj及びBLj+1の両方に拡大された電圧を
伝達しているのでリストア時間が長くかかり、またプリ
チャージ時においてはプリチャージ回路はビット線BL
j及びBLj+1の両方を同時にプリチャージしているので
プリチャージ時間が長くなる。
【0018】このため、アクセスタイムを短縮すること
ができなかった。
ができなかった。
【0019】
【課題を解決するための手段】本発明は、上述した従来
の問題点に鑑みてなされたものであり、その特徴とする
点は、センスアンプSAがセンス動作を開始した後に非
選択側のビット線BL j+1をセンスアンプSAから切り
離してメモリセルMCiをリストアし、その後プリチャ
ージクロックφPGの立ち上がりに基づいて該ビット線B
Lj+1のプリチャージを選択されたメモリセルMCi側の
ビット線BLjのプリチャージに先行して開始するよう
にしたことにある。
の問題点に鑑みてなされたものであり、その特徴とする
点は、センスアンプSAがセンス動作を開始した後に非
選択側のビット線BL j+1をセンスアンプSAから切り
離してメモリセルMCiをリストアし、その後プリチャ
ージクロックφPGの立ち上がりに基づいて該ビット線B
Lj+1のプリチャージを選択されたメモリセルMCi側の
ビット線BLjのプリチャージに先行して開始するよう
にしたことにある。
【0020】すなわち、本発明は複数のメモリセルMC
i及びMCi+1が接続されたビット線対BLj及びBLj+1
と、該ビット線対BLj及びBLj+1の一端に接続された
センスアンプSAと、前記ビット線対の他の端に接続さ
れたプリチャージ回路PGと、前記センスアンプSAと
前記ビット線対BLj及びBLj+1との間に接続された第
1のMOSトランジスタ対Q1j及びQ1j+1と、前記プリ
チャージ回路PGと前記ビット線対BLj及びBLj+1と
の間に接続された第2のMOSトランジスタ対Q2j及び
Q2j+1とを備え、前記メモリセルMCiのデータが前記
ビット線BLjに読み出され、前記センスアンプSAが
センス動作を開始した後に、前記第1のMOSトランジ
スタ対Q1j及びQ1j+1のうち非選択のメモリセルMC
j+1側のビット線BLj+1に接続されたMOSトランジス
タQ1j+1がオフし、かつ前記第2のMOSトランジスタ
対Q2j及びQ2j+1のうち選択されたメモリセルMCi側
のビット線BLjに接続されたMOSトランジスタQ2j
がオフし、その後プリチャージクロックφPGの変化を受
けて前記プリチャージ回路PGは前記非選択のメモリセ
ルMCj+1側のビット線BLj+1のプリチャージを前記ビ
ット線BLjのプリチャージに先行して開始することを
特徴としている。
i及びMCi+1が接続されたビット線対BLj及びBLj+1
と、該ビット線対BLj及びBLj+1の一端に接続された
センスアンプSAと、前記ビット線対の他の端に接続さ
れたプリチャージ回路PGと、前記センスアンプSAと
前記ビット線対BLj及びBLj+1との間に接続された第
1のMOSトランジスタ対Q1j及びQ1j+1と、前記プリ
チャージ回路PGと前記ビット線対BLj及びBLj+1と
の間に接続された第2のMOSトランジスタ対Q2j及び
Q2j+1とを備え、前記メモリセルMCiのデータが前記
ビット線BLjに読み出され、前記センスアンプSAが
センス動作を開始した後に、前記第1のMOSトランジ
スタ対Q1j及びQ1j+1のうち非選択のメモリセルMC
j+1側のビット線BLj+1に接続されたMOSトランジス
タQ1j+1がオフし、かつ前記第2のMOSトランジスタ
対Q2j及びQ2j+1のうち選択されたメモリセルMCi側
のビット線BLjに接続されたMOSトランジスタQ2j
がオフし、その後プリチャージクロックφPGの変化を受
けて前記プリチャージ回路PGは前記非選択のメモリセ
ルMCj+1側のビット線BLj+1のプリチャージを前記ビ
ット線BLjのプリチャージに先行して開始することを
特徴としている。
【0021】
【作用】上述の手段によれば、第1のMOSトランジス
タ対Q1j及びQ1j+1のうち非選択のメモリセルMCi+1
側のビット線BLj+1に接続されたMOSトランジスタ
Q 1j+1は、メモリセルMCiのデータが前記ビット線B
Ljに読み出された後にオフになって前記ビット線BL
j+1はセンスアンプSAから切り離され、センスアンプ
SAにかかる負荷容量は半減するので、センスアンプS
Aのセンス動作が高速に行えるように作用する。
タ対Q1j及びQ1j+1のうち非選択のメモリセルMCi+1
側のビット線BLj+1に接続されたMOSトランジスタ
Q 1j+1は、メモリセルMCiのデータが前記ビット線B
Ljに読み出された後にオフになって前記ビット線BL
j+1はセンスアンプSAから切り離され、センスアンプ
SAにかかる負荷容量は半減するので、センスアンプS
Aのセンス動作が高速に行えるように作用する。
【0022】そしてこの時第2のMOSトランジスタ対
Q2j及びQ2j+1のうち選択されたメモリセルMCi側の
ビット線BLjに接続されたMOSトランジスタQ2jが
オフし、前記ビット線BLjはプリチャージ回路PGか
ら切り離され、その後プリチャージクロックφPGの立ち
上がりを受けて前記プリチャージ回路PGは前記ビット
線BLj+1のプリチャージを先行して開始し、しかる後
にMOSトランジスタQ2 jがオンし前記ビット線BLj
を高速にプリチャージするように作用する。
Q2j及びQ2j+1のうち選択されたメモリセルMCi側の
ビット線BLjに接続されたMOSトランジスタQ2jが
オフし、前記ビット線BLjはプリチャージ回路PGか
ら切り離され、その後プリチャージクロックφPGの立ち
上がりを受けて前記プリチャージ回路PGは前記ビット
線BLj+1のプリチャージを先行して開始し、しかる後
にMOSトランジスタQ2 jがオンし前記ビット線BLj
を高速にプリチャージするように作用する。
【0023】これにより、リストア時間及びプリチャー
ジ時間を短縮することができるのである。
ジ時間を短縮することができるのである。
【0024】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【0025】図1は本発明の実施例を説明するための回
路図、図2はこの動作波形図を示す。図3,図4と共通
の構成部分は共通の記号が与えてあり、回路図上の相違
点はプリチャージ回路PGとビット線BLj及びBLj+1
との間に第2のMOSトランジスタ対Q2j及びQ2j+1を
設け、かつMOSトランジスタQ1j及びQ2j+1を制御ク
ロックφT1で制御し、MOSトランジスタQ1j+1とQ2j
を制御クロックφT2で制御するようにした点である。
路図、図2はこの動作波形図を示す。図3,図4と共通
の構成部分は共通の記号が与えてあり、回路図上の相違
点はプリチャージ回路PGとビット線BLj及びBLj+1
との間に第2のMOSトランジスタ対Q2j及びQ2j+1を
設け、かつMOSトランジスタQ1j及びQ2j+1を制御ク
ロックφT1で制御し、MOSトランジスタQ1j+1とQ2j
を制御クロックφT2で制御するようにした点である。
【0026】そして、この制御クロックφT1及びφT2を
以下に説明するようなタイミングで変化させることによ
り、アクセスタイムの短縮を図るものである。最初制御
クロックはφT1及びφT2はVCC+Vt以上の8Vにあ
り、第1のMOSトランジスタ対Q1j及びQ1j+1と第2
のMOSトランジスタQ2j及びQ2j+1はいずれもオン状
態にある。
以下に説明するようなタイミングで変化させることによ
り、アクセスタイムの短縮を図るものである。最初制御
クロックはφT1及びφT2はVCC+Vt以上の8Vにあ
り、第1のMOSトランジスタ対Q1j及びQ1j+1と第2
のMOSトランジスタQ2j及びQ2j+1はいずれもオン状
態にある。
【0027】次に、ローアドレス制御信号*RASの立
ち下がりに従って、選択されたワード線WLiがVCC+
Vt以上の8Vに上昇する。これにより、メモリセルM
Ciに蓄積された電荷の有無に従って、ビット線BLj及
びBLj+1に差電圧が生じる。
ち下がりに従って、選択されたワード線WLiがVCC+
Vt以上の8Vに上昇する。これにより、メモリセルM
Ciに蓄積された電荷の有無に従って、ビット線BLj及
びBLj+1に差電圧が生じる。
【0028】その後、制御クロックφPが立ち下がり、
φNが立ち上がり、これを受けてMOSトランジスタQ
SP及びQSNがオンすることによりセンスアンプSAが活
性化され、センス動作が開始し、差電圧を徐々に拡大す
る。
φNが立ち上がり、これを受けてMOSトランジスタQ
SP及びQSNがオンすることによりセンスアンプSAが活
性化され、センス動作が開始し、差電圧を徐々に拡大す
る。
【0029】そして、この差電圧がビット線BLj及び
BLj+1の負荷容量等の影響で反転しない程度に拡大し
た時点で、制御クロックφT2が立ち下がりMOSトラン
ジスタQ1j+1及びQ2jがオフする。
BLj+1の負荷容量等の影響で反転しない程度に拡大し
た時点で、制御クロックφT2が立ち下がりMOSトラン
ジスタQ1j+1及びQ2jがオフする。
【0030】これにより、非選択メモリセルMCj+1側
のビット線BLj+1はセンスアンプSAから切り離さ
れ、センスアンプSAにかかる負荷容量は半減するので
センス動作が高速化され、ビット線BLjを介してメモ
リセルMCjには電圧VCCあるいは接地電圧が短時間に
リストアされる。
のビット線BLj+1はセンスアンプSAから切り離さ
れ、センスアンプSAにかかる負荷容量は半減するので
センス動作が高速化され、ビット線BLjを介してメモ
リセルMCjには電圧VCCあるいは接地電圧が短時間に
リストアされる。
【0031】そして、プリチャージクロックφPGの立ち
上がりを受けてMOSトランジスタQPj及びQPj+1がオ
ンし、ビット線BLj+1のプリチャージを開始する。こ
のとき、MOSトランジスタQ2jはオフしているのでビ
ット線BLjはまだプリチャージされず、MOSトラン
ジスタQ1j+1はオフしているので、ビット線BLj+1を
プリチャージしても、センスアンプSAのセンスノード
*Sには影響を与えることはない。
上がりを受けてMOSトランジスタQPj及びQPj+1がオ
ンし、ビット線BLj+1のプリチャージを開始する。こ
のとき、MOSトランジスタQ2jはオフしているのでビ
ット線BLjはまだプリチャージされず、MOSトラン
ジスタQ1j+1はオフしているので、ビット線BLj+1を
プリチャージしても、センスアンプSAのセンスノード
*Sには影響を与えることはない。
【0032】その後、カラムアドレス制御信号CAS
(図示せず)の立ち下がりに基づいて選択されたカラム
選択信号CYiが上昇し、センスアンプSAによって拡
大されたセンスノードS及び*Sの電圧が入出力線I/
O及び*I/Oに転送される。
(図示せず)の立ち下がりに基づいて選択されたカラム
選択信号CYiが上昇し、センスアンプSAによって拡
大されたセンスノードS及び*Sの電圧が入出力線I/
O及び*I/Oに転送される。
【0033】ローアドレス制御信号*RASが上昇する
と、カラム選択信号CYiが立ち下がり、ワード線WLi
が立ち下がる。
と、カラム選択信号CYiが立ち下がり、ワード線WLi
が立ち下がる。
【0034】そして制御クロックφT2の立ち上がりを受
けて、MOSトランジスタQ1j+1及びQ2jがオンし、ビ
ット線BLjのプリチャージを開始する。この時点で
は、ビット線BLj+1のプリチャージはすでに完了して
いるのでプリチャージ回路PGはビット線BLjだけプ
リチャージすれば足りるので短時間でプリチャージが行
えるのである。
けて、MOSトランジスタQ1j+1及びQ2jがオンし、ビ
ット線BLjのプリチャージを開始する。この時点で
は、ビット線BLj+1のプリチャージはすでに完了して
いるのでプリチャージ回路PGはビット線BLjだけプ
リチャージすれば足りるので短時間でプリチャージが行
えるのである。
【0035】このように、本発明は、ビット線BLj及
びBLj+1に第1のMOSトランジスタQ1j及びQ1j+1
と第2のMOSトランジスタQ2j及びQ2j+1とを受け、
上述したタイミングで制御クロックφT1及びφT2を変化
させることにより、従来はビット線BLj及びBLj+1の
両方を一括して充放電していたのに対して、非選択のメ
モリセルMCi+1側のビット線BLj+1についてはセンス
アンプSAのセンス動作が開始した後にセンスアンプS
Aから切り離してリストア動作を行ない、その後かかる
ビット線BLj+1のプリチャージをビット線BLjのプリ
チャージに先行して開始するように回路を構成したもの
であり、これによりリストア時間及びプリチャージ時間
を短縮することが可能となる。
びBLj+1に第1のMOSトランジスタQ1j及びQ1j+1
と第2のMOSトランジスタQ2j及びQ2j+1とを受け、
上述したタイミングで制御クロックφT1及びφT2を変化
させることにより、従来はビット線BLj及びBLj+1の
両方を一括して充放電していたのに対して、非選択のメ
モリセルMCi+1側のビット線BLj+1についてはセンス
アンプSAのセンス動作が開始した後にセンスアンプS
Aから切り離してリストア動作を行ない、その後かかる
ビット線BLj+1のプリチャージをビット線BLjのプリ
チャージに先行して開始するように回路を構成したもの
であり、これによりリストア時間及びプリチャージ時間
を短縮することが可能となる。
【0036】
【発明の効果】上述の説明の如く、本発明によれば、メ
モリセルへのリストア時間及びビット線のプリチャージ
時間が短縮されるので、アクセスタイムの短かい高速の
ダイナミック型半導体記憶装置を実現することが可能と
なる。
モリセルへのリストア時間及びビット線のプリチャージ
時間が短縮されるので、アクセスタイムの短かい高速の
ダイナミック型半導体記憶装置を実現することが可能と
なる。
【図1】本発明の実施例に係る半導体記憶装置の回路図
である。
である。
【図2】本発明の実施例を示す動作波形図である。
【図3】従来例に係る半導体記憶装置の回路図である。
【図4】従来例の動作を示す動作波形図である。
BLj,BLj+1 ビット線 MCi,MCi+1 メモリセル WLi,WLi+1 ワード線 Q1j,Q1j+1 第1のMOSトランジスタ対 Q2j,Q2j+1 第2のMOSトランジスタ対 SA センスアンプ PG プリチャージ回路 φT1,φT2,φN,φP 制御クロック φPG プリチャージクロック RASCK 制御回路
Claims (1)
- 【請求項1】 複数のメモリセルMCi及びMCi+1が接
続されたビット線対BLj及びBLj+1と、該ビット線対
BLj及びBLj+1の一端に接続されたセンスアンプSA
と、前記ビット線対の他の端に接続されたプリチャージ
回路PGと、前記センスアンプSAと前記ビット線対B
Lj及びBLj+1との間に接続された第1のMOSトラン
ジスタ対Q1j及びQ1j+1と、前記プリチャージ回路PG
と前記ビット線対BLj及びBLj+1との間に接続された
第2のMOSトランジスタ対Q2j及びQ2j+1とを備え、
前記メモリセルMCiのデータが前記ビット線BLjに読
み出され、前記センスアンプSAがセンス動作を開始し
た後に、前記第1のMOSトランジスタ対Q1j及びQ
1j+1のうち非選択のメモリセルMCj+1側のビット線B
Lj+1に接続されたMOSトランジスタQ1j+1がオフ
し、かつ前記第2のMOSトランジスタ対Q2j及びQ
2j+1のうち選択されたメモリセルMCi側のビット線B
Ljに接続されたMOSトランジスタQ2jがオフし、そ
の後プリチャージクロックφPGの変化を受けて前記プリ
チャージ回路PGは前記非選択のメモリセルMCj+1側
のビット線BLj+1のプリチャージを前記ビット線BLj
のプリチャージに先行して開始することを特徴とする半
導体記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3127567A JP2698232B2 (ja) | 1991-05-30 | 1991-05-30 | 半導体記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3127567A JP2698232B2 (ja) | 1991-05-30 | 1991-05-30 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04353693A JPH04353693A (ja) | 1992-12-08 |
JP2698232B2 true JP2698232B2 (ja) | 1998-01-19 |
Family
ID=14963239
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3127567A Expired - Lifetime JP2698232B2 (ja) | 1991-05-30 | 1991-05-30 | 半導体記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2698232B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0123841B1 (ko) * | 1994-07-07 | 1997-11-25 | 김주용 | 센스증폭기용 전류제어회로 |
JP2630277B2 (ja) * | 1994-10-24 | 1997-07-16 | 日本電気株式会社 | 半導体記憶装置 |
JP5012388B2 (ja) * | 1996-12-25 | 2012-08-29 | 富士通セミコンダクター株式会社 | 半導体記憶装置 |
JP5003396B2 (ja) * | 1996-12-25 | 2012-08-15 | 富士通セミコンダクター株式会社 | 半導体記憶装置 |
KR100772700B1 (ko) * | 2006-06-29 | 2007-11-02 | 주식회사 하이닉스반도체 | 셀어레이에 비트라인균등화부를 갖는 메모리장치 및비트라인균등화부를 셀어레이에 배치하는 방법. |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04388A (ja) * | 1990-04-17 | 1992-01-06 | Seiko Instr Inc | 露光装置の位置合せ方法 |
-
1991
- 1991-05-30 JP JP3127567A patent/JP2698232B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH04353693A (ja) | 1992-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR890004762B1 (ko) | 고성능 디램을 위한 센스 증폭기 | |
JP3898321B2 (ja) | 半導体メモリのビットライン制御回路と前記回路を含む半導体メモリ | |
US5815451A (en) | Dynamic semiconductor memory device having a precharge circuit using low power consumption | |
JP2698030B2 (ja) | Dram構造 | |
KR0147448B1 (ko) | 반도체 집적회로 | |
US5091885A (en) | Dynamic type random-access memory having improved timing characteristics | |
US3909631A (en) | Pre-charge voltage generating system | |
EP1433179B1 (en) | System and method for early write to memory by holding bitline at fixed potential | |
JPH0352187A (ja) | ダイナミック型ランダムアクセスメモリ | |
US5280452A (en) | Power saving semsing circuits for dynamic random access memory | |
JP3399787B2 (ja) | 半導体記憶装置 | |
JPH08147965A (ja) | 半導体記憶装置 | |
JP2006324007A (ja) | Dramアレイ用ビット線プリチャージ手法 | |
JP2002157885A (ja) | 半導体メモリ | |
JPH081749B2 (ja) | ダイナミックランダムアクセスメモリ装置 | |
US6504766B1 (en) | System and method for early write to memory by injecting small voltage signal | |
JP2002298576A5 (ja) | ||
JP2698232B2 (ja) | 半導体記憶装置 | |
JP2980368B2 (ja) | ダイナミック型半導体記憶装置 | |
KR950010622B1 (ko) | 비트라인 센싱 제어회로 | |
US5594681A (en) | Dynamic random access memory wherein timing of completion of data reading is advanced | |
JPH0528764A (ja) | 半導体記憶装置 | |
JPH01199393A (ja) | 半導体記憶装置 | |
US6091653A (en) | Method of sensing data in semiconductor memory device | |
JPH04344388A (ja) | メモリセルのリストア方法 |