JP2690226B2 - 終了通知同期制御方式 - Google Patents

終了通知同期制御方式

Info

Publication number
JP2690226B2
JP2690226B2 JP25616691A JP25616691A JP2690226B2 JP 2690226 B2 JP2690226 B2 JP 2690226B2 JP 25616691 A JP25616691 A JP 25616691A JP 25616691 A JP25616691 A JP 25616691A JP 2690226 B2 JP2690226 B2 JP 2690226B2
Authority
JP
Japan
Prior art keywords
auxiliary storage
storage device
notification
end interrupt
interrupt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP25616691A
Other languages
English (en)
Other versions
JPH05100985A (ja
Inventor
三恵 川口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Software Hokkaido Ltd
Original Assignee
NEC Software Hokkaido Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Software Hokkaido Ltd filed Critical NEC Software Hokkaido Ltd
Priority to JP25616691A priority Critical patent/JP2690226B2/ja
Publication of JPH05100985A publication Critical patent/JPH05100985A/ja
Application granted granted Critical
Publication of JP2690226B2 publication Critical patent/JP2690226B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は終了通知同期制御方式に
関し、特に複数台の補助記憶装置を有する情報処理シス
テムの終了通知同期制御方式に関する。
【0002】
【従来の技術】一般に、補助記憶装置のアクセスとして
は、通常の情報処理システムで頻繁に使われ、高速に高
信頼性を有することが要求されている。
【0003】従来の終了通知方式のタイムチャートを図
2および図3に示す。図2は、2台の補助記憶装置に命
令を発行する際のタイムチャートであって、命令発行手
段7と、終了通知手段8と、終了割込受付手段9と、補
助記憶装置5および6とから構成される。以後、補助記
憶装置5および6を、以上の記載のほかそれぞれ補助記
憶装置#0および#1、または単に#0および#1と記
載する。
【0004】#0と#1の2台の補助記憶装置にアクセ
スを行う場合は、まず、どちらかの補助記憶に対し、命
令を発行し、その動作がすべて終了して、終了通知を終
えてから残っている方の補助記憶装置に命令を発行し
て、終了を通知する、というように、それぞれの補助記
憶装置で独立してアクセスを行わなければならなかっ
た。
【0005】また、補助記憶装置に対するアクセスで障
害が発生したときのタイムチャートの一例を図3に示
す。図3は、1台の補助記憶装置5(すなわち#0)に
命令を発行し、障害が発生したときのタイムチャートで
ある。図3は、I/O命令発行手段7と、終了通知手段
8と、終了割込受付手段9と、補助記憶装置5とから構
成される。#0の補助記憶装置5に命令を発行して、障
害が発生した場合、障害内容を補助記憶装置から引き取
るために、補助記憶装置にアクセスにいかなければなら
ないことがある。そのとき、上位モジュールに終了通知
をする前に障害情報を引き取って、出力インタフェース
に障害情報をセットしてから終了通知をしないと、上位
モジュールに不具合が生じることがある。
【0006】
【発明が解決しようとする課題】上述した従来のアクセ
ス方式は、それぞれの補助記憶装置に対し、独立にアク
セスを行い、1つの補助記憶装置での処理が終了しない
と次の補助記憶装置の処理を行うことができないという
欠点がある。また、複数の補助記憶装置を同時に動作さ
せることができたとしても、終了通知の同期が取れてい
ないと、不具合が生じることがあるという欠点がある。
【0007】本発明の目的は、以上の欠点を解決し、補
助記憶装置とCPUの空き時間を有効活用して高速にア
クセスを行い、かつ、不具合を生じさせない終了通知方
式を提供することにある。
【0008】
【課題を解決するための手段】本発明の終了通知同期制
御方式は、複数の補助記憶装置に対しそれぞれ命令を発
行する複数命令発行手段と、複数の前記命令の終了割込
を受け付ける複数終了割込受付手段と、複数の前記命令
の終了通知を命令発行順とする同期を取る複数終了割込
通知同期手段と、複数の前記命令の終了割込の通知を行
う複数終了割込通知手段とを備えて構成される。
【0009】
【実施例】次に本発明について図面を参照して説明す
る。
【0010】図1は本発明の一実施例の構成を示すブロ
ック図であり、複数命令発行手段1と、複数終了割込受
付手段2と、複数終了割込通知同期取り手段3と、複数
終了割込通知手段4と、補助記憶装置5(すなわち#
0)と、補助記憶装置(すなわち#1)とから構成され
る。
【0011】図4は、本実施例により、2台の補助記憶
装置に命令を発行し、1台の補助記憶装置にて障害が発
生し、終了通知を同期をとって行う際のタイムチャート
である。複数命令発行手段1と、複数終了割込受付手段
2と、複数終了割込通知同期取り手段3と、複数終了割
込通知手段4と、補助記憶装置5と、補助記憶装置6と
から構成される。
【0012】図5は、複数命令発行手段1と複数終了割
込受付手段2と複数終了割込通知同期手段3と複数終了
割込通知手段4で、2台の補助記憶装置の終了割込を同
期を取って通知するときの流れ図である。ステップ10
〜ステップ19で説明している。
【0013】以上の図4・5を参照しながら、本発明の
終了通知同期制御方式を説明する。本発明の終了通知同
期制御方式により、2台の補助記憶装置に同時動作を行
うように命令を発行して、片方に発行した命令が異常終
了したが、終了通知を、同期を取って行う例を説明す
る。
【0014】まず、複数命令発行手段1は、補助記憶装
置5に命令を発行する(ステップ10)。複数終了割込
受付手段2は、補助記憶装置5からの起動終了割込を受
け付けると、複数終了割込通知同期手段3に制御を渡
し、正常終了したら、複数終了割込通知同期手段3は、
終了通知しても良いかチェックをして(ステップ1
3)、複数終了割込通知手段4に制御を渡す。
【0015】複数終了割込通知手段4は、複数命令発行
手段1に補助記憶装置5の起動終了を通知し(ステップ
14)、もう終了割込通知を行うものがないと判断した
ら(ステップ15)、複数命令発行手段1に制御を渡
す。複数命令発行手段1は、補助記憶装置#1である6
に命令を発行する(ステップ10)。
【0016】補助記憶装置6の動作が終了すると、複数
終了割込受付手段2は、終了割込を受付ける(ステップ
11)。補助記憶装置6の終了が異常終了であったら、
複数終了割込通知同期手段3は、補助記憶装置#1であ
る6に対し、異常情報を引取りに行こうとする(ステッ
プ12)。ところが、補助記憶装置#0である5の動作
終了割込が入ってきていると、異常情報を引取りに行く
ことができないため(ステップ17)、異常情報引取り
をペンディングして(ステップ18)、複数終了割込受
付手段2に制御を渡す。複数終了割込受付手段2は、補
助記憶装置5の動作終了割込を受付け(ステップ1
1)、割込対応処理を行い、複数終了割込通知同期取り
手段3に制御を渡す。
【0017】複数終了割込通知同期手段3は、補助記憶
装置5の動作終了通知を行ってよいか判断するが(ステ
ップ13)、補助記憶装置6が異常情報引取ペンディン
グであるため、終了通知を行なわず、終了通知ペンディ
ングにする(ステップ16)。
【0018】それから、再度、複数終了割込通知同期取
り手段3は、補助記憶装置6の異常情報を引取りに行こ
うとし、引取りができる状態なら(ステップ17)複数
終了割込通知手段4に制御を渡し、複数終了割込通知手
段4は、終了通知をしていい状態にあると判断したなら
(ステップ13)、補助記憶装置#1である6の終了通
知を行う(ステップ14)。
【0019】その後、複数終了割込通知同期取り手段3
に制御を渡し、終了通知ペンディングになっているもの
があるか調べ(ステップ15)、補助記憶装置5の終了
通知がペンディングされているので、複数終了割込通知
手段4に制御を渡し、補助記憶装置5の終了通知を行う
(ステップ14)。
【0020】
【発明の効果】以上説明したように本発明は、異常情報
引取りをペンディングすることと、終了通知をペンディ
ングすることにより、複数の補助記憶装置を同時動作さ
せると同時に、終了通知の同期を取ることができるので
多重度の大きいシステムにおいて、高速で、信頼性の高
い処理を行うことができるという効果がある。
【図面の簡単な説明】
【図1】本発明の一実施例の構成を示すブロック図
【図2】従来の技術による終了通知同期制御方式により
複数台の補助記憶装置に命令を発行するタイムチャート
【図3】一台の補助記憶装置に命令を発行し異常が発生
したときのタイムチャート
【図4】本実施例により、複数台の補助記憶装置に命令
を発行した時に異常が発生した際のタイムチャート
【図5】本実施例による2台の補助記憶装置の終了割込
を同期を取って通知するときの流れ図
【符号の説明】
1 複数命令発行手段 2 複数終了割込受付手段 3 複数終了割込通知同期手段 4 複数終了割込通知手段 5・6 補助記憶装置

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 複数の補助記憶装置に対しそれぞれ命令
    を発行する複数命令発行手段と、複数の前記命令の終了
    割込を受け付ける複数終了割込受付手段と、複数の前記
    命令の終了通知を命令発行順とする同期を取る複数終了
    割込通知同期手段と、複数の前記命令の終了割込の通知
    を行う複数終了割込通知手段とを備えて成ることを特徴
    とする終了通知同期制御方式。
JP25616691A 1991-10-03 1991-10-03 終了通知同期制御方式 Expired - Fee Related JP2690226B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25616691A JP2690226B2 (ja) 1991-10-03 1991-10-03 終了通知同期制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25616691A JP2690226B2 (ja) 1991-10-03 1991-10-03 終了通知同期制御方式

Publications (2)

Publication Number Publication Date
JPH05100985A JPH05100985A (ja) 1993-04-23
JP2690226B2 true JP2690226B2 (ja) 1997-12-10

Family

ID=17288824

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25616691A Expired - Fee Related JP2690226B2 (ja) 1991-10-03 1991-10-03 終了通知同期制御方式

Country Status (1)

Country Link
JP (1) JP2690226B2 (ja)

Also Published As

Publication number Publication date
JPH05100985A (ja) 1993-04-23

Similar Documents

Publication Publication Date Title
EP0071782B1 (en) Multi subchannel adapter with a single status/address register
JP2690226B2 (ja) 終了通知同期制御方式
EP0609082A1 (en) Information transfer in a data processing system
JP2504515B2 (ja) テスト・チャネル命令の実行制御方式
EP0609083A1 (en) Information transfer in a data processing system
JPS599927B2 (ja) デ−タ転送制御方式
JPH0588944A (ja) 情報処理システムの入出力制御監視方式
JPS59146347A (ja) プロセス間通信方式
JPS63132360A (ja) 入出力処理方式
JPS5850410Y2 (ja) 割込み優先順位制御装置
JP2803270B2 (ja) Scsiホストアダプタ回路
JPH0954743A (ja) チャネル装置
JPH02188863A (ja) マルチプロセッサシステム
JPH06187184A (ja) 2重系システムの入出力制御装置
JPS6143739B2 (ja)
JPS6228876A (ja) 情報処理システム
JPH06168174A (ja) 複数のホストコンピュータに接続されるファイルサブシステム
JPH06295268A (ja) バスインタフェース回路
JPS60108948A (ja) シリアル・インタ−フェ−ス上の障害ステ−ションの切り離し方式
JPH04342012A (ja) 補助記憶装置アクセス方式
JPH02134807A (ja) 半導体製造用制御装置における異常処理方法
JPH05233482A (ja) データ転送システム
JPS61131154A (ja) デ−タ転送制御方式
JPS61184645A (ja) 割込制御方式
JPS6371751A (ja) 外部記憶装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970715

LAPS Cancellation because of no payment of annual fees