JP2690045B2

JP2690045B2 - 電源装置

Info

Publication number: JP2690045B2
Application number: JP1193435A
Authority: JP
Inventors: 稔前原
Original assignee: Matsushita Electric Works Ltd
Current assignee: Panasonic Electric Works Co Ltd
Priority date: 1989-07-26
Filing date: 1989-07-26
Publication date: 1997-12-10
Anticipated expiration: 2012-12-10
Also published as: JPH0360376A

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、交流電力を直流電力に変換し、この直流電
力をスイッチングして負荷に電力を供給する電源装置に
関するものである。

［従来の技術］第16図は従来の電源装置（平成１年特許願第64465
号）の回路図である。以下、その回路構成について説明
する。この回路は、スイッチング素子として、パワーMO
SFETよりなるトランジスタQ₁，Q₂を備えている。トラン
ジスタQ₁のソースは、トランジスタQ₂のドレインに接続
されている。トランジスタQ₁，Q₂には、ダイオードD₁，
D₂が夫々逆並列接続されている。このダイオードD₁，D₂
はパワーMOSFETのドレイン・ソース間に寄生する逆方向
ダイオードにより代用できる。トランジスタQ₁のドレイ
ンにはダイオードD₃のカソードが接続され、ダイオード
D₃のアノードはダイオードD₄のカソードに接続され、ダ
イオードD₄のアノードはトランジスタQ₂のソースに接続
されている。トランジスタQ₁のドレインには、コンデン
サC₃の一端が接続され、コンデンサC₃の他端はコンデン
サC₄の一端に接続され、コンデンサC₄の他端はトランジ
スタQ₂のソースに接続されている。トランジスタQ₁，Q₂
の接続点とコンデンサC₃，C₄の接続点の間には、負荷回
路Ｚが接続されている。トランジスタQ₁，Q₂の接続点は
交流電源V_sの一端に接続されている。交流電源V_sの他端
は、インダクタL₁，L₂を介して、ダイオードD₃，D₄の接
続点に接続されている。インダクタL₁，L₂の接続点と交
流電源V_sの一端との間には、コンデンサC₁が接続されて
いる。インダクタL₁とコンデンサC₁はACフィルタを構成
している。

トランジスタQ₁のゲート・ソース間には、矩形波の駆
動信号S₁が入力されており、トランジスタQ₂のゲート・
ソース間には、駆動信号S₁が高レベルのときに低レベル
となり、駆動波信号S₁が低レベルのときに高レベルとな
る矩形波の駆動信号S₂が入力されている。これにより、
トランジスタQ₁，Q₂は交互にオン・オフされる。

まず、交流電源V_sが正の半サイクルのときに、トラン
ジスタQ₁がオンすると、インダクタL₂、ダイオードD₃、
トランジスタQ₁を通る経路で交流電源V_sからインダクタ
L₂に電流が流れ、その電流値は入力交流電圧Vinの瞬時
値に比例した傾きで増加していく。このとき、トランジ
スタQ₁はインバータ用のスイッチング素子としても機能
し、コンデンサC₃からトランジスタQ₁を介して負荷回路
Ｚに電流を流す。

次に、トランジスタQ₁がオフすると、インダクタL₂、
ダイオードD₃、コンデンサC₃、負荷回路Ｚ、交流電源V_s
を通る経路、並びに、インダクタL₂、ダイオードD₃、コ
ンデンサC₃，C₄、ダイオードD₂、交流電源V_sを通る経路
で、インダクタL₂のエネルギーが放出され、コンデンサ
C₃及びC₄を充電する。このとき、トランジスタQ₂がオン
しており、コンデンサC₄から負荷回路Ｚ、トランジスタ
Q₂を通る経路で、上記とは逆方向に負荷回路Ｚに電流を
流す。

このように、交流電源V_sが正の半サイクルでは、トラ
ンジスタQ₁がチョッパー用のスイッチング素子とインバ
ータ用のスイッチング素子を兼ね、トランジスタQ₂はイ
ンバータ用のスイッチンング素子としてだけ機能する。

次に、交流電源V_sが負の半サイクルのときに、トラン
ジスタQ₂がオンすると、交流電源V_s、トランジスタQ₂、
ダイオードD₄、インダクタL₂を通る経路で、インダクタ
L₂に電流が流れ、その電流値は入力交流電圧Vinの瞬時
値に比例した傾きで増加して行く。このとき、トランジ
スタQ₂はインバータ用のスイッチング素子としても機能
し、コンデンサC₄から負荷回路Ｚ、トランジスタQ₂を通
る経路で負荷回路Ｚに電流を流す。

次に、トランジスタQ₂がオフすると、交流電源V_s、負
荷回路Ｚ、コンデンサC₄、ダイオードD₄、インダクタL₂
を通る経路、並びに、交流電源V_s、ダイオードD₁、コン
デンサC₃，C₄、ダイオードD₄、インダクタL₂を通る経路
で、インダクタL₂のエネルギーが放出され、コンデンサ
C₃及びC₄を充電する。このとき、トランジスタQ₁がオン
しており、コンデンサC₃からトランジスタQ₁を介して、
上記とは逆方向に負荷回路Ｚに電流を流す。

このように、交流電源V_sが負の半サイクルでは、トラ
ンジスタQ₂がチョッパー用のスイッチング素子とインバ
ータ用のスイッチング素子の働きを兼ねて、トランジス
タQ₁はインバータ用のスイッチング素子としてだけ機能
する。

したがって、上記回路にあっては、インバータ用のス
イッチング素子がチョッパー用のスイッチング素子を兼
ね、且つ少ない素子数で構成されており、電力損失が少
なく、回路構成も簡単になるという利点がある。また、
上記回路にあっては、交流電源V_sの半サイクル毎に各ト
ランジスタQ₁，Q₂が交互にチョッパー用及びインバータ
用のスイッチング素子として働くので、スイッチング素
子１個当たりのストレスが軽減されるという利点があ
り、またスッチング素子（トランジスタQ₁，Q₂）の電力
損失のバランスが取れているので、例えば放熱構造は同
じで良い。さらに、スイッチング素子（トランジスタ
Q₁，Q₂）はチョッパー用及びインバータ用のスイッチン
グ素子として動作しているから、別個にチョッパー駆動
回路を設ける必要がなく、また駆動回路の構成も簡単化
される。なお、交流電源V_sとインダクタL₂の間に、イン
ダクタL₁とコンデンサC₁よりなるACフィルタを挿入して
入力電流Iinを連続的にすることにより、入力電流歪率
を低減することができ、また、入力電流Iinを入力電圧V
inと同相の正弦波にできるので、入力力率はほぼ１とな
る。

上記回路において、負荷回路Ｚとしては、例えば、第
17図に示すような回路が用いられる。この回路は放電灯
点灯回路であり、例えば蛍光灯のような熱陰極型放電灯
l_aの電源側端子に限流及び共振用のインダクタL₃を直列
接続し、非電源側端子間に共振及び予熱電流通電用のコ
ンデンサC₂を並列接続したものである。放電灯l_aの始動
時にはコンデンサC₂を介してフィラメントに予熱電流が
流れると共に、インダクタL₃とコンデンサC₂の直列共振
作用により放電灯l_aの両端に高電圧が発生し、放電灯l_a
が点灯するものである。

第18図は上記回路の動作波形図である。負荷電流I_Zは
インダクタL₃とコンデンサC₂の共振作用により正弦波状
の電流となる。また、チョッパー電流I_CHは三角波状の
高周波電流となるが、入力電流IinはインダクタL₁とコ
ンデンサC₁よりなるACフィルタにより高周波成分を除去
されて、入力電圧Vinと相似形の正弦波状となり、入力
力率が改善され、入力電流高調波歪みが低減されるもの
である。

第19図及び第20図は上記回路に用いる発振回路と駆動
回路の構成をそれぞれ示す回路図である。まず、第19図
に示す発振回路は、スイッチングレギュレータ用の制御
用IC（日本電気株式会社製造μPC494C）よりなる。この
制御用ICは、周知のように、電源端子（12番ピン）とア
ース端子（７番ピン）の間に制御電源Vccを印加されて
使用され、コンデンサ端子（５番ピン）とアース端子間
に接続されるコンデンサC₅と、抵抗端子（６番ピン）と
アース端子間に接続される抵抗R₃，R₄との時定数に応じ
た周波数で発振する発振器を内蔵している。その第１の
発振出力は、第１のオープンコレクタ端子（11番ピン）
と第１のオープンエミッタ端子（10番ピン）の間が短絡
される状態と開放される状態が交番することにより得ら
れ、第２の発振出力は、第２のオープンコレクタ端子
（８番ピン）と第２のオープンエミッタ端子（９番ピ
ン）の間が短絡される状態と開放される状態が交番する
ことにより得られる。ここで、出力制御端子（13番ピ
ン）をアースレベルに落としたときには、１石用のシン
グル・エンド動作を行い、第１の発振出力は第２の発振
出力と一致するものであるが、出力制御端子を基準電圧
出力端子（14番ピン）に得られる基準電圧Vrefのレベル
に設定したときには、２石用のプッシュプル動作を行
い、第１の発振出力と第２の発振出力は所定のデッドオ
フタイムを経て、反対の状態を取る。このデッドオフタ
イムは、デッドオフタイム制御端子（４番ピン）の電源
で決まるが、この回路では同端子をアース端子に接続し
て、デッドオフタイムをゼロとしている。なお、非反転
入力端子（１番ピン,16番ピン）と反転入力端子（２番
ピン,15番ピン）は、パルス幅制御用のコンパレータの
入力端子であり、パルス幅制御を行わない場合には、前
者をアースレベルGNDにプルダウン（又は開放）し、後
者を制御電源Vccのレベルにプルアップしておくもので
ある。また、フィードバック端子（３番ピン）はパルス
幅制御用の帰還入力端子であり、上記回路では使用しな
いのでアース端子に接続してある。

この発振回路の第１のオープンエミッタ端子（10番ピ
ン）は抵抗R₁を介して接地され、第２のオープンエミッ
タ端子（９番ピン）は抵抗R₂を介して接地されている。
したがって、第１のオープンエミッタ端子（10番ピン）
と第１のオープンコレクタ端子（11番ピン）とが短絡さ
れたときには、第１の発振出力“out1"は制御電源電圧V
ccにより“High"レベルとなる。このとき、第２のオー
プンエミッタ端子（９番ピン）と第２のオープンコレク
タ端子（８番ピン）とは開放されており、第２の発振出
力“out2"は抵抗R₂によりプルダウンされて“Low"レベ
ルとなる。また、第１のオープンエミッタ端子（10番ピ
ン）と第１のオープンコレクタ端子（11番ピン）とが開
放されたときには、第１の発振出力“out1"は抵抗R₁に
よりプルダウンされて“Low"レベルとなる。このとき、
第２のオープンエミッタ端子（９番ピン）と第２のオー
プンコレクタ端子（８番ピン）とは短絡されており、第
２の発振出力“out2"は制御電源電圧Vccにより“High"
レベルとなる。

次に、第20図に示す駆動回路について説明する。第１
の発振出力“out1"は、バイポーラ型のトランジスタ
Q₅，Q₆よりなるトーテムポール回路を介してパルストラ
ンスPTの１次巻線とコンデンサC₆の直列回路に印加され
る。パルストランスPTの２次巻線は順バイアス用の抵抗
R₅と逆バイアス用のダイオードD₇を介してトランジスタ
Q₁のゲート・ソース間に接続されている。トランジスタ
Q₁のゲート・ソース間には、ツェナーダイオードZD₁，Z
D₂の逆直列回路と抵抗R₆が並列接続されている。また、
第２の発振出力“out2"は、バイポーラ型のトランジス
タQ₇，Q₈よりなるトーテムポール回路とバイアス用の抵
抗R₇を介してトランジスタQ₂のゲート・ソース間に供給
されている。トランジスタQ₂のゲート・ソース間には抵
抗R₈が並列接続されている。

第１の発振出力“out1"が“High"レベルになると、ト
ランジスタQ₅がオン、トランジスタQ₆がオフとなり、制
御電源電圧VccによりトランジスタQ₅を介してパルスト
ランスPTの１次巻線とコンデンサC₆に電流が流れて、コ
ンデンサC₆が充電される。このとき、パルストランスPT
の２次巻線に発生する電圧により抵抗R₅を介してトラン
ジスタQ₁のゲート・ソース間容量が充電され、そのゲー
ト電位がスレショルド電圧よりも高くなると、トランジ
スタQ₁がオンとなる。次に、第１の発振出力“out1"が
“Low"レベルになると、トランジスタQ₅はオフとなり、
トランジスタQ₆はコンデンサC₆の充電電圧によりオンと
なる。これにより、コンデンサC₆からパルストランスPT
の１次巻線、トランジスタQ₆を介して電流が流れ、パル
ストランスPTの２次巻線には上記とは逆極性の電圧が発
生する。これにより、トランジスタQ₁のゲート・ソース
間容量の蓄積電荷はダイオードD₇を介して引き抜かれ、
そのゲート電位がスレショルド電圧よりも低くなると、
トランジスタQ₁はオフとなる。なお、トランジスタQ₁の
ゲート・ソース間にはツェナダイオードZD₁，ZD₂の逆直
列回路と抵抗R₆が並列接続されているので、トランジス
タQ₁のゲート・ソース間電圧がパルストランスPTの誘起
電圧により極端に高くなることは防止できる。

次に、第２の発振出力“out2"が“High"レベルになる
と、トランジスタQ₇がオン、トランジスタQ₈がオフとな
り、制御電源電圧VccによりトランジスタQ₇と抵抗R₇を
介してトランジスタQ₂のゲート・ソース間容量が充電さ
れ、そのゲート電位がスレショルド電圧よりも高くなる
と、トランジスタQ₂がオンとなる。次に、第２の発振出
力“out2"が“Low"レベルになると、トランジスタQ₇は
オフとなり、トランジスタQ₈はトランジスタQ₂のゲート
・ソース間容量の充電電圧によりオンとなる。これによ
り、トランジスタQ₂のゲート・ソース間容量の蓄積電荷
は抵抗R₇，R₈を介して引き抜かれ、そのゲート電位がス
レショルド電圧よりも低くなると、トランジスタQ₂はオ
フとなる。

［発明が解決しようとする課題］上述の従来例においては、インバータ回路とチョッパ
ー回路とでスイッチング素子を兼用しているので、出力
電力制御のためにインバータ回路の制御状態を変える
と、それがチョッパー回路にも影響を与え、反対に入力
電力制御のためにチョッパー回路の制御状態を変える
と、それがインバータ回路にも影響が与えることにな
り、制御の自由度が小さいという問題があった。そこ
で、本発明者はインバータ回路の制御は主として周波数
制御により行い、チョッパー回路の制御は主としてオン
・デューティ制御により行うことを提案した（平成１年
特許願第134397号参照）。

しかしながら、例えば、トランジスタQ₁，Q₂のスイッ
チング周波数を高くして、放電灯l_aを調光すると、イン
バータ回路の動作による負荷回路Ｚでの電力消費は少な
くなるが、チョッパー回路の動作による交流電源V_sから
の電力供給は余り変化しない。このため、負荷回路Ｚで
の電力消費に比べて交流電源V_sからの電力供給が過剰と
なり、この過剰となった電力は全てコンデンサC₃，C₄に
蓄積される。故に、コンデンサC₃，C₄の充電電圧V_DCが
上昇し、耐圧オーバーでコンデンサC₃，C₄が破壊され
る。また、トランジスタQ₁，Q₂やダイオードD₁〜D₄等の
回路素子も耐圧オーバーで破壊される場合がある。さら
に、素子破壊の前には高電圧が発生することになり、安
全上も好ましくない。したがって、調光時に余りスイッ
チング周波数を高くすることはできず、制御の自由度が
低下する。また、入力電力や出力電力の変動補償をスイ
ッチング素子の制御により行う場合にも、制御の自由度
が小さいので、変動補償範囲が小さくなり、電源装置の
安定度が悪くなるという問題がある。

本発明はこのような点に鑑みてなされたものであり、
その目的とするところは、チョッパー回路とインバータ
回路とでスイッチング素子を兼用した電源装置におい
て、入力電力と出力電力のバランスを保ちながら制御の
自由度を高めることにある。

［課題を解決するための手段］本発明にあっては、上記の課題を解決するために、第
１図に示すように、交流電源V_sの交流電圧をスイッチン
グ素子（トランジスタQ₁，Q₂）により高周波的にチョッ
ピングしてインダクタL₂に印加し、上記インダクタL₂に
蓄積されたエネルギーをコンデンサC₃，C₄に充電して直
流電源を得るチョッパー回路と、上記直流電源の直流電
圧を入力とし直列接続された第１及び第２のスイッチン
グ素子のオン・オフ動作により負荷回路Ｚに電力を供給
するインバータ回路とを備え、第１のスイッチング素子
（トランジスタQ₁）は交流電源V_sの一方の電源極性（Vi
n＞０）のときにチョッパー回路のスイッチング素子と
して兼用され、第２のスイッチング素子（トランジスタ
Q₂）は交流電源V_sの他方の電源極性（Vin＜０）のとき
にチョッパー回路のスイッチング素子として兼用される
電源装置において、交流電源V_sの電源極性を検出する電
源極性検出手段と、電源極性検出手段の検出出力に基づ
いて、チョッパー回路のスイッチング素子として兼用さ
れる側のスイッチング素子の動作を間欠的に停止させる
制御手段とを設けたことを特徴とするものである。

［作用］第１図に示す回路にあっては、交流電源V_sの電源極性
と入力チョッパーを制御するスイッチング素子とが一対
一に対応している。すなわち、入力を制御可能なスイッ
チング素子は交流電源V_sの各電源極性について１個ずつ
である。交流電源V_sの電源極性が正（Vin＞０）のとき
には、トランジスタQ₁は入力を制御可能であるが、トラ
ンジスタQ₂は入力を制御不可能である。反対に、交流電
源V_sの電源極性が負（Vin＜０）のときには、トランジ
スタQ₂は入力を制御可能であるが、トランジスタQ₁は入
力を制御不可能である。そこで、電源極性検出手段によ
り検出された電源極性に対応して、入力制御可能なスイ
ッチング素子を間欠的に停止させる。具体的には、第２
の動作波形図に示すように、交流電源V_sの電源極性が正
（Vin＞０）のときには、トランジスタQ₁の動作を間欠
的に停止させる。反対に、交流電源V_sの電源極性が負
（Vin＜０）のときには、トランジスタQ₂の動作を間欠
的に停止させる。このように、入力制御可能なスイッチ
ング素子の動作を間欠的に停止させることにより、交流
電源V_sからの電力供給を自由に減少させることができ、
電力供給の過剰によりコンデンサC₃，C₄の電圧V_DCが上
昇することは防止できる。

［実施例１］第１図は本発明の第１実施例の回路図である。この回
路は、第16図に示すハーフブリッジ回路の負荷回路Ｚと
して第17図に示す放電灯点灯回路を接続したものであ
る。本実施例では、第２図の動作波形図に示すように、
交流電源V_sの電源極性が正（Vin＞０）のときには、ト
ランジスタQ₁の駆動信号S₁を間欠的ち停止させ、交流電
源V_sの電源極性が負（Vin＜０）のときには、トランジ
スタQ₂の駆動信号S₂を間欠的に停止させている。

第３図は上記の動作を実現するための制御回路の構成
を示している。図中、発振回路10の構成は第19図に示す
回路と同じであり、駆動回路12の構成は第20図に示す回
路と同じである。本実施例では、発振回路10と駆動回路
12の間に間欠駆動回路11を挿入したことを特徴としてい
る。

この間欠駆動回路11の構成を第４図に示し説明する。
図中、V_INは交流電源V_sの電源極性が正（Vin＞０）のと
きに“High"レベル、負（Vin＜０）ときに“Low"レベル
となる信号であり、電源極性検出手段の出力である。電
源極性検出手段は上記の信号V_INを作成できる回路であ
れば良く、その構成は特に限定しない。第１の発振出力
“out1"は電源極性検出信号V_INと共にANDゲートG₁に入
力され、ANDゲートG₁の出力CK1は単安定マルチバイブレ
ータMV1のトリガー入力となる。このため、単安定マル
チバイブレータMV1は電源極性が正（Vin＞０）のとき
に、第１の発振出力“out1"の立ち下がりでトリガーさ
れる。単安定マルチバイブレータMV1はトリガーされる
と、所定の時間“High"レベルとなるパルス信号P1を出
力する。このパルス信号P1のパルス幅は、スイッチング
周期の数倍に設定している。単安定マルチバイブレータ
MV1の出力は、単安定マルチバイブレータMV2のトリガー
入力とされている。単安定マルチバイブレータMV2は、
発振回路10の出力パルス１個を含み得るパルス幅のパル
ス信号P2を出力する。このパルス信号P2は電源極性検出
信号V_INと共にANDゲートG₂に入力され、ANDゲートG₂の
出力はNOT回路G₃により論理を反転されて、第１の発振
出力“out1"と共にANDゲートG₄に入力される。ANDゲー
トG₄から出力される信号がトランジスタQ₁駆動用の発振
出力“out1"となる。

第６図は上記回路の各部の動作波形を示している。同
図に示すように、電源極性が正（Vin＞０）のときに
は、単安定マルチバイブレータMV1により決定される周
期で、単安定マルチバイブレータMV2がトリガーされ
て、第１の発振出力“out1"を１パルス削るための信号P
2が発生され、一定周期で第１の発振出力“out1"のパル
スが間引かれる。電源極性が負（Vin＜０）のときに
は、電源極性検出信号V_INをNOT回路G₅，G₇により論理反
転させた信号を第２の発振出力“out2"と共に、上記と
同じ構成の回路に与えることにより、単安定マルチバイ
ブレータMV3により決定される周期で、単安定マルチバ
イブレータMV4がトリガーされて、第２の発振出力“out
2"を１パルス削るための信号P4が発生され、一定周期で
第２の発振出力“out2"のパルスが間引かれる。

第５図は単安定マルチバイブレータMV1〜MV4の構成を
示している。この回路は、汎用のタイマーIC（シグネテ
ィックス社製NE555）を備えている。入力が立ち下る
と、抵抗R₁₁，R₁₂とコンデンサC₁₁よりなる微分回路を
介してタイマーICのトリガー端子（２番ピン）の電圧が
立ち下がる。このタイマーICは、トリガー端子（２番ピ
ン）が（1/3）Vcc以下になると、トリガーされて出力端
子（３番ピン）が“High"レベルとなり、放電端子（７
番ピン）は高インピーダンス状態となる。また、スレシ
ョルド端子（６番ピン）が（2/3）Vccになると出力端子
（３番ピン）が“Low"レベルとなり、放電端子（７番ピ
ン）も“Low"レベルとなる。電源端子（８番ピン）とア
ース端子（１番ピン）の間には、制御電源電圧Vccが印
加されている。また、リセット端子（４番ピン）は電源
端子（８番ピン）に接続されており、周波数制御端子
（５番ピン）は、デカップリングコンデンサC₁₃を介し
てアース端子（１番ピン）に接続されている。タイマー
ICの時定数回路を構成する抵抗R₁₃とコンデンサC₁₂の直
列回路には、制御電源電圧Vccが印加されている。抵抗R
₁₃とコンデンサC₁₂の接続点は、タイマーICのスレショ
ルド端子（６番ピン）及び放電端子（７番ピン）に接続
されており、これによって、タイマーICは単安定マルチ
バイブレータとして動作するものである。つまり、トリ
ガー端子（２番ピン）が“Low"レベルとなってトリガー
されると、コンデンサC₁₂と抵抗R₁₃の時定数でスレショ
ルド端子（６番ピン）が所定のスレショルド電圧Vth＝
（2/3）Vccとなるまで、出力端子（３番ピン）は“Hig
h"レベルとなる。この間、入力端子（２番ピン）の電圧
が変動しても、コンデンサC₁₂の電圧がスレショルド電
圧Vthに達するまでの出力端子（３番ピン）は“High"レ
ベルを保持する。

なお、単安定マルチバイブレータMV1,MV3では抵抗R₁₃
とコンデンサC₁₂の時定数を大きく設定されており、単
安定マルチバイブレータMV₂，MV₄では上記の時定数を小
さく設定されているので、第６図に示すようなパルス幅
の異なる出力信号P1〜P4が得られるものである。

以上の制御回路により、本実施例では、交流電源V_sの
電源極性が正（Vin＞０）のときには、トランジスタQ₁
の駆動信号S₁を間欠的に停止させ、交流電源V_sの電源極
性が負（Vin＜０）のときには、トランジスタQ₂の駆動
信号S₂を間欠的に停止させることができる。電源極性が
正（Vin＞０）のときにトランジスタQ₁の駆動信号S₁を
停止させると、チョッパー回路の動作は停止するから、
交流電源V_sからの電力供給は停止する。一方、インバー
タ回路については、トランジスタQ₁が停止することによ
り負荷回路Ｚでの電力消費が減少するが、ランジスタQ₂
が動作しているので、電力消費は半減するに過ぎない。
電源極性が負（Vin＜０）のときも同様である。したが
って、負荷回路Ｚでの電力消費に比べて交流電源V_sから
の電力供給が過剰な場合に、上記の制御を行えば、コン
デンサC₃，C₄の電圧V_DCが異常に上昇することを防止で
きる。また、駆動信号S₁，S₂を間欠的に停止させる周期
は単安定マルチバイブレータMV1,MV3により自由に制御
でき、停止させる期間は単安定マルチバイブレータMV2,
MV4により自由に制御できるので、これらを制御するこ
とにより交流電源V_sからの電力供給をかなり広い範囲で
制御することができ、しかも、その場合における負荷回
路Ｚでの電力消費の変化は少ない。したがって、例え
ば、スイッチング周波数の制御と組み合わせれば、交流
電源V_sからの電力供給（入力電力）と負荷回路Ｚでの電
力消費（出力電力）を実質的に独立して制御することが
可能となる。つまり、スイッチング周波数を変えると、
出力電力の変化は大きいが、入力電力の変化は小さいの
で、本発明の制御方式と組み合わせることにより、入力
電力と出力電力を別々に制御できることになる。

また、駆動信号S₁，S₂を間欠的に停止させる期間を、
交流電源V_sの半サイクルにわたって等間隔で均等に配置
すれば、第２図に示すように、入力電流Iinは入力電圧V
inと相似形となり、入力電流高調波は余り増加せず、入
力力率も高くすることができる。

なお、第２図では図示の都合上、トランジスタQ₁，Q₂
の駆動信号S₁，S₂の周期は長く表現されているが、実際
には、図示されているよりも十分に周期が短いことは言
うまでもない。

［実施例２］第７図は本発明の第２実施例の回路図である。本発明
にあっては、インバータ回路としてフルブリッジ回路を
用いている。つまり、第１図に示すハーフブリッジ回路
において、コンデンサC₃の代わりにトランジスタQ₃を、
コンデンサC₄の代わりにトランジスタQ₄をそれぞれ接続
し、トランジスタQ₃をトランジスタQ₂と同時にオン・オ
フし、トランジスタQ₄をトランジスタQ₁と同時にオン・
オフするものである。トランジスタQ₃，Q₄にはダイオー
ドD₅，D₆がそれぞれ逆並列接続されている。これらのダ
イオードD₅，D₆はパワーMOSFETよりなるトランジスタ
Q₃，Q₄のドレイン・ソース間に寄生する逆方向ダイオー
ドにより代用できる。また、トランジスタQ₃，Q₄の直列
回路の両端には、平滑用のコンデンサC₀を並列接続して
ある。トランジスタQ₃の駆動信号S₃はトランジスタQ₂の
駆動信号S₂と同じであり、トランジスタQ₄の駆動信号S₄
はトランジスタQ₁の駆動信号S₁と同じである。

本実施例の動作は負荷回路に印加される電圧が第１回
路に比べて約２倍となる以外は、第１図回路と同じ動作
となる。

［実施例３］第８図は本発明の第３実施例の回路図である。本実施
例にあっては、第１図に示すハーフブリッジ回路におい
て、トランジスタQ₁，Q₂として、パワーMOSFETに代え
て、バイポーラトランジスタを用いたものである。この
場合、逆並列ダイオードD₁，D₂は別部品として接続する
必要がある。

第９図は本実施例の動作波形図である。まず、全点灯
状態での動作波形については、第18図に示す動作波形と
同じである。この全点灯状態では、スイッチング周波数
がf₁で、駆動信号S₁，S₂の周期はT₁＝1/f₁である。次
に、スイッチング周波数をf₁からf₂に上昇させて、駆動
信号S₁，S₂の周期をT₂＝1/f₂に変化させると、放電灯l_a
は調光状態となる。つまり、スイッチング周波数が高く
なることにより、インダクタL₃による限流インピーダン
スが大きくなるので、ランプ電流Il_aの振幅が小さくな
り、放電灯l_aの光出力が減少するものである。これによ
り負荷回路よる消費電力は減少するが、上述のように、
チョッパー回路による電力供給はスイッチング周波数の
変化には余り影響されないから、電力消費に比べて電力
供給が過剰となり、コンデンサC₃，C₄の電圧V_DCが上昇
することになる。そこで、本実施例では電源極性がVin
＞０のときには、チョッパー回路を制御するトランジス
タQ₁の駆動信号S₁を間欠的ち停止させ、電源極性がVin
＜０のときには、チョッパー回路を制御するトランジス
タQ₂の駆動信号S₂を間欠的に停止させている。これによ
り、チョッパー回路による電力供給を減少させることが
でき、コンデンサC₃，C₄の電圧V_DCが異常に上昇するこ
とを防止できる。

なお、第10図の動作波形図に示すように、駆動信号
S₁，S₂の停止期間を更に多くすれば、チョッパー回路に
よる電力供給を更に減少させることができ、それに対応
するように負荷回路の電力消費を減少させれば、より深
いレベルまで放電灯l_aを調光することができる。ただ
し、駆動信号S₁，S₂の停止期間を余り長くすると、チョ
ッパー電流I_CHの停止期間が長くなって、入力電流高調
波成分が多くなり、入力力率も低下するので、ACフィル
タの設計との兼合いで調光範囲を設定する必要がある。

［実施例４］第11図は本発明の第４実施例の回路図であり、第12図
はその動作波形図である。本実施例にあっては、負荷回
路として白熱電球l_aを使用しており、共振回路を含まな
いので、ランプ電流Il_aの波形は矩形波状となる。ま
た、スイッチング周波数を変えてもランプ電流Il_aは変
化しないので、周波数制御による調光は行えない。そこ
で、本実施例では電源極性がVin＞０のときは駆動信号S
₁を間欠的に停止させ、Vin＜０のときは駆動信号S₂を間
欠的に停止させることにより、チョッパー回路による電
力供給を減少させると共に、負荷回路による電力消費も
減少させて、白熱電球l_aを調光している。この場合、交
流電源V_sからの電力供給の減少が、負荷回路での電力消
費の減少よりも顕著になるので、コンデンサC₃，C₄の電
圧V_DCは低下する。これにより、負荷回路での電力消費
は減少し、白熱電球l_aの光出力が減少する。

［実施例５］第13図は本発明の第５実施例の回路図であり、第14図
はその動作波形図である。本実施例にあっては、交流電
源V_sからの入力電圧が定格値である場合には、電源極性
がVin＞０のときは駆動信号S₁のみを発生し、Vin＜０の
ときは駆動信号S₂のみを発生しており、交流電源V_sの半
サイクル毎に白熱電球l_aに印加される電圧の極性が交互
に反転している。この場合、ランプ電流Il_aの実行値は
ピーク値の半分となる。

次に、電源変動により交流電源V_sからの入力電圧が上
昇した場合には、電源極性がVin＞０のときは駆動信号S
₁を間欠的に停止させ、Vin＜０のときは駆動信号S₂を間
欠的に停止させている。したがって、入力電圧が上昇し
てもチョッパー回路による電力供給は変化しない。ま
た、電源極性がVin＞０のときに駆動信号S₁を間欠的に
停止させた直後に、駆動信号S₂を発生させており、電源
極性がVin＜０のときに駆動信号S₂を間欠的に停止させ
た直後に、駆動信号S₁を発生させている。したがって、
ランプ電流Il_aの実行値はピーク値の半分となり、負荷
回路による電力消費変化しない。故に、本実施例では、
電源変動により交流電源V_sからの入力電圧が定格値より
も上昇しても、コンデンサC₃，C₄の電圧V_DCや白熱電球l
_aの光出力が変動しないように制御することができる。

なお、上述の実施例にあっては、第15図（ａ）に示す
ように、ダイオードD₃，D₄の接続点にインダクタL₂を接
続しているが、第15図（ｂ）に示すように、トランジス
タQ₁，Q₂の接続点にインダクタL₂を接続しても良い。ま
た、第15図（ｃ），（ｄ）に示すように、インダクタL₁
を交流電源V_sの一端に接続し、インダクタL₂を交流電源
V_sの他端に接続しても構わない。

なお、上述の各実施例では、インバータ回路がハーフ
ブリッジ回路又はフルブリッジ回路である場合を例示し
たが、変形ハーフブレッジ回路やその他の回路を用いて
も良い。ここで、変形ハーフブリッジ回路とは、第１図
回路におけるコンデンサC₃の負極をコンデンサC₄の正極
に代えてダイオードD₄のアノードに接続するか、または
コンデンサC₄の正極をコンデンサC₃の負極に代えてダイ
オードD₃のカソードに接続した回路であり、ハーフブリ
ッジ回路と実質的に同様な動作を行うことができる。こ
の変形ハーフブリッジ回路では、ダイオードD₃，D₄の直
列回路に並列的に接続されるコンデンサが直流電源用の
平滑コンデンサとなり、負荷回路Ｚと直接接続されるコ
ンデンサは直流成分カット及び電源用の結合コンデンサ
となる。

［発明の効果］本発明によれば、上述のように、交流電源からチョッ
パー回路を介して得られた直流電源を入力とし、直流接
続された第１及び第２のスイッチング素子のオン・オフ
動作により負荷回路に電力を供給し、交流電源の電源極
性に応じて第１又は第２のスイッチング素子を交互にチ
ョッパー回路のスイッチング素子として兼用するように
した電源装置において、交流電源の電源極性に基づい
て、チョッパー回路のスイッチング素子として兼用され
る側のスイッチング素子の動作を間欠的に停止させるよ
うにしたので、チョッパー回路による交流電源からの電
力供給を自由に減少させることができ、したがって、交
流電源からの電力供給と負荷回路による電力消費とを別
々に制御でき、制御の自由度が大きくなるという効果が
ある。

【図面の簡単な説明】

第１図は本発明の第１実施例の回路図、第２図は同上の
動作波形図、第３図は同上に用いる制御回路の回路図、
第４図は同上に用いる間欠駆動回路の回路図、第５図は
同上に用いる単安定マルチバイブレータの回路図、第６
図は同上の間欠駆動回路の動作波形図、第７図は本発明
の第２実施例の回路図、第８図は本発明の第３実施例の
回路図、第９図及び第10図は同上の動作波形図、第11図
は本発明の第４実施例の回路図、第12図は同上の動作波
形図、第13図は本発明の第５実施例の回路図、第14図は
同上の動作波形図、第15図（ａ）乃至（ｄ）は本発明を
適用できる電源装置を例示する回路図、第16図は従来例
の回路図、第17図は同上に用いる負荷回路の回路図、第
18図は同上の動作波形図、第19図は同上に用いる発振回
路の回路図、第20図は同上に用いる駆動回路の回路図で
ある。 V_sは交流電源、L₂はインダクタ、C₃，C₄はコンデンサ、
Q₁，Q₂はトランジスタ、Ｚは負荷回路、11は間欠駆動回
路である。

Claims

(57)【特許請求の範囲】

【請求項１】交流電源の交流電圧をスイッチング素子に
より高周波的にチョッピングしてインダクタに印加し、
上記インダクタに蓄積されたエネルギーをコンデンサに
充電して直流電源を得るチョッパー回路と、上記直流電
源の直流電圧を入力とし直列接続された第１及び第２の
スイッチング素子のオン・オフ動作により負荷回路に電
力を供給するインバータ回路とを備え、第１のスイッチ
ング素子は交流電源の一方の電源極性のときにチョッパ
ー回路のスイッチング素子として兼用され、第２のスイ
ッチング素子は交流電源の他方の電源極性のときにチョ
ッパー回路のスイッチング素子として兼用される電源装
置において、交流電源の電源極性を検出する電源極性検
出手段と、電源極性検出手段の検出出力に基づいて、チ
ョッパー回路のスイッチング素子として兼用される側の
スイッチング素子の動作を間欠的に停止させる制御手段
とを設けたことを特徴とする電源装置。