JP2690045B2 - 電源装置 - Google Patents
電源装置Info
- Publication number
- JP2690045B2 JP2690045B2 JP1193435A JP19343589A JP2690045B2 JP 2690045 B2 JP2690045 B2 JP 2690045B2 JP 1193435 A JP1193435 A JP 1193435A JP 19343589 A JP19343589 A JP 19343589A JP 2690045 B2 JP2690045 B2 JP 2690045B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit
- transistor
- power
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- Y02B20/202—
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
- Rectifiers (AREA)
- Inverter Devices (AREA)
Description
【発明の詳細な説明】 [産業上の利用分野] 本発明は、交流電力を直流電力に変換し、この直流電
力をスイッチングして負荷に電力を供給する電源装置に
関するものである。
力をスイッチングして負荷に電力を供給する電源装置に
関するものである。
[従来の技術] 第16図は従来の電源装置(平成1年特許願第64465
号)の回路図である。以下、その回路構成について説明
する。この回路は、スイッチング素子として、パワーMO
SFETよりなるトランジスタQ1,Q2を備えている。トラン
ジスタQ1のソースは、トランジスタQ2のドレインに接続
されている。トランジスタQ1,Q2には、ダイオードD1,
D2が夫々逆並列接続されている。このダイオードD1,D2
はパワーMOSFETのドレイン・ソース間に寄生する逆方向
ダイオードにより代用できる。トランジスタQ1のドレイ
ンにはダイオードD3のカソードが接続され、ダイオード
D3のアノードはダイオードD4のカソードに接続され、ダ
イオードD4のアノードはトランジスタQ2のソースに接続
されている。トランジスタQ1のドレインには、コンデン
サC3の一端が接続され、コンデンサC3の他端はコンデン
サC4の一端に接続され、コンデンサC4の他端はトランジ
スタQ2のソースに接続されている。トランジスタQ1,Q2
の接続点とコンデンサC3,C4の接続点の間には、負荷回
路Zが接続されている。トランジスタQ1,Q2の接続点は
交流電源Vsの一端に接続されている。交流電源Vsの他端
は、インダクタL1,L2を介して、ダイオードD3,D4の接
続点に接続されている。インダクタL1,L2の接続点と交
流電源Vsの一端との間には、コンデンサC1が接続されて
いる。インダクタL1とコンデンサC1はACフィルタを構成
している。
号)の回路図である。以下、その回路構成について説明
する。この回路は、スイッチング素子として、パワーMO
SFETよりなるトランジスタQ1,Q2を備えている。トラン
ジスタQ1のソースは、トランジスタQ2のドレインに接続
されている。トランジスタQ1,Q2には、ダイオードD1,
D2が夫々逆並列接続されている。このダイオードD1,D2
はパワーMOSFETのドレイン・ソース間に寄生する逆方向
ダイオードにより代用できる。トランジスタQ1のドレイ
ンにはダイオードD3のカソードが接続され、ダイオード
D3のアノードはダイオードD4のカソードに接続され、ダ
イオードD4のアノードはトランジスタQ2のソースに接続
されている。トランジスタQ1のドレインには、コンデン
サC3の一端が接続され、コンデンサC3の他端はコンデン
サC4の一端に接続され、コンデンサC4の他端はトランジ
スタQ2のソースに接続されている。トランジスタQ1,Q2
の接続点とコンデンサC3,C4の接続点の間には、負荷回
路Zが接続されている。トランジスタQ1,Q2の接続点は
交流電源Vsの一端に接続されている。交流電源Vsの他端
は、インダクタL1,L2を介して、ダイオードD3,D4の接
続点に接続されている。インダクタL1,L2の接続点と交
流電源Vsの一端との間には、コンデンサC1が接続されて
いる。インダクタL1とコンデンサC1はACフィルタを構成
している。
トランジスタQ1のゲート・ソース間には、矩形波の駆
動信号S1が入力されており、トランジスタQ2のゲート・
ソース間には、駆動信号S1が高レベルのときに低レベル
となり、駆動波信号S1が低レベルのときに高レベルとな
る矩形波の駆動信号S2が入力されている。これにより、
トランジスタQ1,Q2は交互にオン・オフされる。
動信号S1が入力されており、トランジスタQ2のゲート・
ソース間には、駆動信号S1が高レベルのときに低レベル
となり、駆動波信号S1が低レベルのときに高レベルとな
る矩形波の駆動信号S2が入力されている。これにより、
トランジスタQ1,Q2は交互にオン・オフされる。
まず、交流電源Vsが正の半サイクルのときに、トラン
ジスタQ1がオンすると、インダクタL2、ダイオードD3、
トランジスタQ1を通る経路で交流電源Vsからインダクタ
L2に電流が流れ、その電流値は入力交流電圧Vinの瞬時
値に比例した傾きで増加していく。このとき、トランジ
スタQ1はインバータ用のスイッチング素子としても機能
し、コンデンサC3からトランジスタQ1を介して負荷回路
Zに電流を流す。
ジスタQ1がオンすると、インダクタL2、ダイオードD3、
トランジスタQ1を通る経路で交流電源Vsからインダクタ
L2に電流が流れ、その電流値は入力交流電圧Vinの瞬時
値に比例した傾きで増加していく。このとき、トランジ
スタQ1はインバータ用のスイッチング素子としても機能
し、コンデンサC3からトランジスタQ1を介して負荷回路
Zに電流を流す。
次に、トランジスタQ1がオフすると、インダクタL2、
ダイオードD3、コンデンサC3、負荷回路Z、交流電源Vs
を通る経路、並びに、インダクタL2、ダイオードD3、コ
ンデンサC3,C4、ダイオードD2、交流電源Vsを通る経路
で、インダクタL2のエネルギーが放出され、コンデンサ
C3及びC4を充電する。このとき、トランジスタQ2がオン
しており、コンデンサC4から負荷回路Z、トランジスタ
Q2を通る経路で、上記とは逆方向に負荷回路Zに電流を
流す。
ダイオードD3、コンデンサC3、負荷回路Z、交流電源Vs
を通る経路、並びに、インダクタL2、ダイオードD3、コ
ンデンサC3,C4、ダイオードD2、交流電源Vsを通る経路
で、インダクタL2のエネルギーが放出され、コンデンサ
C3及びC4を充電する。このとき、トランジスタQ2がオン
しており、コンデンサC4から負荷回路Z、トランジスタ
Q2を通る経路で、上記とは逆方向に負荷回路Zに電流を
流す。
このように、交流電源Vsが正の半サイクルでは、トラ
ンジスタQ1がチョッパー用のスイッチング素子とインバ
ータ用のスイッチング素子を兼ね、トランジスタQ2はイ
ンバータ用のスイッチンング素子としてだけ機能する。
ンジスタQ1がチョッパー用のスイッチング素子とインバ
ータ用のスイッチング素子を兼ね、トランジスタQ2はイ
ンバータ用のスイッチンング素子としてだけ機能する。
次に、交流電源Vsが負の半サイクルのときに、トラン
ジスタQ2がオンすると、交流電源Vs、トランジスタQ2、
ダイオードD4、インダクタL2を通る経路で、インダクタ
L2に電流が流れ、その電流値は入力交流電圧Vinの瞬時
値に比例した傾きで増加して行く。このとき、トランジ
スタQ2はインバータ用のスイッチング素子としても機能
し、コンデンサC4から負荷回路Z、トランジスタQ2を通
る経路で負荷回路Zに電流を流す。
ジスタQ2がオンすると、交流電源Vs、トランジスタQ2、
ダイオードD4、インダクタL2を通る経路で、インダクタ
L2に電流が流れ、その電流値は入力交流電圧Vinの瞬時
値に比例した傾きで増加して行く。このとき、トランジ
スタQ2はインバータ用のスイッチング素子としても機能
し、コンデンサC4から負荷回路Z、トランジスタQ2を通
る経路で負荷回路Zに電流を流す。
次に、トランジスタQ2がオフすると、交流電源Vs、負
荷回路Z、コンデンサC4、ダイオードD4、インダクタL2
を通る経路、並びに、交流電源Vs、ダイオードD1、コン
デンサC3,C4、ダイオードD4、インダクタL2を通る経路
で、インダクタL2のエネルギーが放出され、コンデンサ
C3及びC4を充電する。このとき、トランジスタQ1がオン
しており、コンデンサC3からトランジスタQ1を介して、
上記とは逆方向に負荷回路Zに電流を流す。
荷回路Z、コンデンサC4、ダイオードD4、インダクタL2
を通る経路、並びに、交流電源Vs、ダイオードD1、コン
デンサC3,C4、ダイオードD4、インダクタL2を通る経路
で、インダクタL2のエネルギーが放出され、コンデンサ
C3及びC4を充電する。このとき、トランジスタQ1がオン
しており、コンデンサC3からトランジスタQ1を介して、
上記とは逆方向に負荷回路Zに電流を流す。
このように、交流電源Vsが負の半サイクルでは、トラ
ンジスタQ2がチョッパー用のスイッチング素子とインバ
ータ用のスイッチング素子の働きを兼ねて、トランジス
タQ1はインバータ用のスイッチング素子としてだけ機能
する。
ンジスタQ2がチョッパー用のスイッチング素子とインバ
ータ用のスイッチング素子の働きを兼ねて、トランジス
タQ1はインバータ用のスイッチング素子としてだけ機能
する。
したがって、上記回路にあっては、インバータ用のス
イッチング素子がチョッパー用のスイッチング素子を兼
ね、且つ少ない素子数で構成されており、電力損失が少
なく、回路構成も簡単になるという利点がある。また、
上記回路にあっては、交流電源Vsの半サイクル毎に各ト
ランジスタQ1,Q2が交互にチョッパー用及びインバータ
用のスイッチング素子として働くので、スイッチング素
子1個当たりのストレスが軽減されるという利点があ
り、またスッチング素子(トランジスタQ1,Q2)の電力
損失のバランスが取れているので、例えば放熱構造は同
じで良い。さらに、スイッチング素子(トランジスタ
Q1,Q2)はチョッパー用及びインバータ用のスイッチン
グ素子として動作しているから、別個にチョッパー駆動
回路を設ける必要がなく、また駆動回路の構成も簡単化
される。なお、交流電源VsとインダクタL2の間に、イン
ダクタL1とコンデンサC1よりなるACフィルタを挿入して
入力電流Iinを連続的にすることにより、入力電流歪率
を低減することができ、また、入力電流Iinを入力電圧V
inと同相の正弦波にできるので、入力力率はほぼ1とな
る。
イッチング素子がチョッパー用のスイッチング素子を兼
ね、且つ少ない素子数で構成されており、電力損失が少
なく、回路構成も簡単になるという利点がある。また、
上記回路にあっては、交流電源Vsの半サイクル毎に各ト
ランジスタQ1,Q2が交互にチョッパー用及びインバータ
用のスイッチング素子として働くので、スイッチング素
子1個当たりのストレスが軽減されるという利点があ
り、またスッチング素子(トランジスタQ1,Q2)の電力
損失のバランスが取れているので、例えば放熱構造は同
じで良い。さらに、スイッチング素子(トランジスタ
Q1,Q2)はチョッパー用及びインバータ用のスイッチン
グ素子として動作しているから、別個にチョッパー駆動
回路を設ける必要がなく、また駆動回路の構成も簡単化
される。なお、交流電源VsとインダクタL2の間に、イン
ダクタL1とコンデンサC1よりなるACフィルタを挿入して
入力電流Iinを連続的にすることにより、入力電流歪率
を低減することができ、また、入力電流Iinを入力電圧V
inと同相の正弦波にできるので、入力力率はほぼ1とな
る。
上記回路において、負荷回路Zとしては、例えば、第
17図に示すような回路が用いられる。この回路は放電灯
点灯回路であり、例えば蛍光灯のような熱陰極型放電灯
laの電源側端子に限流及び共振用のインダクタL3を直列
接続し、非電源側端子間に共振及び予熱電流通電用のコ
ンデンサC2を並列接続したものである。放電灯laの始動
時にはコンデンサC2を介してフィラメントに予熱電流が
流れると共に、インダクタL3とコンデンサC2の直列共振
作用により放電灯laの両端に高電圧が発生し、放電灯la
が点灯するものである。
17図に示すような回路が用いられる。この回路は放電灯
点灯回路であり、例えば蛍光灯のような熱陰極型放電灯
laの電源側端子に限流及び共振用のインダクタL3を直列
接続し、非電源側端子間に共振及び予熱電流通電用のコ
ンデンサC2を並列接続したものである。放電灯laの始動
時にはコンデンサC2を介してフィラメントに予熱電流が
流れると共に、インダクタL3とコンデンサC2の直列共振
作用により放電灯laの両端に高電圧が発生し、放電灯la
が点灯するものである。
第18図は上記回路の動作波形図である。負荷電流IZは
インダクタL3とコンデンサC2の共振作用により正弦波状
の電流となる。また、チョッパー電流ICHは三角波状の
高周波電流となるが、入力電流IinはインダクタL1とコ
ンデンサC1よりなるACフィルタにより高周波成分を除去
されて、入力電圧Vinと相似形の正弦波状となり、入力
力率が改善され、入力電流高調波歪みが低減されるもの
である。
インダクタL3とコンデンサC2の共振作用により正弦波状
の電流となる。また、チョッパー電流ICHは三角波状の
高周波電流となるが、入力電流IinはインダクタL1とコ
ンデンサC1よりなるACフィルタにより高周波成分を除去
されて、入力電圧Vinと相似形の正弦波状となり、入力
力率が改善され、入力電流高調波歪みが低減されるもの
である。
第19図及び第20図は上記回路に用いる発振回路と駆動
回路の構成をそれぞれ示す回路図である。まず、第19図
に示す発振回路は、スイッチングレギュレータ用の制御
用IC(日本電気株式会社製造μPC494C)よりなる。この
制御用ICは、周知のように、電源端子(12番ピン)とア
ース端子(7番ピン)の間に制御電源Vccを印加されて
使用され、コンデンサ端子(5番ピン)とアース端子間
に接続されるコンデンサC5と、抵抗端子(6番ピン)と
アース端子間に接続される抵抗R3,R4との時定数に応じ
た周波数で発振する発振器を内蔵している。その第1の
発振出力は、第1のオープンコレクタ端子(11番ピン)
と第1のオープンエミッタ端子(10番ピン)の間が短絡
される状態と開放される状態が交番することにより得ら
れ、第2の発振出力は、第2のオープンコレクタ端子
(8番ピン)と第2のオープンエミッタ端子(9番ピ
ン)の間が短絡される状態と開放される状態が交番する
ことにより得られる。ここで、出力制御端子(13番ピ
ン)をアースレベルに落としたときには、1石用のシン
グル・エンド動作を行い、第1の発振出力は第2の発振
出力と一致するものであるが、出力制御端子を基準電圧
出力端子(14番ピン)に得られる基準電圧Vrefのレベル
に設定したときには、2石用のプッシュプル動作を行
い、第1の発振出力と第2の発振出力は所定のデッドオ
フタイムを経て、反対の状態を取る。このデッドオフタ
イムは、デッドオフタイム制御端子(4番ピン)の電源
で決まるが、この回路では同端子をアース端子に接続し
て、デッドオフタイムをゼロとしている。なお、非反転
入力端子(1番ピン,16番ピン)と反転入力端子(2番
ピン,15番ピン)は、パルス幅制御用のコンパレータの
入力端子であり、パルス幅制御を行わない場合には、前
者をアースレベルGNDにプルダウン(又は開放)し、後
者を制御電源Vccのレベルにプルアップしておくもので
ある。また、フィードバック端子(3番ピン)はパルス
幅制御用の帰還入力端子であり、上記回路では使用しな
いのでアース端子に接続してある。
回路の構成をそれぞれ示す回路図である。まず、第19図
に示す発振回路は、スイッチングレギュレータ用の制御
用IC(日本電気株式会社製造μPC494C)よりなる。この
制御用ICは、周知のように、電源端子(12番ピン)とア
ース端子(7番ピン)の間に制御電源Vccを印加されて
使用され、コンデンサ端子(5番ピン)とアース端子間
に接続されるコンデンサC5と、抵抗端子(6番ピン)と
アース端子間に接続される抵抗R3,R4との時定数に応じ
た周波数で発振する発振器を内蔵している。その第1の
発振出力は、第1のオープンコレクタ端子(11番ピン)
と第1のオープンエミッタ端子(10番ピン)の間が短絡
される状態と開放される状態が交番することにより得ら
れ、第2の発振出力は、第2のオープンコレクタ端子
(8番ピン)と第2のオープンエミッタ端子(9番ピ
ン)の間が短絡される状態と開放される状態が交番する
ことにより得られる。ここで、出力制御端子(13番ピ
ン)をアースレベルに落としたときには、1石用のシン
グル・エンド動作を行い、第1の発振出力は第2の発振
出力と一致するものであるが、出力制御端子を基準電圧
出力端子(14番ピン)に得られる基準電圧Vrefのレベル
に設定したときには、2石用のプッシュプル動作を行
い、第1の発振出力と第2の発振出力は所定のデッドオ
フタイムを経て、反対の状態を取る。このデッドオフタ
イムは、デッドオフタイム制御端子(4番ピン)の電源
で決まるが、この回路では同端子をアース端子に接続し
て、デッドオフタイムをゼロとしている。なお、非反転
入力端子(1番ピン,16番ピン)と反転入力端子(2番
ピン,15番ピン)は、パルス幅制御用のコンパレータの
入力端子であり、パルス幅制御を行わない場合には、前
者をアースレベルGNDにプルダウン(又は開放)し、後
者を制御電源Vccのレベルにプルアップしておくもので
ある。また、フィードバック端子(3番ピン)はパルス
幅制御用の帰還入力端子であり、上記回路では使用しな
いのでアース端子に接続してある。
この発振回路の第1のオープンエミッタ端子(10番ピ
ン)は抵抗R1を介して接地され、第2のオープンエミッ
タ端子(9番ピン)は抵抗R2を介して接地されている。
したがって、第1のオープンエミッタ端子(10番ピン)
と第1のオープンコレクタ端子(11番ピン)とが短絡さ
れたときには、第1の発振出力“out1"は制御電源電圧V
ccにより“High"レベルとなる。このとき、第2のオー
プンエミッタ端子(9番ピン)と第2のオープンコレク
タ端子(8番ピン)とは開放されており、第2の発振出
力“out2"は抵抗R2によりプルダウンされて“Low"レベ
ルとなる。また、第1のオープンエミッタ端子(10番ピ
ン)と第1のオープンコレクタ端子(11番ピン)とが開
放されたときには、第1の発振出力“out1"は抵抗R1に
よりプルダウンされて“Low"レベルとなる。このとき、
第2のオープンエミッタ端子(9番ピン)と第2のオー
プンコレクタ端子(8番ピン)とは短絡されており、第
2の発振出力“out2"は制御電源電圧Vccにより“High"
レベルとなる。
ン)は抵抗R1を介して接地され、第2のオープンエミッ
タ端子(9番ピン)は抵抗R2を介して接地されている。
したがって、第1のオープンエミッタ端子(10番ピン)
と第1のオープンコレクタ端子(11番ピン)とが短絡さ
れたときには、第1の発振出力“out1"は制御電源電圧V
ccにより“High"レベルとなる。このとき、第2のオー
プンエミッタ端子(9番ピン)と第2のオープンコレク
タ端子(8番ピン)とは開放されており、第2の発振出
力“out2"は抵抗R2によりプルダウンされて“Low"レベ
ルとなる。また、第1のオープンエミッタ端子(10番ピ
ン)と第1のオープンコレクタ端子(11番ピン)とが開
放されたときには、第1の発振出力“out1"は抵抗R1に
よりプルダウンされて“Low"レベルとなる。このとき、
第2のオープンエミッタ端子(9番ピン)と第2のオー
プンコレクタ端子(8番ピン)とは短絡されており、第
2の発振出力“out2"は制御電源電圧Vccにより“High"
レベルとなる。
次に、第20図に示す駆動回路について説明する。第1
の発振出力“out1"は、バイポーラ型のトランジスタ
Q5,Q6よりなるトーテムポール回路を介してパルストラ
ンスPTの1次巻線とコンデンサC6の直列回路に印加され
る。パルストランスPTの2次巻線は順バイアス用の抵抗
R5と逆バイアス用のダイオードD7を介してトランジスタ
Q1のゲート・ソース間に接続されている。トランジスタ
Q1のゲート・ソース間には、ツェナーダイオードZD1,Z
D2の逆直列回路と抵抗R6が並列接続されている。また、
第2の発振出力“out2"は、バイポーラ型のトランジス
タQ7,Q8よりなるトーテムポール回路とバイアス用の抵
抗R7を介してトランジスタQ2のゲート・ソース間に供給
されている。トランジスタQ2のゲート・ソース間には抵
抗R8が並列接続されている。
の発振出力“out1"は、バイポーラ型のトランジスタ
Q5,Q6よりなるトーテムポール回路を介してパルストラ
ンスPTの1次巻線とコンデンサC6の直列回路に印加され
る。パルストランスPTの2次巻線は順バイアス用の抵抗
R5と逆バイアス用のダイオードD7を介してトランジスタ
Q1のゲート・ソース間に接続されている。トランジスタ
Q1のゲート・ソース間には、ツェナーダイオードZD1,Z
D2の逆直列回路と抵抗R6が並列接続されている。また、
第2の発振出力“out2"は、バイポーラ型のトランジス
タQ7,Q8よりなるトーテムポール回路とバイアス用の抵
抗R7を介してトランジスタQ2のゲート・ソース間に供給
されている。トランジスタQ2のゲート・ソース間には抵
抗R8が並列接続されている。
第1の発振出力“out1"が“High"レベルになると、ト
ランジスタQ5がオン、トランジスタQ6がオフとなり、制
御電源電圧VccによりトランジスタQ5を介してパルスト
ランスPTの1次巻線とコンデンサC6に電流が流れて、コ
ンデンサC6が充電される。このとき、パルストランスPT
の2次巻線に発生する電圧により抵抗R5を介してトラン
ジスタQ1のゲート・ソース間容量が充電され、そのゲー
ト電位がスレショルド電圧よりも高くなると、トランジ
スタQ1がオンとなる。次に、第1の発振出力“out1"が
“Low"レベルになると、トランジスタQ5はオフとなり、
トランジスタQ6はコンデンサC6の充電電圧によりオンと
なる。これにより、コンデンサC6からパルストランスPT
の1次巻線、トランジスタQ6を介して電流が流れ、パル
ストランスPTの2次巻線には上記とは逆極性の電圧が発
生する。これにより、トランジスタQ1のゲート・ソース
間容量の蓄積電荷はダイオードD7を介して引き抜かれ、
そのゲート電位がスレショルド電圧よりも低くなると、
トランジスタQ1はオフとなる。なお、トランジスタQ1の
ゲート・ソース間にはツェナダイオードZD1,ZD2の逆直
列回路と抵抗R6が並列接続されているので、トランジス
タQ1のゲート・ソース間電圧がパルストランスPTの誘起
電圧により極端に高くなることは防止できる。
ランジスタQ5がオン、トランジスタQ6がオフとなり、制
御電源電圧VccによりトランジスタQ5を介してパルスト
ランスPTの1次巻線とコンデンサC6に電流が流れて、コ
ンデンサC6が充電される。このとき、パルストランスPT
の2次巻線に発生する電圧により抵抗R5を介してトラン
ジスタQ1のゲート・ソース間容量が充電され、そのゲー
ト電位がスレショルド電圧よりも高くなると、トランジ
スタQ1がオンとなる。次に、第1の発振出力“out1"が
“Low"レベルになると、トランジスタQ5はオフとなり、
トランジスタQ6はコンデンサC6の充電電圧によりオンと
なる。これにより、コンデンサC6からパルストランスPT
の1次巻線、トランジスタQ6を介して電流が流れ、パル
ストランスPTの2次巻線には上記とは逆極性の電圧が発
生する。これにより、トランジスタQ1のゲート・ソース
間容量の蓄積電荷はダイオードD7を介して引き抜かれ、
そのゲート電位がスレショルド電圧よりも低くなると、
トランジスタQ1はオフとなる。なお、トランジスタQ1の
ゲート・ソース間にはツェナダイオードZD1,ZD2の逆直
列回路と抵抗R6が並列接続されているので、トランジス
タQ1のゲート・ソース間電圧がパルストランスPTの誘起
電圧により極端に高くなることは防止できる。
次に、第2の発振出力“out2"が“High"レベルになる
と、トランジスタQ7がオン、トランジスタQ8がオフとな
り、制御電源電圧VccによりトランジスタQ7と抵抗R7を
介してトランジスタQ2のゲート・ソース間容量が充電さ
れ、そのゲート電位がスレショルド電圧よりも高くなる
と、トランジスタQ2がオンとなる。次に、第2の発振出
力“out2"が“Low"レベルになると、トランジスタQ7は
オフとなり、トランジスタQ8はトランジスタQ2のゲート
・ソース間容量の充電電圧によりオンとなる。これによ
り、トランジスタQ2のゲート・ソース間容量の蓄積電荷
は抵抗R7,R8を介して引き抜かれ、そのゲート電位がス
レショルド電圧よりも低くなると、トランジスタQ2はオ
フとなる。
と、トランジスタQ7がオン、トランジスタQ8がオフとな
り、制御電源電圧VccによりトランジスタQ7と抵抗R7を
介してトランジスタQ2のゲート・ソース間容量が充電さ
れ、そのゲート電位がスレショルド電圧よりも高くなる
と、トランジスタQ2がオンとなる。次に、第2の発振出
力“out2"が“Low"レベルになると、トランジスタQ7は
オフとなり、トランジスタQ8はトランジスタQ2のゲート
・ソース間容量の充電電圧によりオンとなる。これによ
り、トランジスタQ2のゲート・ソース間容量の蓄積電荷
は抵抗R7,R8を介して引き抜かれ、そのゲート電位がス
レショルド電圧よりも低くなると、トランジスタQ2はオ
フとなる。
[発明が解決しようとする課題] 上述の従来例においては、インバータ回路とチョッパ
ー回路とでスイッチング素子を兼用しているので、出力
電力制御のためにインバータ回路の制御状態を変える
と、それがチョッパー回路にも影響を与え、反対に入力
電力制御のためにチョッパー回路の制御状態を変える
と、それがインバータ回路にも影響が与えることにな
り、制御の自由度が小さいという問題があった。そこ
で、本発明者はインバータ回路の制御は主として周波数
制御により行い、チョッパー回路の制御は主としてオン
・デューティ制御により行うことを提案した(平成1年
特許願第134397号参照)。
ー回路とでスイッチング素子を兼用しているので、出力
電力制御のためにインバータ回路の制御状態を変える
と、それがチョッパー回路にも影響を与え、反対に入力
電力制御のためにチョッパー回路の制御状態を変える
と、それがインバータ回路にも影響が与えることにな
り、制御の自由度が小さいという問題があった。そこ
で、本発明者はインバータ回路の制御は主として周波数
制御により行い、チョッパー回路の制御は主としてオン
・デューティ制御により行うことを提案した(平成1年
特許願第134397号参照)。
しかしながら、例えば、トランジスタQ1,Q2のスイッ
チング周波数を高くして、放電灯laを調光すると、イン
バータ回路の動作による負荷回路Zでの電力消費は少な
くなるが、チョッパー回路の動作による交流電源Vsから
の電力供給は余り変化しない。このため、負荷回路Zで
の電力消費に比べて交流電源Vsからの電力供給が過剰と
なり、この過剰となった電力は全てコンデンサC3,C4に
蓄積される。故に、コンデンサC3,C4の充電電圧VDCが
上昇し、耐圧オーバーでコンデンサC3,C4が破壊され
る。また、トランジスタQ1,Q2やダイオードD1〜D4等の
回路素子も耐圧オーバーで破壊される場合がある。さら
に、素子破壊の前には高電圧が発生することになり、安
全上も好ましくない。したがって、調光時に余りスイッ
チング周波数を高くすることはできず、制御の自由度が
低下する。また、入力電力や出力電力の変動補償をスイ
ッチング素子の制御により行う場合にも、制御の自由度
が小さいので、変動補償範囲が小さくなり、電源装置の
安定度が悪くなるという問題がある。
チング周波数を高くして、放電灯laを調光すると、イン
バータ回路の動作による負荷回路Zでの電力消費は少な
くなるが、チョッパー回路の動作による交流電源Vsから
の電力供給は余り変化しない。このため、負荷回路Zで
の電力消費に比べて交流電源Vsからの電力供給が過剰と
なり、この過剰となった電力は全てコンデンサC3,C4に
蓄積される。故に、コンデンサC3,C4の充電電圧VDCが
上昇し、耐圧オーバーでコンデンサC3,C4が破壊され
る。また、トランジスタQ1,Q2やダイオードD1〜D4等の
回路素子も耐圧オーバーで破壊される場合がある。さら
に、素子破壊の前には高電圧が発生することになり、安
全上も好ましくない。したがって、調光時に余りスイッ
チング周波数を高くすることはできず、制御の自由度が
低下する。また、入力電力や出力電力の変動補償をスイ
ッチング素子の制御により行う場合にも、制御の自由度
が小さいので、変動補償範囲が小さくなり、電源装置の
安定度が悪くなるという問題がある。
本発明はこのような点に鑑みてなされたものであり、
その目的とするところは、チョッパー回路とインバータ
回路とでスイッチング素子を兼用した電源装置におい
て、入力電力と出力電力のバランスを保ちながら制御の
自由度を高めることにある。
その目的とするところは、チョッパー回路とインバータ
回路とでスイッチング素子を兼用した電源装置におい
て、入力電力と出力電力のバランスを保ちながら制御の
自由度を高めることにある。
[課題を解決するための手段] 本発明にあっては、上記の課題を解決するために、第
1図に示すように、交流電源Vsの交流電圧をスイッチン
グ素子(トランジスタQ1,Q2)により高周波的にチョッ
ピングしてインダクタL2に印加し、上記インダクタL2に
蓄積されたエネルギーをコンデンサC3,C4に充電して直
流電源を得るチョッパー回路と、上記直流電源の直流電
圧を入力とし直列接続された第1及び第2のスイッチン
グ素子のオン・オフ動作により負荷回路Zに電力を供給
するインバータ回路とを備え、第1のスイッチング素子
(トランジスタQ1)は交流電源Vsの一方の電源極性(Vi
n>0)のときにチョッパー回路のスイッチング素子と
して兼用され、第2のスイッチング素子(トランジスタ
Q2)は交流電源Vsの他方の電源極性(Vin<0)のとき
にチョッパー回路のスイッチング素子として兼用される
電源装置において、交流電源Vsの電源極性を検出する電
源極性検出手段と、電源極性検出手段の検出出力に基づ
いて、チョッパー回路のスイッチング素子として兼用さ
れる側のスイッチング素子の動作を間欠的に停止させる
制御手段とを設けたことを特徴とするものである。
1図に示すように、交流電源Vsの交流電圧をスイッチン
グ素子(トランジスタQ1,Q2)により高周波的にチョッ
ピングしてインダクタL2に印加し、上記インダクタL2に
蓄積されたエネルギーをコンデンサC3,C4に充電して直
流電源を得るチョッパー回路と、上記直流電源の直流電
圧を入力とし直列接続された第1及び第2のスイッチン
グ素子のオン・オフ動作により負荷回路Zに電力を供給
するインバータ回路とを備え、第1のスイッチング素子
(トランジスタQ1)は交流電源Vsの一方の電源極性(Vi
n>0)のときにチョッパー回路のスイッチング素子と
して兼用され、第2のスイッチング素子(トランジスタ
Q2)は交流電源Vsの他方の電源極性(Vin<0)のとき
にチョッパー回路のスイッチング素子として兼用される
電源装置において、交流電源Vsの電源極性を検出する電
源極性検出手段と、電源極性検出手段の検出出力に基づ
いて、チョッパー回路のスイッチング素子として兼用さ
れる側のスイッチング素子の動作を間欠的に停止させる
制御手段とを設けたことを特徴とするものである。
[作用] 第1図に示す回路にあっては、交流電源Vsの電源極性
と入力チョッパーを制御するスイッチング素子とが一対
一に対応している。すなわち、入力を制御可能なスイッ
チング素子は交流電源Vsの各電源極性について1個ずつ
である。交流電源Vsの電源極性が正(Vin>0)のとき
には、トランジスタQ1は入力を制御可能であるが、トラ
ンジスタQ2は入力を制御不可能である。反対に、交流電
源Vsの電源極性が負(Vin<0)のときには、トランジ
スタQ2は入力を制御可能であるが、トランジスタQ1は入
力を制御不可能である。そこで、電源極性検出手段によ
り検出された電源極性に対応して、入力制御可能なスイ
ッチング素子を間欠的に停止させる。具体的には、第2
の動作波形図に示すように、交流電源Vsの電源極性が正
(Vin>0)のときには、トランジスタQ1の動作を間欠
的に停止させる。反対に、交流電源Vsの電源極性が負
(Vin<0)のときには、トランジスタQ2の動作を間欠
的に停止させる。このように、入力制御可能なスイッチ
ング素子の動作を間欠的に停止させることにより、交流
電源Vsからの電力供給を自由に減少させることができ、
電力供給の過剰によりコンデンサC3,C4の電圧VDCが上
昇することは防止できる。
と入力チョッパーを制御するスイッチング素子とが一対
一に対応している。すなわち、入力を制御可能なスイッ
チング素子は交流電源Vsの各電源極性について1個ずつ
である。交流電源Vsの電源極性が正(Vin>0)のとき
には、トランジスタQ1は入力を制御可能であるが、トラ
ンジスタQ2は入力を制御不可能である。反対に、交流電
源Vsの電源極性が負(Vin<0)のときには、トランジ
スタQ2は入力を制御可能であるが、トランジスタQ1は入
力を制御不可能である。そこで、電源極性検出手段によ
り検出された電源極性に対応して、入力制御可能なスイ
ッチング素子を間欠的に停止させる。具体的には、第2
の動作波形図に示すように、交流電源Vsの電源極性が正
(Vin>0)のときには、トランジスタQ1の動作を間欠
的に停止させる。反対に、交流電源Vsの電源極性が負
(Vin<0)のときには、トランジスタQ2の動作を間欠
的に停止させる。このように、入力制御可能なスイッチ
ング素子の動作を間欠的に停止させることにより、交流
電源Vsからの電力供給を自由に減少させることができ、
電力供給の過剰によりコンデンサC3,C4の電圧VDCが上
昇することは防止できる。
[実施例1] 第1図は本発明の第1実施例の回路図である。この回
路は、第16図に示すハーフブリッジ回路の負荷回路Zと
して第17図に示す放電灯点灯回路を接続したものであ
る。本実施例では、第2図の動作波形図に示すように、
交流電源Vsの電源極性が正(Vin>0)のときには、ト
ランジスタQ1の駆動信号S1を間欠的ち停止させ、交流電
源Vsの電源極性が負(Vin<0)のときには、トランジ
スタQ2の駆動信号S2を間欠的に停止させている。
路は、第16図に示すハーフブリッジ回路の負荷回路Zと
して第17図に示す放電灯点灯回路を接続したものであ
る。本実施例では、第2図の動作波形図に示すように、
交流電源Vsの電源極性が正(Vin>0)のときには、ト
ランジスタQ1の駆動信号S1を間欠的ち停止させ、交流電
源Vsの電源極性が負(Vin<0)のときには、トランジ
スタQ2の駆動信号S2を間欠的に停止させている。
第3図は上記の動作を実現するための制御回路の構成
を示している。図中、発振回路10の構成は第19図に示す
回路と同じであり、駆動回路12の構成は第20図に示す回
路と同じである。本実施例では、発振回路10と駆動回路
12の間に間欠駆動回路11を挿入したことを特徴としてい
る。
を示している。図中、発振回路10の構成は第19図に示す
回路と同じであり、駆動回路12の構成は第20図に示す回
路と同じである。本実施例では、発振回路10と駆動回路
12の間に間欠駆動回路11を挿入したことを特徴としてい
る。
この間欠駆動回路11の構成を第4図に示し説明する。
図中、VINは交流電源Vsの電源極性が正(Vin>0)のと
きに“High"レベル、負(Vin<0)ときに“Low"レベル
となる信号であり、電源極性検出手段の出力である。電
源極性検出手段は上記の信号VINを作成できる回路であ
れば良く、その構成は特に限定しない。第1の発振出力
“out1"は電源極性検出信号VINと共にANDゲートG1に入
力され、ANDゲートG1の出力CK1は単安定マルチバイブレ
ータMV1のトリガー入力となる。このため、単安定マル
チバイブレータMV1は電源極性が正(Vin>0)のとき
に、第1の発振出力“out1"の立ち下がりでトリガーさ
れる。単安定マルチバイブレータMV1はトリガーされる
と、所定の時間“High"レベルとなるパルス信号P1を出
力する。このパルス信号P1のパルス幅は、スイッチング
周期の数倍に設定している。単安定マルチバイブレータ
MV1の出力は、単安定マルチバイブレータMV2のトリガー
入力とされている。単安定マルチバイブレータMV2は、
発振回路10の出力パルス1個を含み得るパルス幅のパル
ス信号P2を出力する。このパルス信号P2は電源極性検出
信号VINと共にANDゲートG2に入力され、ANDゲートG2の
出力はNOT回路G3により論理を反転されて、第1の発振
出力“out1"と共にANDゲートG4に入力される。ANDゲー
トG4から出力される信号がトランジスタQ1駆動用の発振
出力“out1"となる。
図中、VINは交流電源Vsの電源極性が正(Vin>0)のと
きに“High"レベル、負(Vin<0)ときに“Low"レベル
となる信号であり、電源極性検出手段の出力である。電
源極性検出手段は上記の信号VINを作成できる回路であ
れば良く、その構成は特に限定しない。第1の発振出力
“out1"は電源極性検出信号VINと共にANDゲートG1に入
力され、ANDゲートG1の出力CK1は単安定マルチバイブレ
ータMV1のトリガー入力となる。このため、単安定マル
チバイブレータMV1は電源極性が正(Vin>0)のとき
に、第1の発振出力“out1"の立ち下がりでトリガーさ
れる。単安定マルチバイブレータMV1はトリガーされる
と、所定の時間“High"レベルとなるパルス信号P1を出
力する。このパルス信号P1のパルス幅は、スイッチング
周期の数倍に設定している。単安定マルチバイブレータ
MV1の出力は、単安定マルチバイブレータMV2のトリガー
入力とされている。単安定マルチバイブレータMV2は、
発振回路10の出力パルス1個を含み得るパルス幅のパル
ス信号P2を出力する。このパルス信号P2は電源極性検出
信号VINと共にANDゲートG2に入力され、ANDゲートG2の
出力はNOT回路G3により論理を反転されて、第1の発振
出力“out1"と共にANDゲートG4に入力される。ANDゲー
トG4から出力される信号がトランジスタQ1駆動用の発振
出力“out1"となる。
第6図は上記回路の各部の動作波形を示している。同
図に示すように、電源極性が正(Vin>0)のときに
は、単安定マルチバイブレータMV1により決定される周
期で、単安定マルチバイブレータMV2がトリガーされ
て、第1の発振出力“out1"を1パルス削るための信号P
2が発生され、一定周期で第1の発振出力“out1"のパル
スが間引かれる。電源極性が負(Vin<0)のときに
は、電源極性検出信号VINをNOT回路G5,G7により論理反
転させた信号を第2の発振出力“out2"と共に、上記と
同じ構成の回路に与えることにより、単安定マルチバイ
ブレータMV3により決定される周期で、単安定マルチバ
イブレータMV4がトリガーされて、第2の発振出力“out
2"を1パルス削るための信号P4が発生され、一定周期で
第2の発振出力“out2"のパルスが間引かれる。
図に示すように、電源極性が正(Vin>0)のときに
は、単安定マルチバイブレータMV1により決定される周
期で、単安定マルチバイブレータMV2がトリガーされ
て、第1の発振出力“out1"を1パルス削るための信号P
2が発生され、一定周期で第1の発振出力“out1"のパル
スが間引かれる。電源極性が負(Vin<0)のときに
は、電源極性検出信号VINをNOT回路G5,G7により論理反
転させた信号を第2の発振出力“out2"と共に、上記と
同じ構成の回路に与えることにより、単安定マルチバイ
ブレータMV3により決定される周期で、単安定マルチバ
イブレータMV4がトリガーされて、第2の発振出力“out
2"を1パルス削るための信号P4が発生され、一定周期で
第2の発振出力“out2"のパルスが間引かれる。
第5図は単安定マルチバイブレータMV1〜MV4の構成を
示している。この回路は、汎用のタイマーIC(シグネテ
ィックス社製NE555)を備えている。入力が立ち下る
と、抵抗R11,R12とコンデンサC11よりなる微分回路を
介してタイマーICのトリガー端子(2番ピン)の電圧が
立ち下がる。このタイマーICは、トリガー端子(2番ピ
ン)が(1/3)Vcc以下になると、トリガーされて出力端
子(3番ピン)が“High"レベルとなり、放電端子(7
番ピン)は高インピーダンス状態となる。また、スレシ
ョルド端子(6番ピン)が(2/3)Vccになると出力端子
(3番ピン)が“Low"レベルとなり、放電端子(7番ピ
ン)も“Low"レベルとなる。電源端子(8番ピン)とア
ース端子(1番ピン)の間には、制御電源電圧Vccが印
加されている。また、リセット端子(4番ピン)は電源
端子(8番ピン)に接続されており、周波数制御端子
(5番ピン)は、デカップリングコンデンサC13を介し
てアース端子(1番ピン)に接続されている。タイマー
ICの時定数回路を構成する抵抗R13とコンデンサC12の直
列回路には、制御電源電圧Vccが印加されている。抵抗R
13とコンデンサC12の接続点は、タイマーICのスレショ
ルド端子(6番ピン)及び放電端子(7番ピン)に接続
されており、これによって、タイマーICは単安定マルチ
バイブレータとして動作するものである。つまり、トリ
ガー端子(2番ピン)が“Low"レベルとなってトリガー
されると、コンデンサC12と抵抗R13の時定数でスレショ
ルド端子(6番ピン)が所定のスレショルド電圧Vth=
(2/3)Vccとなるまで、出力端子(3番ピン)は“Hig
h"レベルとなる。この間、入力端子(2番ピン)の電圧
が変動しても、コンデンサC12の電圧がスレショルド電
圧Vthに達するまでの出力端子(3番ピン)は“High"レ
ベルを保持する。
示している。この回路は、汎用のタイマーIC(シグネテ
ィックス社製NE555)を備えている。入力が立ち下る
と、抵抗R11,R12とコンデンサC11よりなる微分回路を
介してタイマーICのトリガー端子(2番ピン)の電圧が
立ち下がる。このタイマーICは、トリガー端子(2番ピ
ン)が(1/3)Vcc以下になると、トリガーされて出力端
子(3番ピン)が“High"レベルとなり、放電端子(7
番ピン)は高インピーダンス状態となる。また、スレシ
ョルド端子(6番ピン)が(2/3)Vccになると出力端子
(3番ピン)が“Low"レベルとなり、放電端子(7番ピ
ン)も“Low"レベルとなる。電源端子(8番ピン)とア
ース端子(1番ピン)の間には、制御電源電圧Vccが印
加されている。また、リセット端子(4番ピン)は電源
端子(8番ピン)に接続されており、周波数制御端子
(5番ピン)は、デカップリングコンデンサC13を介し
てアース端子(1番ピン)に接続されている。タイマー
ICの時定数回路を構成する抵抗R13とコンデンサC12の直
列回路には、制御電源電圧Vccが印加されている。抵抗R
13とコンデンサC12の接続点は、タイマーICのスレショ
ルド端子(6番ピン)及び放電端子(7番ピン)に接続
されており、これによって、タイマーICは単安定マルチ
バイブレータとして動作するものである。つまり、トリ
ガー端子(2番ピン)が“Low"レベルとなってトリガー
されると、コンデンサC12と抵抗R13の時定数でスレショ
ルド端子(6番ピン)が所定のスレショルド電圧Vth=
(2/3)Vccとなるまで、出力端子(3番ピン)は“Hig
h"レベルとなる。この間、入力端子(2番ピン)の電圧
が変動しても、コンデンサC12の電圧がスレショルド電
圧Vthに達するまでの出力端子(3番ピン)は“High"レ
ベルを保持する。
なお、単安定マルチバイブレータMV1,MV3では抵抗R13
とコンデンサC12の時定数を大きく設定されており、単
安定マルチバイブレータMV2,MV4では上記の時定数を小
さく設定されているので、第6図に示すようなパルス幅
の異なる出力信号P1〜P4が得られるものである。
とコンデンサC12の時定数を大きく設定されており、単
安定マルチバイブレータMV2,MV4では上記の時定数を小
さく設定されているので、第6図に示すようなパルス幅
の異なる出力信号P1〜P4が得られるものである。
以上の制御回路により、本実施例では、交流電源Vsの
電源極性が正(Vin>0)のときには、トランジスタQ1
の駆動信号S1を間欠的に停止させ、交流電源Vsの電源極
性が負(Vin<0)のときには、トランジスタQ2の駆動
信号S2を間欠的に停止させることができる。電源極性が
正(Vin>0)のときにトランジスタQ1の駆動信号S1を
停止させると、チョッパー回路の動作は停止するから、
交流電源Vsからの電力供給は停止する。一方、インバー
タ回路については、トランジスタQ1が停止することによ
り負荷回路Zでの電力消費が減少するが、ランジスタQ2
が動作しているので、電力消費は半減するに過ぎない。
電源極性が負(Vin<0)のときも同様である。したが
って、負荷回路Zでの電力消費に比べて交流電源Vsから
の電力供給が過剰な場合に、上記の制御を行えば、コン
デンサC3,C4の電圧VDCが異常に上昇することを防止で
きる。また、駆動信号S1,S2を間欠的に停止させる周期
は単安定マルチバイブレータMV1,MV3により自由に制御
でき、停止させる期間は単安定マルチバイブレータMV2,
MV4により自由に制御できるので、これらを制御するこ
とにより交流電源Vsからの電力供給をかなり広い範囲で
制御することができ、しかも、その場合における負荷回
路Zでの電力消費の変化は少ない。したがって、例え
ば、スイッチング周波数の制御と組み合わせれば、交流
電源Vsからの電力供給(入力電力)と負荷回路Zでの電
力消費(出力電力)を実質的に独立して制御することが
可能となる。つまり、スイッチング周波数を変えると、
出力電力の変化は大きいが、入力電力の変化は小さいの
で、本発明の制御方式と組み合わせることにより、入力
電力と出力電力を別々に制御できることになる。
電源極性が正(Vin>0)のときには、トランジスタQ1
の駆動信号S1を間欠的に停止させ、交流電源Vsの電源極
性が負(Vin<0)のときには、トランジスタQ2の駆動
信号S2を間欠的に停止させることができる。電源極性が
正(Vin>0)のときにトランジスタQ1の駆動信号S1を
停止させると、チョッパー回路の動作は停止するから、
交流電源Vsからの電力供給は停止する。一方、インバー
タ回路については、トランジスタQ1が停止することによ
り負荷回路Zでの電力消費が減少するが、ランジスタQ2
が動作しているので、電力消費は半減するに過ぎない。
電源極性が負(Vin<0)のときも同様である。したが
って、負荷回路Zでの電力消費に比べて交流電源Vsから
の電力供給が過剰な場合に、上記の制御を行えば、コン
デンサC3,C4の電圧VDCが異常に上昇することを防止で
きる。また、駆動信号S1,S2を間欠的に停止させる周期
は単安定マルチバイブレータMV1,MV3により自由に制御
でき、停止させる期間は単安定マルチバイブレータMV2,
MV4により自由に制御できるので、これらを制御するこ
とにより交流電源Vsからの電力供給をかなり広い範囲で
制御することができ、しかも、その場合における負荷回
路Zでの電力消費の変化は少ない。したがって、例え
ば、スイッチング周波数の制御と組み合わせれば、交流
電源Vsからの電力供給(入力電力)と負荷回路Zでの電
力消費(出力電力)を実質的に独立して制御することが
可能となる。つまり、スイッチング周波数を変えると、
出力電力の変化は大きいが、入力電力の変化は小さいの
で、本発明の制御方式と組み合わせることにより、入力
電力と出力電力を別々に制御できることになる。
また、駆動信号S1,S2を間欠的に停止させる期間を、
交流電源Vsの半サイクルにわたって等間隔で均等に配置
すれば、第2図に示すように、入力電流Iinは入力電圧V
inと相似形となり、入力電流高調波は余り増加せず、入
力力率も高くすることができる。
交流電源Vsの半サイクルにわたって等間隔で均等に配置
すれば、第2図に示すように、入力電流Iinは入力電圧V
inと相似形となり、入力電流高調波は余り増加せず、入
力力率も高くすることができる。
なお、第2図では図示の都合上、トランジスタQ1,Q2
の駆動信号S1,S2の周期は長く表現されているが、実際
には、図示されているよりも十分に周期が短いことは言
うまでもない。
の駆動信号S1,S2の周期は長く表現されているが、実際
には、図示されているよりも十分に周期が短いことは言
うまでもない。
[実施例2] 第7図は本発明の第2実施例の回路図である。本発明
にあっては、インバータ回路としてフルブリッジ回路を
用いている。つまり、第1図に示すハーフブリッジ回路
において、コンデンサC3の代わりにトランジスタQ3を、
コンデンサC4の代わりにトランジスタQ4をそれぞれ接続
し、トランジスタQ3をトランジスタQ2と同時にオン・オ
フし、トランジスタQ4をトランジスタQ1と同時にオン・
オフするものである。トランジスタQ3,Q4にはダイオー
ドD5,D6がそれぞれ逆並列接続されている。これらのダ
イオードD5,D6はパワーMOSFETよりなるトランジスタ
Q3,Q4のドレイン・ソース間に寄生する逆方向ダイオー
ドにより代用できる。また、トランジスタQ3,Q4の直列
回路の両端には、平滑用のコンデンサC0を並列接続して
ある。トランジスタQ3の駆動信号S3はトランジスタQ2の
駆動信号S2と同じであり、トランジスタQ4の駆動信号S4
はトランジスタQ1の駆動信号S1と同じである。
にあっては、インバータ回路としてフルブリッジ回路を
用いている。つまり、第1図に示すハーフブリッジ回路
において、コンデンサC3の代わりにトランジスタQ3を、
コンデンサC4の代わりにトランジスタQ4をそれぞれ接続
し、トランジスタQ3をトランジスタQ2と同時にオン・オ
フし、トランジスタQ4をトランジスタQ1と同時にオン・
オフするものである。トランジスタQ3,Q4にはダイオー
ドD5,D6がそれぞれ逆並列接続されている。これらのダ
イオードD5,D6はパワーMOSFETよりなるトランジスタ
Q3,Q4のドレイン・ソース間に寄生する逆方向ダイオー
ドにより代用できる。また、トランジスタQ3,Q4の直列
回路の両端には、平滑用のコンデンサC0を並列接続して
ある。トランジスタQ3の駆動信号S3はトランジスタQ2の
駆動信号S2と同じであり、トランジスタQ4の駆動信号S4
はトランジスタQ1の駆動信号S1と同じである。
本実施例の動作は負荷回路に印加される電圧が第1回
路に比べて約2倍となる以外は、第1図回路と同じ動作
となる。
路に比べて約2倍となる以外は、第1図回路と同じ動作
となる。
[実施例3] 第8図は本発明の第3実施例の回路図である。本実施
例にあっては、第1図に示すハーフブリッジ回路におい
て、トランジスタQ1,Q2として、パワーMOSFETに代え
て、バイポーラトランジスタを用いたものである。この
場合、逆並列ダイオードD1,D2は別部品として接続する
必要がある。
例にあっては、第1図に示すハーフブリッジ回路におい
て、トランジスタQ1,Q2として、パワーMOSFETに代え
て、バイポーラトランジスタを用いたものである。この
場合、逆並列ダイオードD1,D2は別部品として接続する
必要がある。
第9図は本実施例の動作波形図である。まず、全点灯
状態での動作波形については、第18図に示す動作波形と
同じである。この全点灯状態では、スイッチング周波数
がf1で、駆動信号S1,S2の周期はT1=1/f1である。次
に、スイッチング周波数をf1からf2に上昇させて、駆動
信号S1,S2の周期をT2=1/f2に変化させると、放電灯la
は調光状態となる。つまり、スイッチング周波数が高く
なることにより、インダクタL3による限流インピーダン
スが大きくなるので、ランプ電流Ilaの振幅が小さくな
り、放電灯laの光出力が減少するものである。これによ
り負荷回路よる消費電力は減少するが、上述のように、
チョッパー回路による電力供給はスイッチング周波数の
変化には余り影響されないから、電力消費に比べて電力
供給が過剰となり、コンデンサC3,C4の電圧VDCが上昇
することになる。そこで、本実施例では電源極性がVin
>0のときには、チョッパー回路を制御するトランジス
タQ1の駆動信号S1を間欠的ち停止させ、電源極性がVin
<0のときには、チョッパー回路を制御するトランジス
タQ2の駆動信号S2を間欠的に停止させている。これによ
り、チョッパー回路による電力供給を減少させることが
でき、コンデンサC3,C4の電圧VDCが異常に上昇するこ
とを防止できる。
状態での動作波形については、第18図に示す動作波形と
同じである。この全点灯状態では、スイッチング周波数
がf1で、駆動信号S1,S2の周期はT1=1/f1である。次
に、スイッチング周波数をf1からf2に上昇させて、駆動
信号S1,S2の周期をT2=1/f2に変化させると、放電灯la
は調光状態となる。つまり、スイッチング周波数が高く
なることにより、インダクタL3による限流インピーダン
スが大きくなるので、ランプ電流Ilaの振幅が小さくな
り、放電灯laの光出力が減少するものである。これによ
り負荷回路よる消費電力は減少するが、上述のように、
チョッパー回路による電力供給はスイッチング周波数の
変化には余り影響されないから、電力消費に比べて電力
供給が過剰となり、コンデンサC3,C4の電圧VDCが上昇
することになる。そこで、本実施例では電源極性がVin
>0のときには、チョッパー回路を制御するトランジス
タQ1の駆動信号S1を間欠的ち停止させ、電源極性がVin
<0のときには、チョッパー回路を制御するトランジス
タQ2の駆動信号S2を間欠的に停止させている。これによ
り、チョッパー回路による電力供給を減少させることが
でき、コンデンサC3,C4の電圧VDCが異常に上昇するこ
とを防止できる。
なお、第10図の動作波形図に示すように、駆動信号
S1,S2の停止期間を更に多くすれば、チョッパー回路に
よる電力供給を更に減少させることができ、それに対応
するように負荷回路の電力消費を減少させれば、より深
いレベルまで放電灯laを調光することができる。ただ
し、駆動信号S1,S2の停止期間を余り長くすると、チョ
ッパー電流ICHの停止期間が長くなって、入力電流高調
波成分が多くなり、入力力率も低下するので、ACフィル
タの設計との兼合いで調光範囲を設定する必要がある。
S1,S2の停止期間を更に多くすれば、チョッパー回路に
よる電力供給を更に減少させることができ、それに対応
するように負荷回路の電力消費を減少させれば、より深
いレベルまで放電灯laを調光することができる。ただ
し、駆動信号S1,S2の停止期間を余り長くすると、チョ
ッパー電流ICHの停止期間が長くなって、入力電流高調
波成分が多くなり、入力力率も低下するので、ACフィル
タの設計との兼合いで調光範囲を設定する必要がある。
[実施例4] 第11図は本発明の第4実施例の回路図であり、第12図
はその動作波形図である。本実施例にあっては、負荷回
路として白熱電球laを使用しており、共振回路を含まな
いので、ランプ電流Ilaの波形は矩形波状となる。ま
た、スイッチング周波数を変えてもランプ電流Ilaは変
化しないので、周波数制御による調光は行えない。そこ
で、本実施例では電源極性がVin>0のときは駆動信号S
1を間欠的に停止させ、Vin<0のときは駆動信号S2を間
欠的に停止させることにより、チョッパー回路による電
力供給を減少させると共に、負荷回路による電力消費も
減少させて、白熱電球laを調光している。この場合、交
流電源Vsからの電力供給の減少が、負荷回路での電力消
費の減少よりも顕著になるので、コンデンサC3,C4の電
圧VDCは低下する。これにより、負荷回路での電力消費
は減少し、白熱電球laの光出力が減少する。
はその動作波形図である。本実施例にあっては、負荷回
路として白熱電球laを使用しており、共振回路を含まな
いので、ランプ電流Ilaの波形は矩形波状となる。ま
た、スイッチング周波数を変えてもランプ電流Ilaは変
化しないので、周波数制御による調光は行えない。そこ
で、本実施例では電源極性がVin>0のときは駆動信号S
1を間欠的に停止させ、Vin<0のときは駆動信号S2を間
欠的に停止させることにより、チョッパー回路による電
力供給を減少させると共に、負荷回路による電力消費も
減少させて、白熱電球laを調光している。この場合、交
流電源Vsからの電力供給の減少が、負荷回路での電力消
費の減少よりも顕著になるので、コンデンサC3,C4の電
圧VDCは低下する。これにより、負荷回路での電力消費
は減少し、白熱電球laの光出力が減少する。
[実施例5] 第13図は本発明の第5実施例の回路図であり、第14図
はその動作波形図である。本実施例にあっては、交流電
源Vsからの入力電圧が定格値である場合には、電源極性
がVin>0のときは駆動信号S1のみを発生し、Vin<0の
ときは駆動信号S2のみを発生しており、交流電源Vsの半
サイクル毎に白熱電球laに印加される電圧の極性が交互
に反転している。この場合、ランプ電流Ilaの実行値は
ピーク値の半分となる。
はその動作波形図である。本実施例にあっては、交流電
源Vsからの入力電圧が定格値である場合には、電源極性
がVin>0のときは駆動信号S1のみを発生し、Vin<0の
ときは駆動信号S2のみを発生しており、交流電源Vsの半
サイクル毎に白熱電球laに印加される電圧の極性が交互
に反転している。この場合、ランプ電流Ilaの実行値は
ピーク値の半分となる。
次に、電源変動により交流電源Vsからの入力電圧が上
昇した場合には、電源極性がVin>0のときは駆動信号S
1を間欠的に停止させ、Vin<0のときは駆動信号S2を間
欠的に停止させている。したがって、入力電圧が上昇し
てもチョッパー回路による電力供給は変化しない。ま
た、電源極性がVin>0のときに駆動信号S1を間欠的に
停止させた直後に、駆動信号S2を発生させており、電源
極性がVin<0のときに駆動信号S2を間欠的に停止させ
た直後に、駆動信号S1を発生させている。したがって、
ランプ電流Ilaの実行値はピーク値の半分となり、負荷
回路による電力消費変化しない。故に、本実施例では、
電源変動により交流電源Vsからの入力電圧が定格値より
も上昇しても、コンデンサC3,C4の電圧VDCや白熱電球l
aの光出力が変動しないように制御することができる。
昇した場合には、電源極性がVin>0のときは駆動信号S
1を間欠的に停止させ、Vin<0のときは駆動信号S2を間
欠的に停止させている。したがって、入力電圧が上昇し
てもチョッパー回路による電力供給は変化しない。ま
た、電源極性がVin>0のときに駆動信号S1を間欠的に
停止させた直後に、駆動信号S2を発生させており、電源
極性がVin<0のときに駆動信号S2を間欠的に停止させ
た直後に、駆動信号S1を発生させている。したがって、
ランプ電流Ilaの実行値はピーク値の半分となり、負荷
回路による電力消費変化しない。故に、本実施例では、
電源変動により交流電源Vsからの入力電圧が定格値より
も上昇しても、コンデンサC3,C4の電圧VDCや白熱電球l
aの光出力が変動しないように制御することができる。
なお、上述の実施例にあっては、第15図(a)に示す
ように、ダイオードD3,D4の接続点にインダクタL2を接
続しているが、第15図(b)に示すように、トランジス
タQ1,Q2の接続点にインダクタL2を接続しても良い。ま
た、第15図(c),(d)に示すように、インダクタL1
を交流電源Vsの一端に接続し、インダクタL2を交流電源
Vsの他端に接続しても構わない。
ように、ダイオードD3,D4の接続点にインダクタL2を接
続しているが、第15図(b)に示すように、トランジス
タQ1,Q2の接続点にインダクタL2を接続しても良い。ま
た、第15図(c),(d)に示すように、インダクタL1
を交流電源Vsの一端に接続し、インダクタL2を交流電源
Vsの他端に接続しても構わない。
なお、上述の各実施例では、インバータ回路がハーフ
ブリッジ回路又はフルブリッジ回路である場合を例示し
たが、変形ハーフブレッジ回路やその他の回路を用いて
も良い。ここで、変形ハーフブリッジ回路とは、第1図
回路におけるコンデンサC3の負極をコンデンサC4の正極
に代えてダイオードD4のアノードに接続するか、または
コンデンサC4の正極をコンデンサC3の負極に代えてダイ
オードD3のカソードに接続した回路であり、ハーフブリ
ッジ回路と実質的に同様な動作を行うことができる。こ
の変形ハーフブリッジ回路では、ダイオードD3,D4の直
列回路に並列的に接続されるコンデンサが直流電源用の
平滑コンデンサとなり、負荷回路Zと直接接続されるコ
ンデンサは直流成分カット及び電源用の結合コンデンサ
となる。
ブリッジ回路又はフルブリッジ回路である場合を例示し
たが、変形ハーフブレッジ回路やその他の回路を用いて
も良い。ここで、変形ハーフブリッジ回路とは、第1図
回路におけるコンデンサC3の負極をコンデンサC4の正極
に代えてダイオードD4のアノードに接続するか、または
コンデンサC4の正極をコンデンサC3の負極に代えてダイ
オードD3のカソードに接続した回路であり、ハーフブリ
ッジ回路と実質的に同様な動作を行うことができる。こ
の変形ハーフブリッジ回路では、ダイオードD3,D4の直
列回路に並列的に接続されるコンデンサが直流電源用の
平滑コンデンサとなり、負荷回路Zと直接接続されるコ
ンデンサは直流成分カット及び電源用の結合コンデンサ
となる。
[発明の効果] 本発明によれば、上述のように、交流電源からチョッ
パー回路を介して得られた直流電源を入力とし、直流接
続された第1及び第2のスイッチング素子のオン・オフ
動作により負荷回路に電力を供給し、交流電源の電源極
性に応じて第1又は第2のスイッチング素子を交互にチ
ョッパー回路のスイッチング素子として兼用するように
した電源装置において、交流電源の電源極性に基づい
て、チョッパー回路のスイッチング素子として兼用され
る側のスイッチング素子の動作を間欠的に停止させるよ
うにしたので、チョッパー回路による交流電源からの電
力供給を自由に減少させることができ、したがって、交
流電源からの電力供給と負荷回路による電力消費とを別
々に制御でき、制御の自由度が大きくなるという効果が
ある。
パー回路を介して得られた直流電源を入力とし、直流接
続された第1及び第2のスイッチング素子のオン・オフ
動作により負荷回路に電力を供給し、交流電源の電源極
性に応じて第1又は第2のスイッチング素子を交互にチ
ョッパー回路のスイッチング素子として兼用するように
した電源装置において、交流電源の電源極性に基づい
て、チョッパー回路のスイッチング素子として兼用され
る側のスイッチング素子の動作を間欠的に停止させるよ
うにしたので、チョッパー回路による交流電源からの電
力供給を自由に減少させることができ、したがって、交
流電源からの電力供給と負荷回路による電力消費とを別
々に制御でき、制御の自由度が大きくなるという効果が
ある。
第1図は本発明の第1実施例の回路図、第2図は同上の
動作波形図、第3図は同上に用いる制御回路の回路図、
第4図は同上に用いる間欠駆動回路の回路図、第5図は
同上に用いる単安定マルチバイブレータの回路図、第6
図は同上の間欠駆動回路の動作波形図、第7図は本発明
の第2実施例の回路図、第8図は本発明の第3実施例の
回路図、第9図及び第10図は同上の動作波形図、第11図
は本発明の第4実施例の回路図、第12図は同上の動作波
形図、第13図は本発明の第5実施例の回路図、第14図は
同上の動作波形図、第15図(a)乃至(d)は本発明を
適用できる電源装置を例示する回路図、第16図は従来例
の回路図、第17図は同上に用いる負荷回路の回路図、第
18図は同上の動作波形図、第19図は同上に用いる発振回
路の回路図、第20図は同上に用いる駆動回路の回路図で
ある。 Vsは交流電源、L2はインダクタ、C3,C4はコンデンサ、
Q1,Q2はトランジスタ、Zは負荷回路、11は間欠駆動回
路である。
動作波形図、第3図は同上に用いる制御回路の回路図、
第4図は同上に用いる間欠駆動回路の回路図、第5図は
同上に用いる単安定マルチバイブレータの回路図、第6
図は同上の間欠駆動回路の動作波形図、第7図は本発明
の第2実施例の回路図、第8図は本発明の第3実施例の
回路図、第9図及び第10図は同上の動作波形図、第11図
は本発明の第4実施例の回路図、第12図は同上の動作波
形図、第13図は本発明の第5実施例の回路図、第14図は
同上の動作波形図、第15図(a)乃至(d)は本発明を
適用できる電源装置を例示する回路図、第16図は従来例
の回路図、第17図は同上に用いる負荷回路の回路図、第
18図は同上の動作波形図、第19図は同上に用いる発振回
路の回路図、第20図は同上に用いる駆動回路の回路図で
ある。 Vsは交流電源、L2はインダクタ、C3,C4はコンデンサ、
Q1,Q2はトランジスタ、Zは負荷回路、11は間欠駆動回
路である。
Claims (1)
- 【請求項1】交流電源の交流電圧をスイッチング素子に
より高周波的にチョッピングしてインダクタに印加し、
上記インダクタに蓄積されたエネルギーをコンデンサに
充電して直流電源を得るチョッパー回路と、上記直流電
源の直流電圧を入力とし直列接続された第1及び第2の
スイッチング素子のオン・オフ動作により負荷回路に電
力を供給するインバータ回路とを備え、第1のスイッチ
ング素子は交流電源の一方の電源極性のときにチョッパ
ー回路のスイッチング素子として兼用され、第2のスイ
ッチング素子は交流電源の他方の電源極性のときにチョ
ッパー回路のスイッチング素子として兼用される電源装
置において、交流電源の電源極性を検出する電源極性検
出手段と、電源極性検出手段の検出出力に基づいて、チ
ョッパー回路のスイッチング素子として兼用される側の
スイッチング素子の動作を間欠的に停止させる制御手段
とを設けたことを特徴とする電源装置。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1193435A JP2690045B2 (ja) | 1989-07-26 | 1989-07-26 | 電源装置 |
CA002015281A CA2015281C (en) | 1989-04-25 | 1990-04-24 | Polarized electromagnetic relay |
US07/514,052 US5063490A (en) | 1989-04-25 | 1990-04-24 | Regulated chopper and inverter with shared switches |
DE69015418T DE69015418T2 (de) | 1989-04-25 | 1990-04-24 | Energieversorgung. |
EP90107778A EP0394966B1 (en) | 1989-04-25 | 1990-04-24 | Power supply |
KR1019900005973A KR930004817B1 (ko) | 1989-04-25 | 1990-04-25 | 스위칭 소자를 공유한 전원장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1193435A JP2690045B2 (ja) | 1989-07-26 | 1989-07-26 | 電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0360376A JPH0360376A (ja) | 1991-03-15 |
JP2690045B2 true JP2690045B2 (ja) | 1997-12-10 |
Family
ID=16307938
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1193435A Expired - Lifetime JP2690045B2 (ja) | 1989-04-25 | 1989-07-26 | 電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2690045B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5678344B2 (ja) * | 2010-07-13 | 2015-03-04 | ミネベア株式会社 | スイッチング電源装置の制御方法 |
JP5883834B2 (ja) * | 2013-08-08 | 2016-03-15 | 東芝テック株式会社 | 電力変換装置 |
JP6277792B2 (ja) * | 2014-03-13 | 2018-02-14 | 三菱電機株式会社 | 点灯装置および照明器具 |
JP7016017B2 (ja) * | 2018-05-31 | 2022-02-04 | パナソニックIpマネジメント株式会社 | 点灯装置及び照明器具 |
-
1989
- 1989-07-26 JP JP1193435A patent/JP2690045B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0360376A (ja) | 1991-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5223767A (en) | Low harmonic compact fluorescent lamp ballast | |
US6023132A (en) | Electronic ballast deriving auxilliary power from lamp output | |
JP2690045B2 (ja) | 電源装置 | |
US5013974A (en) | Electronic ballast with improved lamp current crest factor | |
US7839094B2 (en) | Voltage fed programmed start ballast | |
US5036254A (en) | Inverter having a broad output-control range | |
JP2690044B2 (ja) | 電源装置 | |
JP2868224B2 (ja) | 負荷制御装置 | |
JPH10247594A (ja) | ガス放電ランプ用安定器 | |
JP3164134B2 (ja) | 電源装置 | |
JPH048175A (ja) | 電源装置 | |
JP2818599B2 (ja) | 放電灯点灯装置 | |
KR940002674Y1 (ko) | 전자식 형광등용 안정기 회로 | |
JP2520280B2 (ja) | 放電灯点灯装置 | |
JP2742461B2 (ja) | インバータ装置 | |
JP3285231B2 (ja) | 放電灯点灯装置 | |
JP2688436B2 (ja) | インバータ装置 | |
JP2617482B2 (ja) | 放電灯点灯装置 | |
JP2744008B2 (ja) | 電力変換装置 | |
JP2690418B2 (ja) | 電源装置 | |
JP2868240B2 (ja) | 放電灯点灯装置 | |
JP3067292B2 (ja) | インバータ装置 | |
JP2831069B2 (ja) | 電源装置 | |
Baciu et al. | Self-oscillating inverter with bipolar transistors | |
JP3261706B2 (ja) | インバータ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070829 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080829 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090829 Year of fee payment: 12 |
|
EXPY | Cancellation because of completion of term |