JP2686203B2 - Vertical interpolation circuit for video camera - Google Patents

Vertical interpolation circuit for video camera

Info

Publication number
JP2686203B2
JP2686203B2 JP4040802A JP4080292A JP2686203B2 JP 2686203 B2 JP2686203 B2 JP 2686203B2 JP 4040802 A JP4040802 A JP 4040802A JP 4080292 A JP4080292 A JP 4080292A JP 2686203 B2 JP2686203 B2 JP 2686203B2
Authority
JP
Japan
Prior art keywords
interpolation
vertical
lines
coefficient
vertical interpolation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4040802A
Other languages
Japanese (ja)
Other versions
JPH0646305A (en
Inventor
幸夫 森
治彦 村田
章弘 前中
正男 宅間
聖肇 川上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP4040802A priority Critical patent/JP2686203B2/en
Priority to US08/021,473 priority patent/US5333055A/en
Publication of JPH0646305A publication Critical patent/JPH0646305A/en
Application granted granted Critical
Publication of JP2686203B2 publication Critical patent/JP2686203B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、固体撮像素子(CCD)
を具えたビデオカメラに関し、特に電気的なズーム処理
等に伴って必要となる垂直補間を行なう回路に関するも
のである。
BACKGROUND OF THE INVENTION The present invention relates to a solid-state image sensor (CCD).
The present invention relates to a video camera equipped with the above, and more particularly to a circuit for performing vertical interpolation required in association with electrical zoom processing and the like.

【0002】[0002]

【従来の技術】従来のビデオカメラにおいては、図6に
示す如き垂直補間回路が装備されており、CCDからの
デジタル映像信号を1Hディレイライン(17)によって1
H(1水平走査期間)遅延せしめて、2ラインL0、L1
の信号を並列的に発生せしめ、これらの2ラインの信号
を夫々乗算器(16)(18)を介して加算器(19)へ供給してい
る。両乗算器(16)(18)には係数設定回路(20)が接続され
ており、該係数設定回路(20)は、垂直補間位置に応じた
補間係数Kに基づいて、和が1となる一対の係数(1−
K)及びKを設定して、これらの係数を乗算器(16)(18)
へ出力する。
2. Description of the Related Art A conventional video camera is equipped with a vertical interpolating circuit as shown in FIG. 6, and a digital video signal from a CCD is fed by a 1H delay line (17).
H (1 horizontal scanning period) with delay, 2 lines L0, L1
Signals are generated in parallel, and the signals of these two lines are supplied to the adder (19) via the multipliers (16) and (18), respectively. A coefficient setting circuit (20) is connected to both multipliers (16) and (18), and the coefficient setting circuit (20) has a sum of 1 based on an interpolation coefficient K according to a vertical interpolation position. A pair of coefficients (1-
K) and K are set, and these coefficients are multiplied by multipliers (16) (18)
Output to

【0003】この結果、加算器(19)においては、前記2
ラインの信号に対して補間位置に応じた加重平均が施さ
れることになり、該加重平均値が補間信号として後段回
路へ出力される。
As a result, in the adder (19), the
The weighted average corresponding to the interpolation position is applied to the line signal, and the weighted average value is output to the subsequent circuit as an interpolation signal.

【0004】[0004]

【発明が解決しようとする課題】従来の垂直補間回路に
おいては、補間位置が上下に隣接する2本のラインの間
に存在する場合、前述の如くこれら2本のライン上の信
号の加重平均値が補間信号として出力されるが、補間位
置が元のライン上に存在する場合は、補間係数が0とな
って、元のライン上の信号がそのまま補間信号として出
力されることになる。この結果、前者の補間信号は、後
者の補間信号に比べて垂直方向の解像度が低下すること
になる。
In the conventional vertical interpolation circuit, when the interpolation position exists between two vertically adjacent lines, as described above, the weighted average value of the signals on these two lines is used. Is output as an interpolation signal, but when the interpolation position is on the original line, the interpolation coefficient becomes 0, and the signal on the original line is output as it is as an interpolation signal. As a result, the former interpolation signal has a lower vertical resolution than the latter interpolation signal.

【0005】従って、従来の垂直補間回路によって垂直
方向の電気的なズームを実現する場合、特にズーム倍率
が低い場合には、前述の解像度が高い箇所と低い箇所が
垂直方向に周期的に現われ、然もこの解像度の変化幅
は、ズーム倍率が低くなるにつれて拡大することにな
る。
Therefore, when a vertical electric zoom is realized by the conventional vertical interpolation circuit, particularly when the zoom magnification is low, the above-mentioned high resolution portion and the low resolution portion appear periodically in the vertical direction, Of course, the change width of the resolution becomes larger as the zoom magnification becomes lower.

【0006】例えば図5は、ズーム倍率が略1.3倍の
場合において、補間前の元のラインを実線で表わすと共
に、補間後のラインを破線で表わしたものである。補間
後のラインの内、図中にAで示すラインは、元のライン
と重複又は極めて接近しているのに対し、図中にBで示
すラインは、元のラインから大きく離れている。従っ
て、Aの箇所では垂直方向の解像度が高く、Bの箇所で
は解像度が低下する。この結果、1つの画面内に、解像
度が高くてはっきりした部分と、解像度が低くてぼけた
部分が混在し、画像が不自然となる問題がある。特に画
像が斜線の場合において、この差が目立つ。
For example, FIG. 5 shows the original line before interpolation with a solid line and the line after interpolation with a broken line when the zoom magnification is approximately 1.3 times. Among the lines after the interpolation, the line indicated by A in the figure overlaps or is extremely close to the original line, while the line indicated by B in the figure is far away from the original line. Therefore, the resolution in the vertical direction is high at the location A, and the resolution is low at the location B. As a result, there is a problem that a clear and high-resolution portion and a low-resolution and blurred portion coexist in one screen, resulting in an unnatural image. This difference is noticeable especially when the image has diagonal lines.

【0007】本発明の目的は、1画面内の垂直方向の補
間位置に拘らず、画面全体に亘って均一な解像度が得ら
れる垂直補間回路を提供することである。
It is an object of the present invention to provide a vertical interpolation circuit which can obtain a uniform resolution over the entire screen regardless of the vertical interpolation position within one screen.

【0008】[0008]

【課題を解決する為の手段】本発明に係るビデオカメラ
の垂直補間回路は、デジタル化されたCCD出力信号の
出力端に、夫々遅延時間が1水平走査期間(1H)に設定
された第1、第2及び第3のディレイライン(1)(2)
(3)を直列に接続している。前記CCD出力信号及び第
1、第2、第3のディレイライン(1)(2)(3)の各出力
信号は、4タップの垂直内挿フィルターへ供給され、4
ライン分の出力信号に基づいて、中央の2本のラインに
挟まれた垂直位置に対する垂直補間が施される。
In a vertical interpolation circuit of a video camera according to the present invention, the first interpolating circuit has a delay time set to one horizontal scanning period (1H) at the output end of a digitized CCD output signal. , Second and third delay lines (1) (2)
(3) is connected in series. The CCD output signal and the output signals of the first, second and third delay lines (1), (2) and (3) are supplied to a 4-tap vertical interpolation filter.
Vertical interpolation is performed on the vertical position sandwiched by the two central lines based on the output signals for the lines.

【0009】又、本発明に係る垂直補間回路において、
垂直内挿フィルターは、垂直補間位置に拘らず略一定の
周波数特性が得られる様に、前記4ラインの出力信号に
乗算すべき4つのタップ係数を選択設定する係数設定回
路(9)を具えている。
In the vertical interpolation circuit according to the present invention,
The vertical interpolation filter comprises a coefficient setting circuit (9) for selectively setting four tap coefficients to be multiplied by the output signals of the four lines so that a substantially constant frequency characteristic can be obtained regardless of the vertical interpolation position. There is.

【0010】[0010]

【作用】上記垂直補間回路においては、例えばズーム処
理の際に、補間位置が元のライン上に重なった場合は、
例えば該ラインを含む上下3本のラインに対するタップ
係数は0以上の適当な値に、残りの1ラインに対するタ
ップ係数は0に設定され、補間信号の作成に際しては、
補間位置が重なったラインのみならず、補間位置からず
れた上下2本のラインの信号が関与する。
In the above vertical interpolation circuit, when the interpolation position overlaps the original line during zoom processing, for example,
For example, the tap coefficient for the upper and lower three lines including the line is set to an appropriate value of 0 or more, and the tap coefficient for the remaining one line is set to 0.
Not only the lines where the interpolation positions overlap, but the signals of the upper and lower two lines that deviate from the interpolation positions are involved.

【0011】又、補間位置が元のラインからずれた場合
は、該補間位置を挟んで上下2本ずつの合計4本のライ
ンに対するタップ係数が0以上の適当な値に設定され、
補間処理には、複数本のラインの信号が関与することに
なる。
Further, when the interpolation position is deviated from the original line, the tap coefficient for a total of four lines, two lines above and below the interpolation position, is set to an appropriate value of 0 or more,
The signals of a plurality of lines are involved in the interpolation processing.

【0012】即ち、補間位置に拘らず、補間処理には常
に複数本のラインが関与し、これによって1画面内の解
像度は垂直方向に平均化され、大きな解像度の変化は生
じない。
That is, regardless of the interpolation position, a plurality of lines are always involved in the interpolation processing, whereby the resolution within one screen is averaged in the vertical direction, and a large change in resolution does not occur.

【0013】更に、垂直内挿フィルターに均一な周波数
特性を得るための係数設定回路(9)を設ければ、補間
後の画像に、補間位置による垂直解像度の変化は殆どな
くなり、画面全体に亘って一様な解像度の自然な画像が
得られる。
Further, if the vertical interpolation filter is provided with a coefficient setting circuit (9) for obtaining a uniform frequency characteristic, the vertical resolution of the interpolated image hardly changes depending on the interpolation position, and the entire screen is covered. A uniform image with uniform resolution can be obtained.

【0014】[0014]

【発明の効果】本発明に係る垂直補間回路においては、
例えば電気的なズームを実現するために垂直補間を行な
う場合、補間位置を挟んで上下2本ずつの合計4ライン
の信号に基づいて垂直補間が施されるから、補間位置に
よる垂直方向の解像度に差がなくなり、自然なズーム画
像が得られる。
In the vertical interpolation circuit according to the present invention,
For example, when vertical interpolation is performed to realize an electrical zoom, vertical interpolation is performed based on a total of four lines of signals, two lines above and below the interpolation position. Therefore, the vertical resolution depends on the interpolation position. There is no difference and a natural zoom image can be obtained.

【0015】[0015]

【実施例】以下、本発明の一実施例につき、図面に沿っ
て説明する。図1の如く、A/D変換されたCCD出力
信号は、第1の1Hディレイライン(1)、第2の1H
ディレイライン(2)、及び第3の1Hディレイライン
(3)へ順次入力され、これによって、4本のラインL
0、L1、L2、L3の信号が同時に並列的に得られ
る。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. As shown in FIG. 1, the A / D converted CCD output signal is output to the first 1H delay line (1) and the second 1H delay line (1).
Delay line (2) and third 1H delay line
Input to (3) in sequence, and thereby four lines L
Signals 0, L1, L2, and L3 are simultaneously obtained in parallel.

【0016】これら4ラインの信号は、輝度信号作成用
の垂直内挿フィルターと、垂直エッジを強調するための
Vアパーチャ信号作成用の垂直内挿フィルターへ夫々入
力される。輝度信号作成用の垂直内挿フィルターは、前
記4ラインの信号が入力されるべき4つの乗算器(4)
(5)(6)(7)と、これらの乗算器の乗算結果を加算すべ
き加算器(8)と、4つの乗算器へ夫々タップ係数K0、
K1、K2、K3を送出すべき係数設定回路(9)とから
構成されている。又、Vアパーチャ信号作成用の垂直内
挿フィルターも同様に、前記4ラインの信号が入力され
るべき4つの乗算器(10)(11)(12)(13)と、これらの乗算
器の乗算結果を加算すべき加算器(14)と、4つの乗算器
へ夫々タップ係数K0、K1、K2、K3を送出すべき
係数設定回路(15)とから構成されている。
The signals of these four lines are input to a vertical interpolation filter for creating a luminance signal and a vertical interpolation filter for creating a V aperture signal for emphasizing vertical edges, respectively. The vertical interpolation filter for creating the luminance signal is composed of four multipliers (4) to which the signals of the four lines should be input.
(5) (6) (7), an adder (8) to which the multiplication results of these multipliers should be added, and tap coefficients K0 to four multipliers,
It is composed of a coefficient setting circuit (9) for sending K1, K2 and K3. Similarly, in the vertical interpolation filter for creating the V aperture signal, the four multipliers (10), (11), (12) and (13) to which the signals of the four lines are to be input are also multiplied by these multipliers. It is composed of an adder (14) for adding the results and a coefficient setting circuit (15) for sending the tap coefficients K0, K1, K2, K3 to the four multipliers, respectively.

【0017】又、前記2つの係数設定回路(9)(15)に
は、夫々垂直補間位置に応じた補間係数Kが供給されて
いる。
The two coefficient setting circuits (9) and (15) are supplied with interpolation coefficients K corresponding to the vertical interpolation positions.

【0018】上記回路においては、各垂直内挿フィルタ
ーにおけるタップ係数K0、K1、K2、K3の与え方
によって、輝度信号或いはVアパーチャ信号が得られ
る。以下、タップ係数K0、K1、K2、K3の設定方
法について説明する。
In the above circuit, the luminance signal or the V aperture signal is obtained depending on how the tap coefficients K0, K1, K2 and K3 in each vertical interpolation filter are given. Hereinafter, a method of setting the tap coefficients K0, K1, K2, K3 will be described.

【0019】係数設定回路(9)(15)には、図2に示す如
く補間係数Kと各タップ係数K0、K1、K2、K3の
関係を表わすテーブルが予め回路的に構成されており、
入力信号として任意の補間係数Kが与えられれば、図2
に示すテーブル中の9種類の補間係数から最も値の近い
補間係数が選択され、該補間係数に対応する4つのタッ
プ係数が出力されるのである。
In the coefficient setting circuits (9) and (15), a table showing the relationship between the interpolation coefficient K and each tap coefficient K0, K1, K2, K3 is preliminarily configured in a circuit manner as shown in FIG.
If an arbitrary interpolation coefficient K is given as an input signal,
The interpolation coefficient having the closest value is selected from the nine types of interpolation coefficients in the table shown in (4), and four tap coefficients corresponding to the selected interpolation coefficient are output.

【0020】図2において、補間係数が0、0.5及び
1.0の場合の各タップ係数K0、K1、K2、K3
は、補間処理後の信号の垂直方向の周波数特性が同一と
なる様に決定される。ここで、補間係数が0の場合、タ
ップ係数K0、K1、K2を夫々、基準値A、B、Aと
おくと共に、タップ係数K3は0に設定する。又、補間
係数が0.5の場合、各タップ係数K0、K1、K2、
K3は夫々、基準値a、b、b、aとする。更に、補間
係数が1.0の場合、タップ係数K0を0に設定すると
共に、タップ係数K1、K2、K3を夫々基準値A、
B、Aとおく。
In FIG. 2, tap coefficients K0, K1, K2 and K3 when the interpolation coefficients are 0, 0.5 and 1.0.
Is determined such that the frequency characteristics of the signals after the interpolation processing in the vertical direction are the same. Here, when the interpolation coefficient is 0, the tap coefficients K0, K1, and K2 are set to the reference values A, B, and A, respectively, and the tap coefficient K3 is set to 0. When the interpolation coefficient is 0.5, each tap coefficient K0, K1, K2,
K3 is the reference value a, b, b, a, respectively. Further, when the interpolation coefficient is 1.0, the tap coefficient K0 is set to 0, and the tap coefficients K1, K2, and K3 are set to the reference value A, respectively.
B and A.

【0021】そして、補間係数がこれら以外の小数値を
とる場合の各タップ係数は、補間係数Kが0、0.5及
び1.0のときの基準の補間係数に基づき、図示する線
形補間式によって決定されている。
When the interpolation coefficient takes a decimal value other than these, each tap coefficient is based on the reference interpolation coefficient when the interpolation coefficient K is 0, 0.5 and 1.0, and the linear interpolation formula shown in the figure is used. Is determined by.

【0022】図3(a)(b)は夫々輝度信号及びアパーチ
ャ信号について、上記タップ係数の基準値の決定方法を
表わしている。図3は、縦軸に時間、横軸に信号レベル
をとって、輝度信号及びアパーチャ信号についての所望
のインパルス応答を描いたものであって、補間係数Kが
0、0.5、及び1.0については、同一曲線からなる応
答を設定している。尚、このインパルス応答は、フィル
ターについて実現せんとする所望の周波数特性を時間軸
上に変換して得たものである。
FIGS. 3A and 3B show a method of determining the reference value of the tap coefficient for the luminance signal and the aperture signal, respectively. FIG. 3 shows the desired impulse response for the luminance signal and the aperture signal, with the vertical axis representing time and the horizontal axis representing the signal level. The interpolation coefficients K are 0, 0.5, and 1. For 0, the response consisting of the same curve is set. The impulse response is obtained by converting the desired frequency characteristic to be realized for the filter on the time axis.

【0023】図示の如くK=0の場合は、ラインL1を
中心としてラインL0とL2が対称となる様に、K=
0.5の場合は、ラインL1とL2を中心としてライン
L0とL3が対称となる様に、更にK=1.0の場合
は、ラインL2を中心としてラインL1とL3が対称と
なる様に、同じインパルス応答曲線を時間軸方向にずら
している。
As shown in the figure, when K = 0, K = so that the lines L0 and L2 are symmetrical with respect to the line L1.
In the case of 0.5, the lines L0 and L3 are symmetrical with respect to the lines L1 and L2, and in the case of K = 1.0, the lines L1 and L3 are symmetrical with respect to the line L2. , The same impulse response curve is shifted in the time axis direction.

【0024】これらの曲線から、補間係数Kが0又は1
の場合のタップ係数の代表値A及びBが決定されると共
に、補間係数Kが0.5の場合のタップ係数の代表値a
及びbが決定されるのである。これによって、輝度信号
及びアパーチャ信号の何れについても、補間係数Kが
0、0.5及び1.0のときの垂直内挿フィルタの周波数
特性は同一となる。
From these curves, the interpolation coefficient K is 0 or 1.
The representative values A and B of the tap coefficient in the case of are determined, and the representative value a of the tap coefficient when the interpolation coefficient K is 0.5
And b are determined. As a result, the frequency characteristics of the vertical interpolation filter are the same when the interpolation coefficient K is 0, 0.5, and 1.0 for both the luminance signal and the aperture signal.

【0025】又、本実施例では回路規模の削減を考慮し
て、補間係数が上記3つの値以外の小数値をとるときの
タップ係数は、上記タップ係数の代表値に基づく線形補
間によって決定する。この場合でも、補間係数Kが0と
1.0のときの2つのタップ係数を代表値として、0.5
を含む他の補間係数に対するタップ係数を線形補間によ
って算出する場合に比べ、垂直内挿フィルタの特性は、
垂直方向により均一となる。
Further, in this embodiment, in consideration of the reduction of the circuit scale, the tap coefficient when the interpolation coefficient takes a decimal value other than the above three values is determined by the linear interpolation based on the representative value of the above tap coefficients. . Even in this case, the two tap coefficients when the interpolation coefficient K is 0 and 1.0 are set to 0.5 as the representative value.
Compared with the case where the tap coefficient for other interpolation coefficients including is calculated by linear interpolation, the characteristics of the vertical interpolation filter are
It becomes more uniform in the vertical direction.

【0026】図4は、上記方法によって決定した各補間
係数に対するタップ係数の具体例を示している。ここ
で、4つのタップ係数K0、K1、K2、K3の合計
は、補間位置に拘らず、輝度信号については“32”、
垂直アパーチャ信号については“0”と一定値となって
いる。
FIG. 4 shows a specific example of the tap coefficient for each interpolation coefficient determined by the above method. Here, the sum of the four tap coefficients K0, K1, K2, and K3 is “32” for the luminance signal, regardless of the interpolation position.
The vertical aperture signal has a constant value of "0".

【0027】図1の係数設定回路(9)(15)にて、前記の
補間係数に応じたタップ係数を選択設定し、各乗算器へ
供給することによって、垂直内挿フィルターの周波数特
性は、補間係数、即ち画面の垂直位置に拘らず略一定と
なって、垂直方向の解像度が均一となり、むらの無い自
然な画像が生成される。
In the coefficient setting circuits (9) and (15) of FIG. 1, the tap coefficient corresponding to the above-mentioned interpolation coefficient is selected and set and supplied to each multiplier, whereby the frequency characteristic of the vertical interpolation filter becomes The interpolation coefficient, that is, it becomes substantially constant regardless of the vertical position of the screen, the resolution in the vertical direction becomes uniform, and a natural image without unevenness is generated.

【0028】上記実施例の説明は、本発明を説明するた
めのものであって、特許請求の範囲に記載の発明を限定
し、或は範囲を減縮する様に解すべきではない。又、本
発明の各部構成は上記実施例に限らず、特許請求の範囲
に記載の技術的範囲内で種々の変形が可能であることは
勿論である。
The description of the above embodiments is for the purpose of illustrating the present invention and should not be construed as limiting the invention described in the claims or reducing the scope thereof. Further, the configuration of each part of the present invention is not limited to the above-described embodiment, and it is needless to say that various modifications can be made within the technical scope described in the claims.

【0029】例えば、係数設定回路(9)(15)におけるタ
ップ係数の代表値は、補間係数K=0、0.5、及び
1.0の3つの場合について設定しているが、これに限
らず、4つ以上の場合について代表値を設定し、更に
は、線形補間を全く行なわず、図2に示す9つの全ての
場合につき、周波数特性が同一なる様にタップ係数を決
定することも可能である。
For example, the representative value of the tap coefficient in the coefficient setting circuits (9) and (15) is set for three cases of the interpolation coefficient K = 0, 0.5, and 1.0, but it is not limited to this. No, it is also possible to set representative values for four or more cases, and to determine tap coefficients so that the frequency characteristics are the same in all nine cases shown in FIG. 2 without performing linear interpolation at all. Is.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る垂直補間回路の構成を示すブロッ
ク図である。
FIG. 1 is a block diagram showing a configuration of a vertical interpolation circuit according to the present invention.

【図2】画面上の垂直位置と、垂直内挿フィルターを構
成すべき係数設定回路によって設定されるタップ係数と
の関係を示す図表である。
FIG. 2 is a table showing a relationship between a vertical position on a screen and a tap coefficient set by a coefficient setting circuit that should form a vertical interpolation filter.

【図3】垂直内挿フィルターの周波数特性を垂直方向に
均一とするためのタップ係数の決定方法を説明するイン
パルス応答図である。
FIG. 3 is an impulse response diagram for explaining a tap coefficient determining method for making the frequency characteristic of the vertical interpolation filter uniform in the vertical direction.

【図4】タップ係数の具体例を示す図2に対応する図表
である。
FIG. 4 is a chart corresponding to FIG. 2 showing a specific example of tap coefficients.

【図5】従来の垂直補間回路の欠点を説明する図であ
る。
FIG. 5 is a diagram illustrating a defect of a conventional vertical interpolation circuit.

【図6】従来の垂直補間回路を示すブロック図である。FIG. 6 is a block diagram showing a conventional vertical interpolation circuit.

【符号の説明】[Explanation of symbols]

(1) 1Hディレイライン (4) 乗算器 (8) 加算器 (9) 係数設定回路 (1) 1H delay line (4) Multiplier (8) Adder (9) Coefficient setting circuit

───────────────────────────────────────────────────── フロントページの続き (72)発明者 宅間 正男 大阪府守口市京阪本通2丁目18番地 三 洋電機株式会社内 (72)発明者 川上 聖肇 大阪府守口市京阪本通2丁目18番地 三 洋電機株式会社内 (56)参考文献 特開 平2−264580(JP,A) ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Masao Takuma, 2-18 Keihan Hondori, Moriguchi City, Osaka Prefecture Sanyo Electric Co., Ltd. Sanyo Electric Co., Ltd. (56) Reference JP-A-2-264580 (JP, A)

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 固体撮像素子(CCD)の出力をデジタ
ル信号に変換して得られたCCD出力信号に基づき、
意倍率の電子ズーム処理を行うと共に、1画面内の映像
信号全てを垂直補間によって生成するビデオカメラの垂
直補間回路であって、 前記CCD出力信号の出力端に直列に接続され、それぞ
れ遅延時間が1水平走査期間(1H)に設定された第
1、第2、第3のディレイライン(1)(2)(3)
と、 前記CCD出力信号及び第1、第2、第3のディレイラ
イン(1)(2)(3)の各出力信号が供給され、これ
ら4ライン分の出力信号に基づいて、中央の2本のライ
ンに挟まれた垂直位置に対する垂直補間を施す垂直内挿
フィルターとを備えたビデオカメラの垂直補間回路にお
いて、 前記垂直内挿フィルターは、前記4ライン分の信号がそ
れぞれ供給される第1、 第2、第3、第4の乗算器(4)(5)(6)(7)
と、これらの各乗算器の出力が加算される加算器(8)
と、垂直補間位置に拘わらず略一定の垂直周波数特性が
得られる様に、前記各乗算器に乗算すべき4つのタップ
係数をそれぞれ、補間位置が元のライン上に重なった場
合は、該ラインを含む上下3本のラインに対するタップ
係数は0以上の適当な値に、残りの1ラインに対するタ
ップ係数は0に設定すると共に、補間位置が元のライン
からずれた場合は、該補間位置を挟んで上下2本ずつの
合計4本のラインに対するタップ係数が0以上の適当な
値に設定する係数設定回路(9)とを 備えていることを
特徴とするビデオカメラの垂直補間回路。
1. A based the output of the solid-state image pickup device (CCD) in the CCD output signal obtained by converting into a digital signal, Ren
Electronic zoom processing of the desired magnification is performed, and the image within one screen is also displayed.
A vertical interpolation circuit of a video camera for generating all signals by vertical interpolation, which is connected in series to an output terminal of the CCD output signal and has a delay time set to one horizontal scanning period (1H). 2, 3rd delay line (1) (2) (3)
And the CCD output signal and the output signals of the first, second, and third delay lines (1), (2), and (3) are supplied, and based on the output signals of these four lines, the central two In a vertical interpolation circuit of a video camera including a vertical interpolation filter that performs vertical interpolation on a vertical position sandwiched between lines, the vertical interpolation filter receives the signals of the four lines.
First, second, third and fourth multipliers (4) (5) (6) (7) supplied respectively
And an adder (8) for adding the outputs of these multipliers
And a substantially constant vertical frequency characteristic regardless of the vertical interpolation position
4 taps to multiply each of the multipliers as obtained
If the interpolation position overlaps the original line,
If there is a tap, tap the upper and lower three lines including the line
The coefficient should be an appropriate value of 0 or more,
The interpolation coefficient is set to 0 and the interpolation position is the original line.
When it deviates from the above, the upper and lower two
A suitable tap coefficient of 0 or more for a total of 4 lines
A vertical interpolation circuit for a video camera, comprising: a coefficient setting circuit (9) for setting a value .
JP4040802A 1992-02-24 1992-02-27 Vertical interpolation circuit for video camera Expired - Lifetime JP2686203B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP4040802A JP2686203B2 (en) 1992-02-27 1992-02-27 Vertical interpolation circuit for video camera
US08/021,473 US5333055A (en) 1992-02-24 1993-02-23 Video camera circuit for processing image signals from an image pickup device having a mosaic color filter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4040802A JP2686203B2 (en) 1992-02-27 1992-02-27 Vertical interpolation circuit for video camera

Publications (2)

Publication Number Publication Date
JPH0646305A JPH0646305A (en) 1994-02-18
JP2686203B2 true JP2686203B2 (en) 1997-12-08

Family

ID=12590768

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4040802A Expired - Lifetime JP2686203B2 (en) 1992-02-24 1992-02-27 Vertical interpolation circuit for video camera

Country Status (1)

Country Link
JP (1) JP2686203B2 (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2539682B2 (en) * 1989-04-04 1996-10-02 シャープ株式会社 Imaging device capable of electronically magnifying images

Also Published As

Publication number Publication date
JPH0646305A (en) 1994-02-18

Similar Documents

Publication Publication Date Title
EP0641508B1 (en) Method and apparatus for enhancing sharpness of a sequence of images subject to continuous zoom
US5459520A (en) Electronic camera with over-sampling filter and method for over-sampling and interpolating electronic camera image data
KR20050041849A (en) Method and apparatus for image interpolation based on adaptive polyphase filters
JP2001008037A (en) Pixel interpolation method and circuit
JP2686203B2 (en) Vertical interpolation circuit for video camera
JP2752287B2 (en) Video signal processing circuit
JPH0993486A (en) Digital image processing unit
US20050091296A1 (en) Method and device for filtering a signal
JP4610692B2 (en) Image conversion apparatus and image conversion method
JPS6346881A (en) Digital outline correcting circuit
JPH07177407A (en) Image pickup device
JP3734362B2 (en) Interpolation method
JP3526936B2 (en) Image magnifier
JP3352116B2 (en) Image processing device
JPH0670288A (en) Signal processing method for television signal
JP3397377B2 (en) Imaging device
JP3684588B2 (en) Video signal processing device
JP2910137B2 (en) Video signal synthesizer
JP2595746B2 (en) Scan line interpolation circuit
JP2513554B2 (en) Color video signal color false signal suppression circuit
JPS6329337Y2 (en)
JP2912540B2 (en) Spatial filter circuit
JP2000023031A (en) Electronic zoom device
JPH04157988A (en) Horizontal line interpolating circuit and image pickup device
JPH0620300B2 (en) Progressive scan interpolator

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970729

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120815

Year of fee payment: 15