JP2682725B2 - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JP2682725B2 JP2682725B2 JP2146542A JP14654290A JP2682725B2 JP 2682725 B2 JP2682725 B2 JP 2682725B2 JP 2146542 A JP2146542 A JP 2146542A JP 14654290 A JP14654290 A JP 14654290A JP 2682725 B2 JP2682725 B2 JP 2682725B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- voltage
- mos transistor
- substrate potential
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Logic Circuits (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は半導体装置に関し、特に半導体集積回路の基
板電位を発生する基板電位発生器について、その発生す
る基板電位を設定電位に保つための基板電位検出回路の
改良に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly, to a substrate potential generator for generating a substrate potential of a semiconductor integrated circuit, the substrate for maintaining the generated substrate potential at a set potential. The present invention relates to improvement of a potential detection circuit.
（従来の技術） 従来の基板電位検出器を第４図に示す。同図におい
て、Qp47,Qn46,Qn47はMOSトランジスタ、45は外部電源
電圧Vcc、46は接地電位Vssである。また、41は接点、44
は基板電位であり、43は基板電位検出信号の出力端子で
ある。ゲートを接地電位Vss46に接続したMOSトランジス
タQp47及びQn46と、ゲート，ドレイン間を短絡したMOS
トランジスタQn47との３個を直列に接続し、その３個の
MOSトランジスタのダイオードを外部電源電圧Vcc45と基
板電位44との間に直列に接続した構成になっている。(Prior Art) A conventional substrate potential detector is shown in FIG. In the figure, Qp47, Qn46 and Qn47 are MOS transistors, 45 is an external power supply voltage Vcc, and 46 is a ground potential Vss. Also, 41 is a contact point, 44
Is a substrate potential, and 43 is an output terminal of a substrate potential detection signal. MOS transistors Qp47 and Qn46 whose gates are connected to the ground potential Vss46 and MOS whose gates and drains are short-circuited
Connect three with transistor Qn47 in series, and
The diode of the MOS transistor is connected in series between the external power supply voltage Vcc45 and the substrate potential 44.
上記の構成の基板電位検出器の動作について説明す
る。先ず、MOSトランジスタQp47はゲート電位が接地電
位Vss46であり、ソース電位が外部電源電圧Vcc45であっ
て、そのゲート，ソース間電圧はそのスレッシュホール
ド電圧より低い電圧であるので、該トランジスタQp47は
ドレイン電流Idp47が流れている。The operation of the substrate potential detector having the above configuration will be described. First, in the MOS transistor Qp47, the gate potential is the ground potential Vss46, the source potential is the external power supply voltage Vcc45, and the gate-source voltage is lower than the threshold voltage. Idp47 is playing.
今、基板電位44が接地電位Vss46より低い設定電位未
満に引き下げられたとすると、トランジスタQn47はon状
態になると共に、このon状態により接点41の電位（つま
りトランジスタQn46のソース電位）がMOSトランジスタQ
n46のスレッシュホールド電圧より高い電圧以上引き下
げられるので、このトランジスタQn46もon状態になる。
その結果、３個のトランジスタのon状態によりMOSトラ
ンジスタQp47及びQn46のドレイン電位，つまり出力端子
43の基板電位検出信号は基板電位発生器１の動作を停止
させるのに十分な低い値の電位となる。Now, if the substrate potential 44 is lowered below the set potential lower than the ground potential Vss46, the transistor Qn47 is turned on, and the on-state causes the potential of the contact 41 (that is, the source potential of the transistor Qn46) to change to the MOS transistor Qn46.
Since the voltage is lowered by a voltage higher than the threshold voltage of n46, this transistor Qn46 is also turned on.
As a result, the drain potential of the MOS transistors Qp47 and Qn46, that is, the output terminal, depends on the on state of the three transistors.
The substrate potential detection signal 43 has a potential low enough to stop the operation of the substrate potential generator 1.
これに対し、基板電位44が上記の設定電位以上に高い
電位に浮き上がったときには、MOSトランジスタQn47に
よって接点41の電位を引き下げる程度が小さくなるため
に、MOSトランジスタQn46のゲート，ソース間の電圧は
そのスレッシュホールド電圧より低い電圧又はスレッシ
ュホールド電圧より僅かに高い電圧に留まるので、該MO
SトランジスタQn46はoff状態又は微小な電流しか流せな
い。このため、出力端子43の基板電位検出信号は、MOS
トランジスタQp47のドレイン電流Idp47によって基板電
位発生器１を動作させるに十分な高い電位となる。On the other hand, when the substrate potential 44 rises to a potential higher than the above-mentioned set potential, the MOS transistor Qn47 reduces the potential of the contact 41 to a lesser extent, so that the gate-source voltage of the MOS transistor Qn46 decreases. Since the voltage stays below the threshold voltage or slightly above the threshold voltage, the MO
The S-transistor Qn46 can only turn off or pass a very small current. Therefore, the substrate potential detection signal of the output terminal 43 is
The drain current Idp47 of the transistor Qp47 provides a sufficiently high potential for operating the substrate potential generator 1.
従って、基板電位44が上記の設定電位未満に降下した
ときには、出力端子43から出力される低電位の基板電位
検出信号により基板電位発生器１の動作を停止させる一
方、基板電位44が設定電位以上に上昇したときには、出
力端子43の高電位の基板電位検出信号により基板電位発
生器１を動作させることによって基板電位44を設定電位
に保つことができる。Therefore, when the substrate potential 44 drops below the above-mentioned set potential, the operation of the substrate potential generator 1 is stopped by the low-potential substrate potential detection signal output from the output terminal 43, while the substrate potential 44 is above the set potential. When the voltage rises to 1, the substrate potential 44 can be maintained at the set potential by operating the substrate potential generator 1 by the high potential substrate potential detection signal of the output terminal 43.
（発明が解決しようとする課題） しかしながら、上記のような従来の構成では、外部電
源電位Vcc45の変動によって基板電位44を設定電位に保
持できないことが判った。つまり、外部電源電位Vcc45
が上昇したときには、MOSトランジスタQp47のゲート電
位が一定電位（接地電位Vss46）なのでMOSトランジスタ
Qp47のゲート，ソース間電圧が増大し、そのドレイン電
流Idp47が増加する。このため、基板電位44が設定電位
未満に引き下げられても、前記MOSトランジスタQp47の
ドレイン電位である出力端子43の基板電位検出信号の電
位が上昇したままになって、基板電位発生器１の動作を
停止させるまで降下しなくなるので、基板電位44が設定
電位以下に大きく低下し過ぎるという誤動作が生じる。
また、前記とは逆に外部電源電位Vccが降下したときに
は、MOSトランジスタQp47のゲート，ソース間電圧が低
下してそのドレイン電流Idp47が減少するため、基板電
位44が設定電圧以下に引き下げられる前に、MOSトラン
ジスタQp47のドレイン電位である出力端子43の基板電位
検出信号の電位が大きく降下してしまうので、基板電位
44が設定電位以上の良好でない状態でも基板電位発生器
１の動作が停止してしまうという誤動作を引き起こす恐
れがあるという問題点を有していた。本発明は斯かる点
に鑑みてなされたものであり、その目的は、外部電源電
圧の変動があっても、基板電位発生器から発生する基板
電位を良好に設定電位に保持できる半導体装置を提供す
ることにある。(Problems to be Solved by the Invention) However, it has been found that the substrate potential 44 cannot be maintained at the set potential due to the fluctuation of the external power supply potential Vcc45 in the above-described conventional configuration. In other words, the external power supply potential Vcc45
When the voltage rises, the MOS transistor Qp47 has a constant gate potential (ground potential Vss46), so
The gate-source voltage of Qp47 increases, and its drain current Idp47 increases. Therefore, even if the substrate potential 44 is lowered below the set potential, the potential of the substrate potential detection signal of the output terminal 43, which is the drain potential of the MOS transistor Qp47, continues to rise, and the operation of the substrate potential generator 1 continues. Since the voltage does not drop until it is stopped, a malfunction occurs in which the substrate potential 44 drops too much below the set potential.
On the contrary, when the external power supply potential Vcc drops, the gate-source voltage of the MOS transistor Qp47 drops and its drain current Idp47 decreases, so that before the substrate potential 44 is lowered below the set voltage. , The potential of the substrate potential detection signal of the output terminal 43, which is the drain potential of the MOS transistor Qp47, drops significantly.
There is a problem in that there is a possibility of causing a malfunction that the operation of the substrate potential generator 1 is stopped even when 44 is not good above the set potential. The present invention has been made in view of the above circumstances, and an object thereof is to provide a semiconductor device capable of satisfactorily holding a substrate potential generated from a substrate potential generator at a set potential even when the external power supply voltage varies. To do.
（課題を解決するための手段） 前記の目的を達成するため、本発明では、外部電源電
圧Vccの依存性の小さい内部電圧を内部回路で発生さ
せ、この内部電圧と実際の基板電位とに基いて基板電位
検出信号を発生させることにより、この基板電位検出信
号を外部電源電圧Vccに対する依存性の小さいものとし
て、この基板電位検出信号で基板電位発生器の動作を制
御することとする。(Means for Solving the Problem) In order to achieve the above-mentioned object, in the present invention, an internal voltage having a small dependency of the external power supply voltage Vcc is generated in an internal circuit, and based on this internal voltage and the actual substrate potential. Then, the substrate potential detection signal is generated to make the substrate potential detection signal less dependent on the external power supply voltage Vcc, and the operation of the substrate potential generator is controlled by the substrate potential detection signal.
つまり、本発明の具体的な解決手段は、半導体装置と
して、基板電位を発生する基板電位発生器と、少なくと
もDRAMの動作電圧内で外部電源電圧の依存性の少ない内
部電圧を発生させる内部電圧発生器と、該内部電圧発生
器により発生させた内部電圧と実際の基板電位とに基い
て前記基板電位発生器により発生した基板電位が設定電
位の上か下かを検出する基板電位検出器とを設け、前記
基板電位発生器を、前記基板電位検出器の出力により制
御する構成としている。That is, a specific solution of the present invention is, as a semiconductor device, a substrate potential generator that generates a substrate potential, and an internal voltage generation that generates an internal voltage that is less dependent on an external power supply voltage at least within an operating voltage of a DRAM. And a substrate potential detector that detects whether the substrate potential generated by the substrate potential generator is above or below a set potential based on the internal voltage generated by the internal voltage generator and the actual substrate potential. The substrate potential generator is provided and controlled by the output of the substrate potential detector.
（作用） 本発明は前記した構成により、内部電圧発生器からは
外部電源電圧の依存性が少ない内部電圧が発生し、この
内部電圧と実際の基板電位とに基いて基板電位検出器が
作動する。その結果、外部電源電圧が変動しても、実際
の基板電位が設定電位未満のときには、基板電位検出器
から必ず低電位の基板電位検出信号が出力され、逆に実
際の基板電位が設定電位以上のときには、必ず高電位の
基板電位検出信号が出力されるので、この外部電源電圧
に対する依存性の小さい基板電位検出信号によって基板
電位発生器の動作が制御されると、基板電位が設定電位
未満のときには必ず電位発生器の動作が停止して、外部
電源電圧Vccの変動に拘らず基板電位が設定電位に保持
されることになる。(Operation) According to the present invention, due to the above-described configuration, the internal voltage generator generates an internal voltage having less dependence on the external power supply voltage, and the substrate potential detector operates based on this internal voltage and the actual substrate potential. . As a result, even if the external power supply voltage fluctuates, when the actual substrate potential is less than the set potential, the substrate potential detector always outputs a low-potential substrate potential detection signal. In this case, the substrate potential detection signal of high potential is always output, so when the operation of the substrate potential generator is controlled by this substrate potential detection signal having a small dependency on the external power supply voltage, the substrate potential is below the set potential. At times, the operation of the potential generator is always stopped, and the substrate potential is held at the set potential regardless of the fluctuation of the external power supply voltage Vcc.
（実施例） 以下、本発明の実施例について図面を参照しながら説
明する。(Example) Hereinafter, an example of the present invention will be described with reference to the drawings.
第１図は本発明の第１の実施例における半導体装置の
ブロック回路図である。同図において、Qp11〜Qp17はＰ
形のMOSトランジスタ、Qn11〜Qn17はＮ形のMOSトランジ
スタ、15は外部電源電圧Vcc、16は接地電位Vss、11は内
部電圧、12は基準電圧、13は基板電位検出信号、14は基
板電位、111,112,121,122,131は接点である。FIG. 1 is a block circuit diagram of a semiconductor device according to a first embodiment of the present invention. In the figure, Qp11 to Qp17 are P
Type MOS transistors, Qn11 to Qn17 are N type MOS transistors, 15 is an external power supply voltage Vcc, 16 is a ground potential Vss, 11 is an internal voltage, 12 is a reference voltage, 13 is a substrate potential detection signal, 14 is a substrate potential, 111, 112, 121, 122, 131 are contact points.
また、２は外部電源電圧Vcc15の依存性の少ない内部
電圧11を発生させるための内部電圧発生器であって、こ
の内部電圧発生器２は、内部素子を動作させる電圧を発
生するために用いる内部降圧器より成る。この内部降圧
器２は基準電圧発生器３と供給器４とから構成されてい
る。先ず、基準電圧発生器３の動作について説明する
に、該基準電圧発生器３は、２個のトランジスタQp11と
Qn11,及び２個のトランジスタQp12とQn12とが各々直列
に接続されており、この両者は外部電源電圧Vcc15に対
して互いに並列に接続されているとともに、MOSトラン
ジスタQp12のソース，ドレイン間にはトランジスタQp13
のダイオードが接続された構成になっている。Reference numeral 2 denotes an internal voltage generator for generating an internal voltage 11 having less dependence on the external power supply voltage Vcc15. The internal voltage generator 2 is an internal voltage generator for generating a voltage for operating internal elements. It consists of a step-down device. The internal voltage down converter 2 is composed of a reference voltage generator 3 and a supply device 4. First, the operation of the reference voltage generator 3 will be described. The reference voltage generator 3 includes two transistors Qp11 and
Qn11 and two transistors Qp12 and Qn12 are connected in series, and both are connected in parallel to the external power supply voltage Vcc15, and a transistor is connected between the source and drain of the MOS transistor Qp12. Qp13
The diode is connected.
前記トランジスタQp11〜Qp13及びトランジスタQn11〜
Qn12は全て飽和領域で動作させる。The transistors Qp11 to Qp13 and the transistors Qn11 to
All Qn12 operates in the saturation region.
この基準電圧発生器３では、基準電位12,つまり接点1
12の電位が外部電源電圧Vcc15に対して依存性が小さい
ように構成されている。以下、この構成を具体的に説明
する。接点112の電位をほぼ一定とすると、トランジス
タQn11はそのゲート電位が前記の接点112の電位で一定
電位であるので飽和領域で動作し、且つそのソース電位
が接地電位Vss16であってそのゲート，ソース間電圧が
ほぼ一定であるために、そのドレイン電流Idn11はほぼ
一定である。また、トランジスタQp11とQn11との両ドレ
イン電流Idp11,Idn11が相等しいときのトランジスタQp1
1のドレイン電位及びゲート電位が定常状態における接
点111の電位である。従って、定常状態におけるトラン
ジスタQp11のドレイン電流Idp11はぼ一定である。一
方、このトランジスタQp11のドレイン電流Idp11は、そ
の飽和領域での動作によりそのゲート，ソース間電圧で
ほぼ決定されるので、このドレイン電流Idp11が前記の
ようにほぼ一定であると、そのゲート，ソース間電圧も
ほぼ一定である。以上のことから、トランジスタQp11の
ゲート，ソース間電圧である接点111と外部電源電圧Vcc
15との間の電位差はほぼ一定である。In this reference voltage generator 3, the reference potential 12, that is, the contact 1
The potential of 12 is configured to have little dependence on the external power supply voltage Vcc15. Hereinafter, this configuration will be specifically described. When the potential of the contact 112 is almost constant, the transistor Qn11 operates in the saturation region because its gate potential is a constant potential of the contact 112, and its source potential is the ground potential Vss16, and its gate and source are Since the voltage between them is almost constant, the drain current Idn11 is almost constant. Further, when the drain currents Idp11 and Idn11 of the transistors Qp11 and Qn11 are equal to each other, the transistor Qp1
The drain potential and the gate potential of 1 are the potential of the contact 111 in the steady state. Therefore, the drain current Idp11 of the transistor Qp11 in the steady state is almost constant. On the other hand, the drain current Idp11 of the transistor Qp11 is almost determined by the voltage between the gate and the source due to the operation in the saturation region. Therefore, if the drain current Idp11 is almost constant as described above, the gate and the source thereof are The voltage between them is almost constant. From the above, the contact 111, which is the gate-source voltage of the transistor Qp11, and the external power supply voltage Vcc.
The potential difference between 15 and 15 is almost constant.
また、トランジスタQp12のゲート，ソース間電圧は、
前記のように接点111と外部電源電圧Vcc15との間の電位
差であってほぼ一定であるので、このトランジスタQp12
のドレイン電流Idp12はその飽和領域での動作によりほ
ぼ一定である。更に、トランジスタQp12とQn12の両ドレ
イン電流Idp12,Idn12が互いに等しいときのトランジス
タQn12のドレイン電位及びゲート電位が定常状態におけ
る接点112の電位（つまり基準電位12）である。従っ
て、定常状態におけるトランジスタQn12のドレイン電流
Idn12はほぼ一定である。一方、このトランジスタQn12
のドレイン電流Idn12は、その飽和領域での動作により
そのゲート，ソース間電圧でほぼ決定されるので、この
ドレイン電流Idn12が前記のようにほぼ一定であると、
そのゲート，ソース間電圧もほぼ一定である。以上のこ
とから、このトランジスタQn12のゲート，ソース間電圧
である接点112と接地電位Vss16との間の電位差はほぼ一
定である。The gate-source voltage of the transistor Qp12 is
Since the potential difference between the contact 111 and the external power supply voltage Vcc15 is almost constant as described above, this transistor Qp12
The drain current Idp12 is almost constant due to the operation in the saturation region. Further, the drain potential and the gate potential of the transistor Qn12 when the drain currents Idp12 and Idn12 of the transistors Qp12 and Qn12 are equal to each other are the potential of the contact 112 in the steady state (that is, the reference potential 12). Therefore, the drain current of transistor Qn12 in the steady state
Idn12 is almost constant. On the other hand, this transistor Qn12
Since the drain current Idn12 of is substantially determined by the gate-source voltage due to the operation in the saturation region, if the drain current Idn12 is almost constant as described above,
The gate-source voltage is also almost constant. From the above, the potential difference between the contact 112, which is the gate-source voltage of the transistor Qn12, and the ground potential Vss16 is substantially constant.
以上説明したように、基準電圧発生器３は前記のよう
な構成のフィードバック回路になっているので、接点11
1の電位は外部電源電圧Vcc15よりも所定電位だけ低い一
定電圧になると共に、接点112の電位は接地電位Vss16よ
りも所定電位だけ高い一定電位の基準電位になることが
判る。As described above, since the reference voltage generator 3 is the feedback circuit having the above-mentioned configuration, the contact 11
It can be seen that the potential of 1 becomes a constant voltage lower by a predetermined potential than the external power supply voltage Vcc15, and the potential of the contact 112 becomes a reference potential of a constant potential higher by a predetermined potential than the ground potential Vss16.
本発明の半導体装置では、外部電源電圧Vcc15の依存
性の少ない電圧として、基準電位12,つまり接地電位Vss
16よりも一定電位だけ高い電位である接点112の電位を
用いる。In the semiconductor device of the present invention, the reference potential 12, that is, the ground potential Vss, is set as the voltage having little dependence on the external power supply voltage Vcc15.
The potential of the contact 112 which is higher than 16 by a constant potential is used.
次に、供給器４の動作について説明する。この供給器
４は、２個のｐ型のMOSトランジスタQp14,Qp15と、３個
のｎ型のMOSトランジスタQn13〜Qn15とにより構成され
る差動増幅器５と、１個のｐ型MOSトランジスタQp16よ
り構成される出力回路部６とから成っている。Next, the operation of the feeder 4 will be described. This feeder 4 comprises a differential amplifier 5 composed of two p-type MOS transistors Qp14 and Qp15, three n-type MOS transistors Qn13 to Qn15, and one p-type MOS transistor Qp16. It is composed of an output circuit section 6 that is configured.
前記差動増幅器５から説明すると、２個のMOSトラン
ジスタQp14,Qp15は、互いにソース，ドレインをそれぞ
れ共通の電位とした構成になっている。従って、この両
トランジスタQp14,Qp15のドレイン電流Idp14,Idp15は互
いに等しくカレントミラーになっている。また、MOSト
ランジスタQn13のゲート電位は、前記した外部電源電圧
Vcc15に対して依存性の少ない基準電位12になってお
り、一方、MOSトランジスタQn14のゲート電位は、内部
素子を動作させるための内部電圧11になっている。この
内部電圧11は、少なくともDRAMの動作電圧内の電圧値に
設定される。そして、基準電圧12と内部電圧11との比較
により、接点121の電位，つまりMOSトランジスタQp16の
ゲート電位を変化させる構成として、出力回路部６から
の出力電流を制御する回路方式となっている。Describing from the differential amplifier 5, the two MOS transistors Qp14 and Qp15 are configured such that their sources and drains have a common potential. Therefore, the drain currents Idp14 and Idp15 of the both transistors Qp14 and Qp15 are equal to each other and form a current mirror. The gate potential of the MOS transistor Qn13 is the external power supply voltage described above.
The reference potential 12 is less dependent on Vcc15, while the gate potential of the MOS transistor Qn14 is the internal voltage 11 for operating the internal elements. This internal voltage 11 is set to a voltage value at least within the operating voltage of the DRAM. Then, by comparing the reference voltage 12 and the internal voltage 11, the potential of the contact 121, that is, the gate potential of the MOS transistor Qp16 is changed, and a circuit system for controlling the output current from the output circuit unit 6 is adopted.
前記の供給器４の動作について、基準電圧12と内部電
圧11とが等しいときと比較して説明する。先ず、内部電
圧11（MOSトランジスタQn14のゲート電位）が基準電圧1
2（MOSトランジスタQn13のゲート電位）よりも低い場合
には、MOSトランジスタQn14のドレイン電流Idn14が減少
するので、MOSトランジスタQp15のドレイン電位及び接
点122の電位（つまり,MOSトランジスタQp14,Qp15のゲー
ト電位）が上昇する。このため、MOSトランジスタQp14
のゲート，ソース間電圧が降下し、そのトレイン電流Id
p14が減少するので、MOSトランジスタQp14及びMOSトラ
ンジスタQn13のドレイン電位，つまり接点121の電位が
降下する。その結果、この接点121の電位であるMOSトラ
ンジスタQp16のゲート電位の降下により、そのゲート，
ソース間電圧が増大し、そのドレイン電流Idn16が増加
することになる。The operation of the supplier 4 will be described in comparison with the case where the reference voltage 12 and the internal voltage 11 are equal. First, the internal voltage 11 (gate potential of the MOS transistor Qn14) is the reference voltage 1
When it is lower than 2 (gate potential of the MOS transistor Qn13), the drain current Idn14 of the MOS transistor Qn14 decreases, so the drain potential of the MOS transistor Qp15 and the potential of the contact 122 (that is, the gate potentials of the MOS transistors Qp14, Qp15). ) Rises. Therefore, the MOS transistor Qp14
Between the gate and source of the
Since p14 decreases, the drain potentials of the MOS transistors Qp14 and Qn13, that is, the potential of the contact 121 drops. As a result, the gate potential of the MOS transistor Qp16, which is the potential of the contact 121, drops,
The source-to-source voltage increases, and the drain current Idn16 increases.
これに対し、内部電圧11が基準電圧12よりも高い場合
には、前記とは逆にMOSトランジスタQn14のドレイン電
流Idn14が増加して、接点122の電位が降下するので、MO
SトランジスタQp14のゲート，ソース間電圧が増大し、
そのドレイン電流Idp14が増加する。そのため、接点121
の電位が上昇するので、MOSトランジスタQp16のゲー
ト，ソース間電圧が減少し、そのドレイン電流Idn16が
減少する。特に、内部電圧11が予め設定した設定電圧に
達したときには、接点121の電位がMOSトランジスタQp16
をoff動作させるまで上昇し、その設定電圧を越える上
昇を阻止するので、内部電圧11をその設定電圧に保つこ
とができる。On the other hand, when the internal voltage 11 is higher than the reference voltage 12, the drain current Idn14 of the MOS transistor Qn14 increases conversely to the above, and the potential of the contact 122 drops, so that the MO
The gate-source voltage of the S transistor Qp14 increases,
Its drain current Idp14 increases. Therefore, contact 121
Since the potential of the MOS transistor Qp16 rises, the gate-source voltage of the MOS transistor Qp16 decreases and its drain current Idn16 decreases. In particular, when the internal voltage 11 reaches the preset voltage, the potential of the contact 121 is changed to the MOS transistor Qp16.
Is raised until it is turned off, and the rise exceeding the set voltage is blocked, so that the internal voltage 11 can be maintained at the set voltage.
ここに、供給器４は、前記のような外部電源電圧Vcc1
5の依存性の小さい基準電圧12と比較して内部電圧11を
発生しているので、この内部電圧11を外部電源電圧Vcc1
5の変動に対して依存性の小さい所定の設定電圧に保つ
ことができる。Here, the feeder 4 is the external power supply voltage Vcc1 as described above.
Since the internal voltage 11 is generated in comparison with the reference voltage 12 having a small dependency of 5, the internal voltage 11 is changed to the external power supply voltage Vcc1.
It is possible to maintain a predetermined set voltage that is less dependent on the fluctuation of 5.
そして、前記の内部降圧器２の供給器４にて内部降圧
した内部電圧11によって内部素子を動作させると共に、
この内部電圧11でもってメモリセル７にHIGHを書き込
む。このようにするのは、16MDRAMの出現以降、半導体
装置の内部素子のサイズが小さくなるに経れて、外部電
源電圧が高すぎて内部素子耐圧の信頼性が確保できなか
ったり、消費電力の低減化が図れなくなる場合があるか
らであり、またスピードの観点から、外部電源電圧を降
圧した内部電圧で行う方式を採ることが望ましいからで
ある。Then, the internal element is operated by the internal voltage 11 internally stepped down by the supplier 4 of the internal step-down device 2, and
HIGH is written in the memory cell 7 with this internal voltage 11. This is because after the advent of 16M DRAM, the size of internal elements of semiconductor devices has decreased, and the external power supply voltage has become too high to ensure the reliability of internal element withstand voltage, or to reduce power consumption. This is because it may not be possible to achieve high speed, and from the viewpoint of speed, it is desirable to adopt a method in which the external power supply voltage is reduced and the internal voltage is used.
さらに、第１図において、８は基板電位14を発生する
基板電位発生器、９は前記の基板電位発生器８により発
生する基板電位14が設定電位の上か下かを検出する基板
電位検出器である。Further, in FIG. 1, 8 is a substrate potential generator that generates a substrate potential 14, and 9 is a substrate potential detector that detects whether the substrate potential 14 generated by the substrate potential generator 8 is above or below a set potential. Is.
前記の基板電位検出器９は、ｐ型MOSトランジスタQp1
7と、ｎ型MOSトランジスタQn16と、ゲート，ドレイン間
を短絡したｎ型MOSトランジスタQn17との３個を直列に
接続して成り、トランジスタQp17,Qn16の両ゲートは接
地電位Vss16に接続されていると共に、トランジスタQp1
7のソース電位は前記供給器４の出力回路部６からの外
部電源電圧Vcc15に対する依存性の小さい内部電圧11と
され、トランジスタQn17のソース電位は基板電位14とさ
れている。また、MOSトランジスタQn16のソース電位は
基板電位検出信号13として基板電位発生器８に出力さ
れ、該基板電位発生器８は、この基板電位検出信号13に
より制御される。The substrate potential detector 9 is a p-type MOS transistor Qp1.
7 and an n-type MOS transistor Qn16, and an n-type MOS transistor Qn17 whose gate and drain are short-circuited are connected in series, and both gates of the transistors Qp17 and Qn16 are connected to the ground potential Vss16. Together with the transistor Qp1
The source potential of 7 is an internal voltage 11 having a small dependence on the external power supply voltage Vcc15 from the output circuit section 6 of the supplier 4, and the source potential of the transistor Qn17 is a substrate potential 14. The source potential of the MOS transistor Qn16 is output to the substrate potential generator 8 as the substrate potential detection signal 13, and the substrate potential generator 8 is controlled by the substrate potential detection signal 13.
前記の基板電位検出器９の動作について説明する。先
ず、MOSトランジスタQp17は、前述のようにゲート電位
が接地電位Vss16であり、ソース電位が内部電圧11であ
って、そのゲート，ソース間電圧はそのスレッシュホー
ルド電圧より低い電位の一定電圧であるので、外部電源
電圧Vcc15に依存しない常にほぼ一定値のドレイン電流I
dp17が流れている。The operation of the substrate potential detector 9 will be described. First, as described above, in the MOS transistor Qp17, the gate potential is the ground potential Vss16, the source potential is the internal voltage 11, and the gate-source voltage is a constant voltage lower than the threshold voltage. , Drain current I that is almost constant value independent of external power supply voltage Vcc15
dp17 is flowing.
いま、基板電位14が接地電位Vss16より低い設定電位
未満に引き下げられたとすると、トランジスタQn17はon
状態になると共に、このon状態により接点131の電位
（つまりMOSトランジスタQn16のソース電位）がこのMOS
トランジスタQn16のスレッシュホールド電圧より高い電
圧以上引き下げられるので、このトランジスタQn16もon
状態になる。その結果、３個のトランジスタのon状態に
よりMOSトランジスタQp17及びQn16のドレイン電位，つ
まり基板電位検出信号13は、基板電位発生器８の動作を
停止させるのに十分な低い値の電位となる。ここに、MO
SトランジスタQp17,Qn16,Qn17の各々のドレイン電流
は、外部電源電圧Vcc15に依存せずほぼ一定値であるの
で、基板電位検出信号13は外部電源電圧Vcc15の変動に
対して依存性の小さい信号となる。Now, assuming that the substrate potential 14 is lowered below the set potential lower than the ground potential Vss16, the transistor Qn17 turns on.
As soon as this state is turned on, the potential of the contact 131 (that is, the source potential of the MOS transistor Qn16) is changed to this MOS by this on state.
Since it can be pulled down by a voltage higher than the threshold voltage of the transistor Qn16, this transistor Qn16 is also turned on.
State. As a result, the drain potentials of the MOS transistors Qp17 and Qn16, that is, the substrate potential detection signal 13 becomes a potential low enough to stop the operation of the substrate potential generator 8 due to the on state of the three transistors. Where MO
Since the drain current of each of the S transistors Qp17, Qn16, Qn17 is a substantially constant value without depending on the external power supply voltage Vcc15, the substrate potential detection signal 13 has a small dependence on the fluctuation of the external power supply voltage Vcc15. Become.
これに対し、基板電位14が上記の設定電位以上高い電
位に浮き上がったときには、MOSトランジスタQn17によ
って接点131の電位を引き下げる程度が小さくなるため
に、MOSトランジスタQn16のゲート，ソース間電圧はそ
のスレッシュホールド電圧よりも低い電圧又は僅かに高
い電圧に留まるので、該MOSトランジスタQn16はoff状態
又は微小な電流しか流せない。このため、MOSトランジ
スタQp17及びQn16のドレイン電位である基板電位検出信
号13は、ほぼ一定値（MOSトランジスタQp17の外部電源
電圧Vcc15に依存しない）ドレイン電流Idp47によって基
板電位発生器１を動作させるのに十分な高い一定電位と
なる。On the other hand, when the substrate potential 14 rises to a potential higher than the above set potential, the MOS transistor Qn17 reduces the potential of the contact 131 to a small extent, so that the gate-source voltage of the MOS transistor Qn16 is reduced to that threshold. Since it remains at a voltage lower than or slightly higher than the voltage, the MOS transistor Qn16 can only pass an off state or a minute current. Therefore, the substrate potential detection signal 13, which is the drain potential of the MOS transistors Qp17 and Qn16, is used to operate the substrate potential generator 1 with the drain current Idp47 having a substantially constant value (independent of the external power supply voltage Vcc15 of the MOS transistor Qp17). It has a sufficiently high constant potential.
以上の説明から、基板電位検出器９は、内部降圧器２
の供給器４から発生させた外部電源電圧Vcc15に対する
依存性の小さい内部電圧11と実際の基板電位14とに基い
て、外部電源電圧Vcc15の変動に拘らず、実際の基板電
位14が設定電位未満のときには必ず低電位の基板電位検
出信号を出力し、実際の基板電位14が設定電位以上のと
きには必ず高電位の基板電位検出信号を出力することに
より、前記基板電位発生器８により発生する基板電位14
が設定電位か否かを検出する。そして、この構成によ
り、外部電源電圧Vcc15に対する少ない依存性でもって
基板電位発生器８の動作を制御することができる。From the above description, the substrate potential detector 9 is the internal voltage down converter 2
Based on the internal voltage 11 having a small dependency on the external power supply voltage Vcc15 and the actual substrate potential 14 generated from the supplier 4, the actual substrate potential 14 is less than the set potential regardless of the fluctuation of the external power supply voltage Vcc15. In this case, the substrate potential detection signal of the low potential is always output, and when the actual substrate potential 14 is equal to or more than the set potential, the substrate potential detection signal of the high potential is always output to generate the substrate potential generated by the substrate potential generator 8. 14
It is detected whether or not is a set potential. With this configuration, the operation of the substrate potential generator 8 can be controlled with a small dependency on the external power supply voltage Vcc15.
よって、基板電位発生器８の動作の外部電源電圧Vcc1
5に対する依存性を小さいものにできるので、この基板
電位発生器８により発生する基板電位14を外部電源電圧
Vcc15の変動に拘らず設定電位に保つことができる。Therefore, the external power supply voltage Vcc1 for the operation of the substrate potential generator 8 is
Since the dependence on 5 can be made small, the substrate potential 14 generated by the substrate potential generator 8 is set to the external power supply voltage.
The set potential can be maintained regardless of the fluctuation of Vcc15.
（実施例２） 次に、本発明の第２の実施例を説明する。第２図に示
す半導体装置のブロック回路図において、Qp20〜Qp29は
Ｐ形のMOSトランジスタ、Qn20〜Qn29はＮ形のMOSトラン
ジスタ、25は電源電位Vcc、26は接地電位Vss、27は内部
電圧ａ、21は内部電圧ｂ、22は基準電圧、23は基板電位
検出信号、24は基板電位である。また、211、212、221,
222、241は各々接点である。Example 2 Next, a second example of the present invention will be described. In the block circuit diagram of the semiconductor device shown in FIG. 2, Qp20 to Qp29 are P-type MOS transistors, Qn20 to Qn29 are N-type MOS transistors, 25 is a power supply potential Vcc, 26 is a ground potential Vss, and 27 is an internal voltage a. , 21 is an internal voltage b, 22 is a reference voltage, 23 is a substrate potential detection signal, and 24 is a substrate potential. Also, 211, 212, 221,
222 and 241 are contact points.
第２図の内部降圧器２′は、基準電圧発生器３′と供
給器４′とから成る。先ず、基準電圧発生器３′の動作
については前記の第１実施例で説明した通りである。つ
まり、基準電圧発生器３′は、トランジスタQp21とQn2
1、及びトランジスタQp22とQn22とが各々直列に接続さ
れており、外部電源電圧Vcc25に対し互いに並列の関係
にある。更にトランジスタQp22のソース，ドレイン間に
はトランジスタQp23のダイオードが接続された構成にな
っている。The internal step-down device 2'of FIG. 2 comprises a reference voltage generator 3'and a supply device 4 '. First, the operation of the reference voltage generator 3'is as described in the first embodiment. That is, the reference voltage generator 3'includes the transistors Qp21 and Qn2.
1, and the transistors Qp22 and Qn22 are connected in series, respectively, and are in parallel with each other with respect to the external power supply voltage Vcc25. Furthermore, the diode of the transistor Qp23 is connected between the source and drain of the transistor Qp22.
従って、基準電圧発生器３′は前記第１の実施例の基
準電圧発生器３と同様な構成のフィードバック回路にな
っているので、接点211は外部電源電圧Vcc25より所定電
位だけ低い電圧を出力し、接点212は接地電位Vss26より
も所定電位だけ高い基準電圧22を出力する。Therefore, since the reference voltage generator 3'has a feedback circuit having the same structure as the reference voltage generator 3 of the first embodiment, the contact point 211 outputs a voltage lower than the external power supply voltage Vcc25 by a predetermined potential. The contact 212 outputs the reference voltage 22 which is higher than the ground potential Vss26 by a predetermined potential.
本実施例の半導体装置では、基準電圧として接点212
の電位，つまり接地電位Vss26よりも所定電位だけ高く
且つ外部電源電位Vcc25の依存性の少ない電位22を用い
る。In the semiconductor device of this embodiment, the contact 212 is used as the reference voltage.
Potential that is higher than the ground potential Vss26 by a predetermined potential and less dependent on the external power supply potential Vcc25 is used.
供給器４′の動作についても第１実施例で述べた通り
である。つまり供給器４′は、２個のｐ型のMOSトラン
ジスタQp24,Qp25と、３個のｎ型のMOSトランジスタQn23
〜Qn25とにより構成される差動増幅器５′と、１個のｐ
型MOSトランジスタQp26より構成される出力回路部６′
とから成っている。The operation of the feeder 4'is also as described in the first embodiment. That is, the feeder 4'includes two p-type MOS transistors Qp24, Qp25 and three n-type MOS transistors Qn23.
~ Qn25 and a differential amplifier 5 ', and one p
Type output MOS transistor Qp26 composed of output circuit 6 '
And consists of
前記差動増幅器５′の２個のMOSトランジスタQp24,Qp
25は、互いにソース，ドレインをそれぞれ共通の電位と
した構成になっているので、この両トランジスタQp24,Q
p25のドレイン電流Idp24,Idp25は互いに等しくカレント
ミラーになっている。また、MOSトランジスタQn23のゲ
ート電位は、前記した外部電源電圧Vcc25の依存性の少
ない基準電位22になっている一方、MOSトランジスタQn2
4のゲート電位は内部電圧27になっている。そして、基
準電圧22と内部電圧27との比較により、MOSトランジス
タQp26のゲート電位である接点221の電位を変化させる
構成として、出力回路部６′からの出力電流を制御する
回路方式になっている。Two MOS transistors Qp24, Qp of the differential amplifier 5 '.
25 has a configuration in which the source and drain have a common potential, so both transistors Qp24, Q
The drain currents Idp24 and Idp25 of p25 are equal to each other and form a current mirror. Further, the gate potential of the MOS transistor Qn23 is the reference potential 22 which is less dependent on the external power supply voltage Vcc25 described above, while the MOS transistor Qn2 is
The gate potential of 4 is the internal voltage 27. Then, by comparing the reference voltage 22 and the internal voltage 27, the potential of the contact 221 which is the gate potential of the MOS transistor Qp26 is changed, and the circuit method is for controlling the output current from the output circuit section 6 '. .
従って、供給器４′は前記第１の実施例の供給器４と
同様な構成のフィードバック回路になっているので、第
１の実施例で説明した通り、MOSトランジスタQn24のゲ
ート電位（内部電圧27）がMOSトランジスタQn23のゲー
ト電位（基準電位22）よりも低い場合には、MOSトラン
ジスタQp26のドレイン電流Idn26が増加し、一方、逆に
内部電圧27が基準電圧22よりも高い場合には、MOSトラ
ンジスタQp26のドレイン電流Idn26が減少する。特に、
内部電圧27が予め設定した設定電圧に達したときには、
接点221の電位（MOSトランジスタQp24及びQn23のドレイ
ン電位）がMOSトランジスタQp26をoff動作させるまで上
昇し、その設定電圧を越える上昇を阻止するので、内部
電圧27を設定電圧に保つことができる。Therefore, since the feeder 4'has a feedback circuit having the same structure as the feeder 4 of the first embodiment, as described in the first embodiment, the gate potential of the MOS transistor Qn24 (internal voltage 27 ) Is lower than the gate potential of the MOS transistor Qn23 (reference potential 22), the drain current Idn26 of the MOS transistor Qp26 increases, while conversely, when the internal voltage 27 is higher than the reference voltage 22, The drain current Idn26 of the transistor Qp26 decreases. Especially,
When the internal voltage 27 reaches the preset voltage,
The potential of the contact 221 (the drain potentials of the MOS transistors Qp24 and Qn23) rises until the MOS transistor Qp26 is turned off, and the rise exceeding the set voltage is prevented, so that the internal voltage 27 can be maintained at the set voltage.
ここに、供給器４′は、外部電源電圧Vcc25の依存性
の小さい基準電圧22に基いて内部電圧27を発生している
ので、この内部電圧27を外部電源電圧Vcc25に対して依
存性の小さい所定の設定電圧に保つことができる。Since the supplier 4'generates the internal voltage 27 based on the reference voltage 22 having a small dependency on the external power supply voltage Vcc25, the internal voltage 27 has a small dependency on the external power supply voltage Vcc25. It can be maintained at a predetermined set voltage.
更に、第２図に示す他の供給器４″は、前記の供給器
４′と同様に、２個のｐ型のMOSトランジスタQp28,Qp29
と、３個のｎ型のMOSトランジスタQn20、Qn28、Qn29と
により構成される差動増幅器５″と、１個のｐ型MOSト
ランジスタQp20により構成される出力回路部６″とから
成る。Further, the other feeder 4 ″ shown in FIG. 2 has two p-type MOS transistors Qp28 and Qp29, like the above-mentioned feeder 4 ′.
And a differential amplifier 5 "composed of three n-type MOS transistors Qn20, Qn28 and Qn29 and an output circuit section 6" composed of one p-type MOS transistor Qp20.
前記差動増幅器５″の２個のMOSトランジスタQp28,Qp
29は互いにソース，ドレインをそれぞれ共通の電位とし
た構成になっているので、その両ドレイン電流Idp28,Id
p29は等しくカレントミラーになっている。また、MOSト
ランジスタQn28のゲート電位は、前記した外部電源電圧
Vcc25の依存性の少ない基準電圧22になっている一方、M
OSトランジスタQn29のゲート電位は内部電圧21（基板電
位検出器９′への出力電圧）になっている。そして、基
準電圧22と内部電圧21との比較により、MOSトランジス
タQp20のゲート電位である接点241の電位を変化させる
構成として、出力回路部６″からの出力電流を制御する
回路方式になっている。Two MOS transistors Qp28, Qp of the differential amplifier 5 "
Since 29 has a configuration in which the source and the drain have a common potential, the drain currents Idp28, Id28
p29 is equally a current mirror. The gate potential of the MOS transistor Qn28 is the external power supply voltage described above.
While the reference voltage 22 has less dependence on Vcc25, M
The gate potential of the OS transistor Qn29 is the internal voltage 21 (output voltage to the substrate potential detector 9 '). Then, by comparing the reference voltage 22 with the internal voltage 21, the potential of the contact 241 which is the gate potential of the MOS transistor Qp20 is changed, and a circuit system for controlling the output current from the output circuit section 6 ″ is adopted. .
従って、供給器４″は前記の供給器４′と同様な構成
のフィードバック回路になっているので、MOSトランジ
スタQn29のゲート電位（内部電圧21）がMOSトランシス
タQn28のゲート電位（基準電圧22）よりも低い場合に
は、MOSトランジスタQp20のドレイン電流Idp20が増加す
る一方、内部電圧21が基準電圧22よりも高い場合には、
MOSトランジスタQp20のドレイン電流Idp20が減少する。
特に、内部電圧21が予め設定した設定電圧に達したとき
には、接点241の電位がMOSトランジスタQp20をoff動作
させるまで上昇し、その設定電圧を越える上昇を阻止す
るので、内部電圧21（基板電位検出器９′への出力電
位）を設定電圧に保つことができる。Therefore, since the feeder 4 ″ is a feedback circuit having the same configuration as the feeder 4 ′, the gate potential (internal voltage 21) of the MOS transistor Qn29 is higher than the gate potential (reference voltage 22) of the MOS transistor Qn28. When the internal voltage 21 is higher than the reference voltage 22, the drain current Idp20 of the MOS transistor Qp20 increases when
The drain current Idp20 of the MOS transistor Qp20 decreases.
In particular, when the internal voltage 21 reaches a preset setting voltage, the potential of the contact 241 rises until the MOS transistor Qp20 is turned off and prevents the rise above the preset voltage. The output potential to the device 9 ') can be maintained at the set voltage.
よって、外部電源電圧Vcc25の依存性の小さい基準電
圧22に基いて内部電圧21を発生させるので、この内部電
圧21（基板電位検出器９′への出力電圧）を外部電源電
圧Vcc25の依存性の小さい電圧にできる。Therefore, since the internal voltage 21 is generated based on the reference voltage 22 having a small dependency on the external power supply voltage Vcc25, this internal voltage 21 (output voltage to the substrate potential detector 9 ') is dependent on the external power supply voltage Vcc25. It can be a small voltage.
そして、前記した最初の供給器４′により発生させた
内部電圧27によって内部素子を動作させると共にメモリ
セル７にHIGHを書き込む。Then, the internal element is operated by the internal voltage 27 generated by the above-mentioned first supplier 4 ', and HIGH is written in the memory cell 7.
加えて、第２図の基板電位検出器９′の構成について
も、前記の第１実施例の基板電位検出器９と同様であ
る。つまり、該基板電位検出器９′は、ｐ型MOSトラン
ジスタQp27と、ｎ型MOSトランジスタQn26と、ゲート，
ドレイン間を短絡したｎ型MOSトランジスタQn27との３
個を直列に接続して成り、トランジスタQp27,Qn26の両
ゲートは接地電位Vss26に接続されていると共に、トラ
ンジスタQp27のソース電位は前記供給器４″から発生さ
せた内部電位21とされ、トランジスタQn27のソース電位
は基板電位24とされている。また、MOSトランジスタQn2
6のソース電位は基板電位検出信号23として基板電位発
生器８に出力され、該基板電位発生器８は、この基板電
位検出信号23により制御される。In addition, the structure of the substrate potential detector 9'of FIG. 2 is similar to that of the substrate potential detector 9 of the first embodiment. That is, the substrate potential detector 9'includes a p-type MOS transistor Qp27, an n-type MOS transistor Qn26, a gate,
3 with n-type MOS transistor Qn27 with shorted drain
The transistors Qp27 and Qn26 have both gates connected to the ground potential Vss26, and the source potential of the transistor Qp27 is the internal potential 21 generated from the supplier 4 ″. The source potential of the MOS transistor Qn2 is the substrate potential 24.
The source potential of 6 is output to the substrate potential generator 8 as a substrate potential detection signal 23, and the substrate potential generator 8 is controlled by the substrate potential detection signal 23.
従って、本基板電位検出器９′は前記第１の実施例と
同様の回路構成であるので、前述の通り、基板電位24が
接地電位Vss26より低い設定電位未満に引き下げられた
ときには、３個のトランジスタは全てon状態にあって、
その各々のドレイン電流が外部電源電圧Vcc25に依存せ
ずほぼ一定値であるので、出力端子の基板電位検出信号
23（つまり,MOSトランジスタQp27及びQn26のドレイン電
位）は、外部電源電圧Vcc25に対する依存性の小さい信
号となる。一方、基板電位24が設定電位以上に高い電位
に浮き上がったときには、基板電位検出信号23は、外部
電源電圧Vcc25に依存しないほぼ一定値の高い電位とな
る。よつて、基板電位検出器９′は、外部電源電圧Vcc2
5の変動に無関係な電圧の基板電位検出信号23を出力す
る。Therefore, since the substrate potential detector 9'has the same circuit configuration as that of the first embodiment, as described above, when the substrate potential 24 is lowered below the set potential lower than the ground potential Vss26, the three potentials are reduced. All the transistors are on,
The drain current of each of them is almost constant without depending on the external power supply voltage Vcc25.
23 (that is, the drain potentials of the MOS transistors Qp27 and Qn26) is a signal having a small dependency on the external power supply voltage Vcc25. On the other hand, when the substrate potential 24 rises to a potential higher than the set potential, the substrate potential detection signal 23 becomes a high potential of a substantially constant value that does not depend on the external power supply voltage Vcc25. Therefore, the substrate potential detector 9 ′ is connected to the external power supply voltage Vcc2.
The substrate potential detection signal 23 having a voltage irrelevant to the fluctuation of 5 is output.
以上の説明から、供給器４′から発生させるHIGH書込
み用の内部電圧27とは別に、他の供給器４″により外部
電源電圧Vcc25の依存性の小さい内部電圧21を発生さ
せ、この内部電圧21に基いて基板電位検出器９′から外
部電源電圧Vcc25の変動にほとんど影響を受けない基板
電位検出信号を出力して基板電位発生器８を制御するの
で、基板電位24を外部電源電圧Vcc25の変動とはほとん
ど無関係に設定電圧に保持することができる。しかも、
読み出し及び書き込み時において、内部素子を動作させ
る時に供給器４′の内部電圧27にたとえ変動があって
も、基板電位検出器９′に出力する内部電圧21には変動
がないので、基板電位検出信号の変動もなく、基板電位
を設定電位に確実に保持することができる。From the above description, in addition to the HIGH write internal voltage 27 generated from the supply device 4 ′, another internal supply voltage 21 having a small dependency of the external power supply voltage Vcc25 is generated by the other supply device 4 ″. Based on the above, the substrate potential detector 9'outputs a substrate potential detection signal which is hardly influenced by the variation of the external power supply voltage Vcc25 to control the substrate potential generator 8. Therefore, the substrate potential 24 is changed to the variation of the external power supply voltage Vcc25. Can be maintained at the set voltage almost regardless of.
During reading and writing, even if the internal voltage 27 of the feeder 4'changes when operating the internal elements, the internal voltage 21 output to the substrate potential detector 9'does not change, so the substrate potential is detected. The substrate potential can be reliably maintained at the set potential without fluctuation of the signal.
（実施例３） 続いて、請求項（４）に記載の発明の実施例を第３図
に基いて説明する。本実施例は、前記の第１及び第２の
各実施例の内部降圧器2,2′において供給器4,4′を設け
ないで、基準電圧発生器自体を内部電圧発生器として、
発生させる基準電圧をそのまま外部電源電圧の依存性の
小さい内部電圧として使用したものである。(Embodiment 3) Next, an embodiment of the invention described in claim (4) will be described with reference to FIG. In this embodiment, the reference voltage generator itself is used as an internal voltage generator without providing the feeders 4 and 4'in the internal step-down devices 2 and 2'of the first and second embodiments.
The generated reference voltage is used as it is as an internal voltage having a small dependency on the external power supply voltage.
つまり、同図に示す半導体装置のブロック回路におい
て、Qp31〜Qp35及びQp37はＰ形のMOSトランジスタ、Qn3
1,Qn36及びQn37はＮ形のMOSトランジスタ、35は外部電
源電位Vcc、36は接地電位Vss、31は内部電圧、33は基板
電位検出信号、34は基板電位、311は接点である。That is, in the block circuit of the semiconductor device shown in the figure, Qp31 to Qp35 and Qp37 are P-type MOS transistors, Qn3.
1, Qn36 and Qn37 are N-type MOS transistors, 35 is an external power supply potential Vcc, 36 is a ground potential Vss, 31 is an internal voltage, 33 is a substrate potential detection signal, 34 is a substrate potential, and 311 is a contact.
同図の内部電圧発生器３″は、ゲート，ドレイン間を
短絡した第１及び第２のMOSトランジスタQp35,Qp31と、
第３のMOSトランジスタQn31とが直列に接続されて第１
の直列体を構成しているとともに、第４のMOSトランジ
スタQp32と、ゲート，ドレイン間を短絡した第５のMOS
トランジスタQp34とが直列に接続されて第２の直列体を
構成している。この第１及び第２の直列体は、互いに外
部電源電圧Vcc35と接地電位Vss36との間に各々並列に接
続されている。The internal voltage generator 3 ″ shown in FIG. 1 includes first and second MOS transistors Qp35 and Qp31 whose gate and drain are short-circuited,
The third MOS transistor Qn31 is connected in series
And a fourth MOS transistor Qp32 and a fifth MOS in which the gate and the drain are short-circuited with each other.
The transistor Qp34 is connected in series to form a second series body. The first and second series bodies are connected in parallel with each other between the external power supply voltage Vcc35 and the ground potential Vss36.
さらに、前記第２のMOSトランジスタQp31のゲートは
第４のMOSトランジスタQp32のゲートに短絡して接続さ
れていると共に、第３のMOSトランジスタQn31のゲート
は第４のMOSトランジスタQp32のドレインに短絡して接
続されている。加えて、前記第４のMOSトランジスタQp3
2のソース，ドレイン間には、ゲート，ドレイン間を短
絡した第６のMOSトランジスタQp33が接続されている。
この第６のMOSトランジスタQp33の接続位置は、第４のM
OSトランジスタQP32のソース，ドレイン間に代えて、第
３のMOSトランジスタQn31のソース，ドレイン間として
もよい。Further, the gate of the second MOS transistor Qp31 is short-circuited and connected to the gate of the fourth MOS transistor Qp32, and the gate of the third MOS transistor Qn31 is short-circuited to the drain of the fourth MOS transistor Qp32. Connected. In addition, the fourth MOS transistor Qp3
A sixth MOS transistor Qp33, whose gate and drain are short-circuited, is connected between the source and drain of 2.
The connection position of the sixth MOS transistor Qp33 is the fourth M
The source / drain of the OS transistor QP32 may be replaced with the source / drain of the third MOS transistor Qn31.
前記６個のトランジスタは全て飽和領域で動作させ
る。All the six transistors are operated in the saturation region.
前記の基準電圧発生器３″では、内部電圧31の電位圧
外部電源電位Vcc35に対して依存性が小さくなるよう
に、第１及び第２実施例の基準電圧発生器3,3′と同様
に構成されている。以下、この構成を具体的に説明す
る。内部電圧31をほぼ一定とすると、トランジスタQn31
はそのゲート電位が前記の内部電圧31で一定電位である
ので飽和領域で動作し、且つそのソース電位が接地電位
Vss36であってゲート，ソース間電圧がほぼ一定である
ためにそのドレイン電流Idn31はほぼ一定である。ま
た、トランジスタQp31とQn31との両ドレイン電流Idp31,
Idn31が相等しいときのトランジスタQp31のドレイン電
位及びゲート電位が定常状態における接点311の電位で
ある。従って、定常状態におけるトランジスタQp31のド
レイン電流Idp31はほぼ一定である。一方、このトラン
ジスタQp31のドレイン電流Idp31は、その飽和領域での
動作によりそのゲート，ソース間電圧でほぼ決定される
ので、このドレイン電流Idp31が前記のようにほぼ一定
であると、そのゲート，ソース間電圧もほぼ一定であ
る。以上のことから、トランジスタQp31のゲート，ソー
ス間電圧である接点311の電位と外部電源電圧Vcc35との
間の電位差はほぼ一定である。The reference voltage generator 3 ″ is similar to the reference voltage generators 3 and 3 ′ of the first and second embodiments so that the dependency of the internal voltage 31 on the potential pressure external power supply potential Vcc35 is reduced. The configuration will be specifically described below: If the internal voltage 31 is substantially constant, the transistor Qn31 is formed.
Operates in the saturation region because its gate potential is a constant potential at the above-mentioned internal voltage 31, and its source potential is ground potential.
Since it is Vss36 and the voltage between the gate and the source is almost constant, its drain current Idn31 is almost constant. In addition, the drain currents Idp31, of both transistors Qp31 and Qn31,
The drain potential and the gate potential of the transistor Qp31 when Idn31 is the same are the potential of the contact 311 in the steady state. Therefore, the drain current Idp31 of the transistor Qp31 in the steady state is almost constant. On the other hand, the drain current Idp31 of the transistor Qp31 is almost determined by the gate-source voltage due to the operation in the saturation region. Therefore, if the drain current Idp31 is almost constant as described above, the gate-source The voltage between them is almost constant. From the above, the potential difference between the potential of the contact 311 which is the gate-source voltage of the transistor Qp31 and the external power supply voltage Vcc35 is substantially constant.
また、トランジスタQp32のゲート，ソース間電圧であ
る接点311の電位と外部電源電圧Vcc35との間の電位差
は、前記のようにほぼ一定であるので、このトランジス
タQp32のドレイン電流Idp32は、その飽和領域での動作
によりほぼ一定である。更に、トランジスタQp32とQp34
の両ドレイン電流Idp32,Idp34が互いに等しいときのト
ランジスタQp34のソース電位が定常状態における内部電
圧31である。従って、定常状態におけるトランジスタQp
34のドレイン電流Idp34はほぼ一定である。一方、この
トランジスタQp34のドレイン電流Idp34は、その飽和領
域での動作によりそのゲート，ソース間電圧でほぼ決定
されるので、このドレイン電流Idp34が前記のようにほ
ぼ一定であると、そのゲート，ソース間電圧もほぼ一定
である。以上のことから、このトランジスタQp34のゲー
ト，ソース間電圧である内部電圧31と接地電位Vss36と
の間の電位差はほぼ一定である。Further, the potential difference between the gate-source voltage of the transistor Qp32, which is the potential of the contact 311 and the external power supply voltage Vcc35, is substantially constant as described above, and therefore the drain current Idp32 of the transistor Qp32 is in the saturation region. It is almost constant by the operation in. In addition, transistors Qp32 and Qp34
The source potential of the transistor Qp34 when both drain currents Idp32 and Idp34 are equal to each other is the internal voltage 31 in the steady state. Therefore, the transistor Qp in the steady state
The drain current Idp34 of 34 is almost constant. On the other hand, since the drain current Idp34 of the transistor Qp34 is almost determined by the gate-source voltage due to the operation in the saturation region, if the drain current Idp34 is substantially constant as described above, the gate-source The voltage between them is almost constant. From the above, the potential difference between the internal voltage 31 which is the gate-source voltage of the transistor Qp34 and the ground potential Vss36 is substantially constant.
以上のように基準電圧発生器３″は、前記のような構
成のフィードバック回路になっているので、接点311の
電位は外部電源電圧Vcc35よりも所定電位だけ低い一定
電圧になると共に、内部電位31は接地電位Vss36よりも
所定電位だけ高い一定電圧になることが判る。As described above, since the reference voltage generator 3 ″ is the feedback circuit having the above-mentioned configuration, the potential of the contact 311 becomes a constant voltage lower than the external power supply voltage Vcc35 by a predetermined potential and the internal potential 31 It can be seen that is a constant voltage higher than the ground potential Vss36 by a predetermined potential.
従って、本実施例の半導体装置で使用する内部電圧31
は、前述のように接地電位Vss36よりも一定電位だけ高
い電圧で且つ外部電源電位Vcc35の依存性の少ない電圧
となる。Therefore, the internal voltage 31 used in the semiconductor device of this embodiment is
Is a voltage that is higher than the ground potential Vss36 by a certain potential and that is less dependent on the external power supply potential Vcc35.
また、第３図の基板電位検出器９″の構成は、前記の
第１実施例の基板電位検出器９と同様である。つまり、
該基板電位検出器９″は、ｐ型MOSトランジスタQp37
と、ｎ型MOSトランジスタQn36と、ゲート，ドレイン間
を短絡したｎ型MOSトランジスタQn37との３個を直列に
接続して成り、トランジスタQp37,Qn36の両ゲートは接
地電位Vss36に接続されていると共に、トランジスタQp3
7のソース電位は前記基準電圧発生器３″により発生さ
せた内部電圧31とされ、トランジスタQn37のソース電位
は基板電位34とされている。また、MOSトランジスタQn3
6のソース電位は基板電位検出信号33として基板電位発
生器８に出力され、該基板電位発生器８は、この基板電
位検出信号33により制御される。The configuration of the substrate potential detector 9 ″ in FIG. 3 is similar to that of the substrate potential detector 9 of the first embodiment described above.
The substrate potential detector 9 ″ is a p-type MOS transistor Qp37.
And an n-type MOS transistor Qn36 and an n-type MOS transistor Qn37 whose gate and drain are short-circuited are connected in series. Both gates of the transistors Qp37 and Qn36 are connected to the ground potential Vss36. , Transistor Qp3
The source potential of 7 is the internal voltage 31 generated by the reference voltage generator 3 ″, and the source potential of the transistor Qn37 is the substrate potential 34. Also, the MOS transistor Qn3.
The source potential of 6 is output to the substrate potential generator 8 as the substrate potential detection signal 33, and the substrate potential generator 8 is controlled by the substrate potential detection signal 33.
従って、本実施例の基板電位検出器９″は前記第１の
実施例と同様の回路構成であるので、既に説明した通
り、基板電位34が接地電位Vss36より低い設定電位未満
に引き下げられたときには、３個のトランジスタは全て
on状態にあって、その各々のドレイン電流が外部電源電
圧Vcc35に依存せずほぼ一定値であるので、基板電位検
出信号33（つまり,MOSトランジスタQp37及びQn36のドレ
イン電位）は、外部電源電圧Vcc35に対して依存性の小
さい信号となる。一方、基板電位34が設定電位以上に高
い電位に浮き上がったときには、基板電位検出信号33
は、外部電源電圧Vcc35に依存しないほぼ一定値の高い
電位となる。よって、基板電位検出器９″は、外部電源
電圧Vcc35の変動に無関係な基板電位検出信号33を出力
するので、以上の説明から、基板電位検出器９″は、外
部電源電圧Vcc35に対して依存性の小さい内部電圧31と
実際の基板電位34とに基いて、外部電源電圧Vcc35が変
動したとしても、実際の基板電位34が設定電位未満のと
きには必ず低電位の基板電位検出信号を出力し、逆に実
際の基板電位34が設定電位以上のときには必ず高電位の
基板電位検出信号を出力する。従って、外部電源電圧Vc
c35の変動に対して少ない依存性でもって基板電位発生
器８の動作を制御することができる。Therefore, since the substrate potential detector 9 ″ of this embodiment has the same circuit configuration as that of the first embodiment, as already described, when the substrate potential 34 is lowered below the set potential lower than the ground potential Vss36. All three transistors
In the on state, the drain current of each of them is almost constant without depending on the external power supply voltage Vcc35. Therefore, the substrate potential detection signal 33 (that is, the drain potentials of the MOS transistors Qp37 and Qn36) is the external power supply voltage Vcc35. The signal has a small dependence on. On the other hand, when the substrate potential 34 rises to a potential higher than the set potential, the substrate potential detection signal 33
Is a high potential of a substantially constant value that does not depend on the external power supply voltage Vcc35. Therefore, the substrate potential detector 9 ″ outputs the substrate potential detection signal 33 irrelevant to the fluctuation of the external power supply voltage Vcc35. From the above description, the substrate potential detector 9 ″ depends on the external power supply voltage Vcc35. Based on the internal voltage 31 and the actual substrate potential 34, which have a small property, even if the external power supply voltage Vcc35 changes, the substrate potential detection signal of the low potential is always output when the actual substrate potential 34 is less than the set potential, On the contrary, when the actual substrate potential 34 is equal to or higher than the set potential, the high substrate potential detection signal is always output. Therefore, the external power supply voltage Vc
It is possible to control the operation of the substrate potential generator 8 with little dependence on the fluctuation of c35.
よって、基板電位発生器８の動作を外部電源電圧Vcc3
5の依存性の小さいものにできるので、この基板電位発
生器８により発生させる基板電位34を外部電源電圧Vcc3
5の変動に拘らず設定電位に保つことができる。しか
も、第１及び第２実施例の供給器4,4″による消費電流
が生じないので、消費電力を増加させずに済む利点があ
る。Therefore, the operation of the substrate potential generator 8 is controlled by the external power supply voltage Vcc3.
The substrate potential 34 generated by the substrate potential generator 8 can be reduced to the external power supply voltage Vcc3 because the dependency of 5 can be reduced.
The set potential can be maintained regardless of the fluctuation of 5. Moreover, since the current consumption by the feeders 4, 4 ″ of the first and second embodiments is not generated, there is an advantage that the power consumption is not increased.
以上、各実施例に基いて本発明を説明したが、本発明
は前記の各実施例に限定されず、他に種々の変更が可能
であることは明かである。The present invention has been described above based on the respective embodiments, but it is obvious that the present invention is not limited to the respective embodiments and various modifications can be made.
（発明の効果） 以上説明したように、本発明の半導体装置によれば、
外部電源電圧の依存性の小さい内部電圧を発生させ、こ
の内部電圧に基いて実際の基板電位が設定電位の上か下
かを検出するようにしたことにより、外部電源電圧が変
動しても、その電圧変動の影響をあまり受けないで基板
電位発生器の動作を制御できるので、基板電位を外部電
源電圧の変動に拘らず設定電位に保持できる効果を奏す
る。(Effects of the Invention) As described above, according to the semiconductor device of the present invention,
Even if the external power supply voltage fluctuates, by generating an internal voltage with little dependency on the external power supply voltage and detecting whether the actual substrate potential is above or below the set potential based on this internal voltage, Since the operation of the substrate potential generator can be controlled without being greatly affected by the voltage fluctuation, the substrate potential can be held at the set potential regardless of the fluctuation of the external power supply voltage.
第１図は本発明の第１の実施例を示す半導体装置の回路
ブロック図、第２図は第２の実施例を示す半導体装置の
回路ブロック図、第３図は第３の実施例を示す半導体装
置の回路ブロック図、第４図は従来の基板電位検出器を
示す電気回路図である。 Qp11,Qp12……ｐ型MOSトランジスタ、Qn11,Qn12……ｎ
型MOSトランジスタ、2,2′……内部降圧器、3,3′,3″
……基準電圧発生器、4,4′,4″……供給器、5,5′,5″
……差動増幅器、6,6′,6″……出力回路部、８……基
板電位発生器、9,9′,9″……基板電位検出器、11,21,3
1……内部電位、13,23,33……基板電位検出信号、14,2
4,34……基板電位、16,26,36……接地電位。FIG. 1 is a circuit block diagram of a semiconductor device showing a first embodiment of the present invention, FIG. 2 is a circuit block diagram of a semiconductor device showing a second embodiment, and FIG. 3 is a third embodiment. FIG. 4 is a circuit block diagram of a semiconductor device, and FIG. 4 is an electric circuit diagram showing a conventional substrate potential detector. Qp11, Qp12 ... p-type MOS transistor, Qn11, Qn12 ... n
Type MOS transistor, 2,2 '... Internal step-down converter, 3,3', 3 "
...... Reference voltage generator, 4,4 ′, 4 ″ …… Supplier, 5,5 ′, 5 ″
...... Differential amplifier, 6,6 ′, 6 ″ …… Output circuit part, 8 …… Board potential generator, 9,9 ′, 9 ″ …… Board potential detector, 11,21,3
1 …… Internal potential, 13,23,33 …… Substrate potential detection signal, 14,2
4,34 …… Board potential, 16,26,36 …… Ground potential.
Claims (4)
少ない内部電圧を発生させる内部電圧発生器と、 該内部電圧発生器により発生させた内部電圧と実際の基
板電位とに基いて前記基板電位発生器により発生した基
板電位が設定電位の上か下かを検出する基板電位検出器
とを備え、 前記基板電位発生器は、前記基板電位検出器の出力によ
り制御される ことを特徴とする半導体装置。1. A substrate potential generator for generating a substrate potential, an internal voltage generator for generating an internal voltage having less dependence of an external power supply voltage within at least an operating voltage of a DRAM, and an internal voltage generator for generating the internal voltage. A substrate potential detector that detects whether the substrate potential generated by the substrate potential generator is above or below a set potential based on the internal voltage and the actual substrate potential, and the substrate potential generator is the substrate A semiconductor device characterized by being controlled by the output of a potential detector.
部電圧を発生させる供給器よりなる ことを特徴とする請求項（２）記載の半導体装置。3. The internal voltage down converter comprises a reference voltage generator and a supply device for generating an internal voltage based on the reference voltage generated by the reference voltage generator. Semiconductor device.
ジスタと第３のMOSトランジスタとの直列接続からなる
第１の直列体と、 第４のMOSトランジスタとゲート，ドレイン間を短絡し
た第５のMOSトランジスタとの直列接続からなる第２の
直列体とを、 電源電圧と接地電位間に各々並列に接続し、 前記第２のMOSトランジスタのゲートと前記第４のMOSト
ランジスタのゲートとの間、及び前記第３のMOSトラン
ジスタのゲートと前記第４のMOSトランジスタのドレイ
ンとの間を各々短絡し、 かつ前記第３のMOSトランジスタ又は前記第４のMOSトラ
ンジスタのソース，ドレイン間に、ゲート，ドレイン間
を短絡した第６のMOSトランジスタを接続した 構成よりなることを特徴とする請求項（１）記載の半導
体装置。4. An internal voltage generator comprises: a first series body composed of a series connection of first and second MOS transistors having a gate and a drain short-circuited and a third MOS transistor; and a fourth MOS transistor. And a second series body including a fifth MOS transistor in which a gate and a drain are short-circuited and connected in series between a power supply voltage and a ground potential, and a gate of the second MOS transistor and the second MOS transistor. Short-circuiting between the gate of the fourth MOS transistor and the gate of the third MOS transistor and the drain of the fourth MOS transistor, and the third MOS transistor or the fourth MOS The semiconductor device according to claim 1, wherein a sixth MOS transistor having a gate and a drain short-circuited is connected between the source and the drain of the transistor.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2146542A JP2682725B2 (en) | 1990-06-04 | 1990-06-04 | Semiconductor device |
| KR1019910009202A KR950008447B1 (en) | 1990-06-04 | 1991-06-04 | Substrate potential generator |
| US07/709,961 US5341035A (en) | 1990-06-04 | 1991-06-04 | Substrate potential generator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2146542A JP2682725B2 (en) | 1990-06-04 | 1990-06-04 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0438791A JPH0438791A (en) | 1992-02-07 |
| JP2682725B2 true JP2682725B2 (en) | 1997-11-26 |
Family
ID=15410011
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2146542A Expired - Lifetime JP2682725B2 (en) | 1990-06-04 | 1990-06-04 | Semiconductor device |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2682725B2 (en) |
| KR (1) | KR950008447B1 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08272467A (en) * | 1995-03-31 | 1996-10-18 | Mitsubishi Electric Corp | Substrate electric potential generation circuit |
| JP2924949B2 (en) * | 1996-04-15 | 1999-07-26 | 日本電気株式会社 | Semiconductor integrated circuit device |
| JP3718106B2 (en) | 2000-05-22 | 2005-11-16 | 松下電器産業株式会社 | Semiconductor integrated circuit |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS595320A (en) * | 1982-06-30 | 1984-01-12 | Mitsubishi Electric Corp | On-chip electric power supply generating circuit |
| JPH01296491A (en) * | 1988-05-25 | 1989-11-29 | Hitachi Ltd | Reference voltage generating circuit |
-
1990
- 1990-06-04 JP JP2146542A patent/JP2682725B2/en not_active Expired - Lifetime
-
1991
- 1991-06-04 KR KR1019910009202A patent/KR950008447B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR920001855A (en) | 1992-01-30 |
| KR950008447B1 (en) | 1995-07-31 |
| JPH0438791A (en) | 1992-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5649857B2 (en) | Regulator circuit | |
| US7728574B2 (en) | Reference circuit with start-up control, generator, device, system and method including same | |
| KR940010419B1 (en) | Semiconductor integrated circuit | |
| US9728232B2 (en) | System and method for automatic detection of power up for a dual-rail circuit | |
| CN108536211B (en) | Voltage regulator | |
| JP5969221B2 (en) | Voltage regulator | |
| US8125846B2 (en) | Internal voltage generating circuit of semiconductor memory device | |
| JPH04351791A (en) | Data input buffer for semiconductor memory device | |
| KR102359756B1 (en) | Reference voltage generation | |
| KR101056737B1 (en) | Device that generates internal power voltage | |
| JPH05101658A (en) | Dynamic random access memory device | |
| KR100904423B1 (en) | Semiconductor memory device | |
| KR100803363B1 (en) | Circuit for generating voltage of semiconductor memory apparatus | |
| US10382033B2 (en) | Stress tolerant power supply voltage detector circuit operable over a wide range of power supply voltages | |
| JP3517493B2 (en) | Internal step-down circuit | |
| JP2682725B2 (en) | Semiconductor device | |
| KR20060075064A (en) | Semiconductor memory device | |
| US20070146023A1 (en) | Reset signal generating circuit and semiconductor integrated circuit device | |
| US8581560B2 (en) | Voltage regulator circuit for generating a supply voltage in different modes | |
| US20140028276A1 (en) | Internal voltage generator having immunity to ground bouncing | |
| JP4166014B2 (en) | High voltage sensor | |
| KR100728557B1 (en) | Input Buffer for Semiconductor Memory Apparatus | |
| JP6038100B2 (en) | Semiconductor integrated circuit | |
| JP2012143030A (en) | Electronic circuit | |
| KR0183874B1 (en) | Vint generation circuit of semiconductor memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070808 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080808 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080808 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090808 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090808 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100808 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term |