JP2678511B2 - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージInfo
- Publication number
- JP2678511B2 JP2678511B2 JP33915489A JP33915489A JP2678511B2 JP 2678511 B2 JP2678511 B2 JP 2678511B2 JP 33915489 A JP33915489 A JP 33915489A JP 33915489 A JP33915489 A JP 33915489A JP 2678511 B2 JP2678511 B2 JP 2678511B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- package
- insulating substrate
- metallized layer
- rectangular cavity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は半導体集積回路素子を収容するセラミックパ
ッケージ等に用いられる半導体素子収納用パッケージの
改良に関するものである。
ッケージ等に用いられる半導体素子収納用パッケージの
改良に関するものである。
［従来の技術］ 従来、半導体素子、特に半導体集積回路素子を収容す
るためのセラミックパッケージ等に用いられる半導体素
子収納用パッケージは、例えばチップキャリア等のリー
ドレスのパッケージは、第４図に示すようにアルミナ
（Al2O3）セラミックス等の電気絶縁材料から成り、絶
縁基体21の略中央部に、底面にメタライズ層25が被着形
成された半導体素子を収容するための矩形状のキャビテ
ィ24を有し、かつ外周部底面から側面の中間に至る凹部
30の内周面に半導体素子を外部電気回路に接続するため
のタングステン（Ｗ）、モリブデン（Mo）等の金属粉末
から成るメタライズ層31を被着形成した絶縁基体21と蓋
体22から構成されており、絶縁基体11の矩形状のキャビ
ティ24底面に設けたメタライズ層25上に半導体素子23を
取着固定するとともに該半導体素子23の各電極をワイヤ
27を介しメタライズ層26に電気的に接続し、しかる後、
絶縁基体21の上面に蓋体22を接着材を介し接合させ、内
部に半導体素子を気密に封止することによって最終製品
としての半導体装置が完成する。
るためのセラミックパッケージ等に用いられる半導体素
子収納用パッケージは、例えばチップキャリア等のリー
ドレスのパッケージは、第４図に示すようにアルミナ
（Al2O3）セラミックス等の電気絶縁材料から成り、絶
縁基体21の略中央部に、底面にメタライズ層25が被着形
成された半導体素子を収容するための矩形状のキャビテ
ィ24を有し、かつ外周部底面から側面の中間に至る凹部
30の内周面に半導体素子を外部電気回路に接続するため
のタングステン（Ｗ）、モリブデン（Mo）等の金属粉末
から成るメタライズ層31を被着形成した絶縁基体21と蓋
体22から構成されており、絶縁基体11の矩形状のキャビ
ティ24底面に設けたメタライズ層25上に半導体素子23を
取着固定するとともに該半導体素子23の各電極をワイヤ
27を介しメタライズ層26に電気的に接続し、しかる後、
絶縁基体21の上面に蓋体22を接着材を介し接合させ、内
部に半導体素子を気密に封止することによって最終製品
としての半導体装置が完成する。
尚、この従来の半導体素子収納用パッケージは絶縁基
体11の矩形状のキャビティ24底面に設けたメタライズ層
25に半導体素子23を取着固定するために、またメタライ
ズ層31を外部電気回路にロウ付けする際、そのロウ付け
強度を上げ電気的接続を良好ならしめ、かつメタライズ
層が酸化腐食するのを有効に防止するため、メタライズ
層25、26及び31の外表面にはロウ材と接合性が良く、耐
食性に優れた金（Au）及びニッケル（Ni）等がメッキに
より層着されている。
体11の矩形状のキャビティ24底面に設けたメタライズ層
25に半導体素子23を取着固定するために、またメタライ
ズ層31を外部電気回路にロウ付けする際、そのロウ付け
強度を上げ電気的接続を良好ならしめ、かつメタライズ
層が酸化腐食するのを有効に防止するため、メタライズ
層25、26及び31の外表面にはロウ材と接合性が良く、耐
食性に優れた金（Au）及びニッケル（Ni）等がメッキに
より層着されている。
［発明が解決しようとする課題］ しかし乍ら、この従来の半導体素子収納用パッケージ
は、近年の電子機器の小型化に伴い高集積化された半導
体素子が大型化する反面、絶縁基体の形状が小さくなっ
てきていることから、前記半導体素子を絶縁基体の矩形
状のキャビティ底面に設けたメタライズ層上にロウ材を
介し取着固定する際に絶縁基体と半導体素子の熱膨張係
数の相違により発生する熱応力が、前記絶縁基体の外周
部底面から側面の中間に至るまでに設けられた凹部の最
上部外周縁を破壊源として、前記矩形状のキャビティ底
面に至るクラックや割れを生じさせ、その結果、半導体
素子収納用パッケージの内部に収容した半導体素子の気
密封止が破れ、該半導体素子を長期間にわたり正常に、
かつ安定して作動させることが困難であった。
は、近年の電子機器の小型化に伴い高集積化された半導
体素子が大型化する反面、絶縁基体の形状が小さくなっ
てきていることから、前記半導体素子を絶縁基体の矩形
状のキャビティ底面に設けたメタライズ層上にロウ材を
介し取着固定する際に絶縁基体と半導体素子の熱膨張係
数の相違により発生する熱応力が、前記絶縁基体の外周
部底面から側面の中間に至るまでに設けられた凹部の最
上部外周縁を破壊源として、前記矩形状のキャビティ底
面に至るクラックや割れを生じさせ、その結果、半導体
素子収納用パッケージの内部に収容した半導体素子の気
密封止が破れ、該半導体素子を長期間にわたり正常に、
かつ安定して作動させることが困難であった。
［発明の目的］ 本発明は上記欠点に鑑み開発されたもので、その目的
は絶縁基体の矩形状のキャビティに半導体素子を取着固
定する際、絶縁基体にクラックや割れが発生することな
く、半導体素子収納用パッケージの内部に半導体素子を
気密に封止し、該半導体素子を長期間にわたり正常にか
つ安定して作動させることができる半導体素子収納用パ
ッケージを提供することにある。
は絶縁基体の矩形状のキャビティに半導体素子を取着固
定する際、絶縁基体にクラックや割れが発生することな
く、半導体素子収納用パッケージの内部に半導体素子を
気密に封止し、該半導体素子を長期間にわたり正常にか
つ安定して作動させることができる半導体素子収納用パ
ッケージを提供することにある。
［課題を解決するための手段］ 本発明は複数のセラミックシートを積層し、略中央部
にメタライズ層を有する矩形状のキャビティを設けた絶
縁基体と蓋体とから成る半導体素子収納用パッケージに
おいて、前記絶縁基体の外周部底面から側面の中間に至
る凹部内周面に設けたメタライズ層の最上部外周縁を絶
縁基体内に埋設するとともに該埋設部の厚さｔと埋設長
さｌが、 ｔ×ｌ≧1000 但しｔ、ｌはμｍを表し 10≦ｔ≦35 50≦１ を満足することを特徴とするものである。
にメタライズ層を有する矩形状のキャビティを設けた絶
縁基体と蓋体とから成る半導体素子収納用パッケージに
おいて、前記絶縁基体の外周部底面から側面の中間に至
る凹部内周面に設けたメタライズ層の最上部外周縁を絶
縁基体内に埋設するとともに該埋設部の厚さｔと埋設長
さｌが、 ｔ×ｌ≧1000 但しｔ、ｌはμｍを表し 10≦ｔ≦35 50≦１ を満足することを特徴とするものである。
［実施例〕 次に本発明に係る半導体素子収納用パッケージをリー
ドレスの半導体素子収納用パッケージであるチップキャ
リアを例に採って詳細に説明する。
ドレスの半導体素子収納用パッケージであるチップキャ
リアを例に採って詳細に説明する。
第１図は本発明に係る半導体素子収納用パッケージの
一実施例を示す斜視図であり、第２図は第１図の一部を
破断した要部斜視図である。
一実施例を示す斜視図であり、第２図は第１図の一部を
破断した要部斜視図である。
第１図及び第２図において、１はアルミナセラミック
等の電気絶縁材料から成る絶縁基体、２は蓋体であり、
該絶縁基体１と蓋体２とで半導体素子を収容するための
容器を構成する。
等の電気絶縁材料から成る絶縁基体、２は蓋体であり、
該絶縁基体１と蓋体２とで半導体素子を収容するための
容器を構成する。
前記絶縁基体１はその上面略中央部に半導体素子３を
収容するための空所を形成する段状部14かつ矩形状のキ
ャビティ４を有しており、該矩形状のキャビティ４底面
にはメタライズ層５が被着形成されている。該メタライ
ズ層５上には半導体素子３がロウ材を介し取着され、固
定される。
収容するための空所を形成する段状部14かつ矩形状のキ
ャビティ４を有しており、該矩形状のキャビティ４底面
にはメタライズ層５が被着形成されている。該メタライ
ズ層５上には半導体素子３がロウ材を介し取着され、固
定される。
また、前記絶縁基体１の矩形状のキャビティ４の段状
部14上面にはメタライズ層から成る複数の配線導体６が
形成されており、該配線導体６には半導体素子３の電極
がワイヤ７を介し電気的に接続される。次に、絶縁基体
１の外周部底面８から側面９の中間に至る凹部10の内周
面に設けたメタライズ層11の基体１底面部は外部電気回
路の配線導体に半田等のロウ材を介しロウ付けされる。
部14上面にはメタライズ層から成る複数の配線導体６が
形成されており、該配線導体６には半導体素子３の電極
がワイヤ７を介し電気的に接続される。次に、絶縁基体
１の外周部底面８から側面９の中間に至る凹部10の内周
面に設けたメタライズ層11の基体１底面部は外部電気回
路の配線導体に半田等のロウ材を介しロウ付けされる。
前記絶縁基体１、メタライズ層５、11及び配線導体６
は表面に金属ペーストを印刷塗布した未焼成セラミック
シートを複数枚積層するとともに水素、窒素混合ガスの
還元性雰囲気中、約1100乃至1600℃の温度で焼成するこ
とによって形成される。
は表面に金属ペーストを印刷塗布した未焼成セラミック
シートを複数枚積層するとともに水素、窒素混合ガスの
還元性雰囲気中、約1100乃至1600℃の温度で焼成するこ
とによって形成される。
また、前記未焼成セラミックシートはアルミナ（Al2O
3）、シリカ（SiO2）等のセラミック原料粉末に適当な
溶剤、溶媒を添加混合して泥漿物を作り、これを従来周
知のドクターブレード法によりシート状となすことによ
って形成される。更に、前記未焼成セラミックシートに
は複数の区画に区分する如く従来周知の打ち抜き加工法
により多数の貫通孔を配列形成し、大面積の未焼成セラ
ミックシートを所望する半導体素子収納用パッケージに
対応した形状の複数の区画に区分するとともに、前記貫
通孔は絶縁基体底面部を外部電気回路の配線導体に電気
的に接続する際のメタライズ層を引き回す通路として使
用する。
3）、シリカ（SiO2）等のセラミック原料粉末に適当な
溶剤、溶媒を添加混合して泥漿物を作り、これを従来周
知のドクターブレード法によりシート状となすことによ
って形成される。更に、前記未焼成セラミックシートに
は複数の区画に区分する如く従来周知の打ち抜き加工法
により多数の貫通孔を配列形成し、大面積の未焼成セラ
ミックシートを所望する半導体素子収納用パッケージに
対応した形状の複数の区画に区分するとともに、前記貫
通孔は絶縁基体底面部を外部電気回路の配線導体に電気
的に接続する際のメタライズ層を引き回す通路として使
用する。
同様にして、半導体素子を収容する矩形状のキャビテ
ィも従来周知の打ち抜き加工法により形成する。
ィも従来周知の打ち抜き加工法により形成する。
また、金属ペーストはタングステン（Ｗ）、モリブデ
ン（Mo）等の高融点金属粉末に適当な溶剤、溶媒を添加
混合して作製し、未焼成セラミックシートの表面及び前
記貫通孔の内周面から上下面には従来周知のスクリーン
印刷等の厚膜手法により印刷塗布する。
ン（Mo）等の高融点金属粉末に適当な溶剤、溶媒を添加
混合して作製し、未焼成セラミックシートの表面及び前
記貫通孔の内周面から上下面には従来周知のスクリーン
印刷等の厚膜手法により印刷塗布する。
最終的に前記絶縁基体は焼成したセラミック体を貫通
孔の配列による区分に沿って切断分離し、個々の半導体
素子収納用パッケージとして作製される。
孔の配列による区分に沿って切断分離し、個々の半導体
素子収納用パッケージとして作製される。
前記半導体素子収納用パッケージは、未焼成セラミッ
クグリーンシートに金属ペーストを印刷塗布し、メタラ
イズ層11の最上部外周縁13を絶縁基体１内に埋設して焼
成することから、絶縁基体１のセラミックとメタライズ
層11のモリブデン、タングステン等とは両者間にその熱
膨張係数の相違に起因する応力が発生し、これが絶縁基
体１内に埋設されたメタライズ層11に圧縮応力として内
在する。その結果、前記絶縁基体の外周部に設けた凹部
10の最上部外周縁13付近を前記圧縮応力が強化するよう
に作用し、半導体素子３を絶縁基体１の矩形状のキャビ
ティ４底面に設けたメタライズ層５上にロウ材を介し取
着固定する際に発生する熱応力を相殺することとなる。
クグリーンシートに金属ペーストを印刷塗布し、メタラ
イズ層11の最上部外周縁13を絶縁基体１内に埋設して焼
成することから、絶縁基体１のセラミックとメタライズ
層11のモリブデン、タングステン等とは両者間にその熱
膨張係数の相違に起因する応力が発生し、これが絶縁基
体１内に埋設されたメタライズ層11に圧縮応力として内
在する。その結果、前記絶縁基体の外周部に設けた凹部
10の最上部外周縁13付近を前記圧縮応力が強化するよう
に作用し、半導体素子３を絶縁基体１の矩形状のキャビ
ティ４底面に設けたメタライズ層５上にロウ材を介し取
着固定する際に発生する熱応力を相殺することとなる。
尚、前記絶縁基体１内に埋没するメタライズ層11の埋
設部12の厚さｔが10μｍ未満であると前記絶縁基体の強
化が不十分となり、前記凹部10最上部外周縁13付近を起
点とするクラックや割れを発生してしまい、また埋設部
12の厚さｔが35μｍを越えるとメタライズ層11の最上部
外周縁13とセラミックとの間に積層不良が発生し、絶縁
基体１に気密不良を生じることから、埋設するメタライ
ズ層11の埋設部12の厚さｔは10乃至35μｍの範囲に特定
される。
設部12の厚さｔが10μｍ未満であると前記絶縁基体の強
化が不十分となり、前記凹部10最上部外周縁13付近を起
点とするクラックや割れを発生してしまい、また埋設部
12の厚さｔが35μｍを越えるとメタライズ層11の最上部
外周縁13とセラミックとの間に積層不良が発生し、絶縁
基体１に気密不良を生じることから、埋設するメタライ
ズ層11の埋設部12の厚さｔは10乃至35μｍの範囲に特定
される。
また、前記メタライズ層11の埋設長さｌが50μｍ未満
では絶縁基体の強化が不十分となり、前記同様にクラッ
クや割れを発生してしまう。但し、前記埋設長さｌは互
いに隣接する各種配線導体とは少なくとも110μｍ以
上、離間させないと短絡を生じる恐れがある。
では絶縁基体の強化が不十分となり、前記同様にクラッ
クや割れを発生してしまう。但し、前記埋設長さｌは互
いに隣接する各種配線導体とは少なくとも110μｍ以
上、離間させないと短絡を生じる恐れがある。
半導体素子３を収容した絶縁基体１の上面には蓋体２
が接着剤、ガラス、ロウ材等により接合され、内部に半
導体素子３を気密に封止する。
が接着剤、ガラス、ロウ材等により接合され、内部に半
導体素子３を気密に封止する。
第３図は本発明に係わる半導体素子収納用パッケージ
の他の実施例で、貫通孔のない未焼成セラミックシート
の裏面に、該未焼成セラミックシートの直下に積層され
る他の未焼成セラミックシートに穿設された貫通孔に対
応するように、所定の厚さと直径を有する円形のメタラ
イズ層を厚膜形成し積層した後、焼成し、絶縁基体１中
に所定の厚みｔと長さｌのメタライズ層11を埋設したも
のである。
の他の実施例で、貫通孔のない未焼成セラミックシート
の裏面に、該未焼成セラミックシートの直下に積層され
る他の未焼成セラミックシートに穿設された貫通孔に対
応するように、所定の厚さと直径を有する円形のメタラ
イズ層を厚膜形成し積層した後、焼成し、絶縁基体１中
に所定の厚みｔと長さｌのメタライズ層11を埋設したも
のである。
（実施例） アルミナ（Al2O3）を主体とするセラミックスから成
る未焼成セラミックシートに打ち抜き加工により矩形状
のキャビティと多数の貫通孔を配列形成し、タングステ
ン（Ｗ）の粉末を主成分とする金属ペーストを前記貫通
孔の内周面に被着させるとともに、前記貫通孔の外周に
所定の厚さｔと所定寸法から成る埋設長さｌとを有する
リング状のパターンを各種形成し、これを積層するとと
も約1500℃の温度で焼成して第１図及び第２図に示す様
なメタライズ層を被着形成した絶縁基体を作製する。
る未焼成セラミックシートに打ち抜き加工により矩形状
のキャビティと多数の貫通孔を配列形成し、タングステ
ン（Ｗ）の粉末を主成分とする金属ペーストを前記貫通
孔の内周面に被着させるとともに、前記貫通孔の外周に
所定の厚さｔと所定寸法から成る埋設長さｌとを有する
リング状のパターンを各種形成し、これを積層するとと
も約1500℃の温度で焼成して第１図及び第２図に示す様
なメタライズ層を被着形成した絶縁基体を作製する。
次に前記絶縁基体のメタライズ層上に金−シリコン
（Au−Si）から成るロウ材及びシリコン半導体素子を載
置するとともにこれを約450℃に設定されたヒーターブ
ロック上に置き、ロウ材を加熱溶融させて半導体素子を
メタライズ層上にロウ付けする。
（Au−Si）から成るロウ材及びシリコン半導体素子を載
置するとともにこれを約450℃に設定されたヒーターブ
ロック上に置き、ロウ材を加熱溶融させて半導体素子を
メタライズ層上にロウ付けする。
尚、前記絶縁基体に設けたメタライズ層の外表面には
該メタライズ層と半導体素子との接合を良好とするため
にニッケル（Ni）及び金（Au）をメッキにより層着し
た。
該メタライズ層と半導体素子との接合を良好とするため
にニッケル（Ni）及び金（Au）をメッキにより層着し
た。
そして次に前記絶縁基体の上面にコバール（Fe−Ni−
Co合金）から成る金属製蓋体を接着材を介し接着しパッ
ケージの内部を気密に封止する。
Co合金）から成る金属製蓋体を接着材を介し接着しパッ
ケージの内部を気密に封止する。
かくの如くして得た評価試料各100個を用いて０℃〜1
00℃の温度サイクルを200サイクル印加した後、前記評
価試料の気密性をヘリウムリークディテクターで検査し
た。その結果を第１表に示す。尚、表中の○印は全数気
密が保たれたもの、×印は一個でも気密が破れたものを
示す。
00℃の温度サイクルを200サイクル印加した後、前記評
価試料の気密性をヘリウムリークディテクターで検査し
た。その結果を第１表に示す。尚、表中の○印は全数気
密が保たれたもの、×印は一個でも気密が破れたものを
示す。
第１表から明らかなように、絶縁基体内に埋設したメ
タライズ層の最上部外周縁の埋設部の厚さｔが10μｍ未
満、または埋設長さｌが50μｍ未満であるもの（試料番
号１、２、３、13、17、21、25）、あるいはｔ×１が10
00未満のもの（試料番号２、４、８、13、17、21）、あ
るいは前記埋設部の厚さｔが35μｍを越えるもの（試料
番号29）はいずれも気密不良を発生しているのに対し、
本発明の半導体素子収納用パッケージではいずれも有効
に気密封止することができる。
タライズ層の最上部外周縁の埋設部の厚さｔが10μｍ未
満、または埋設長さｌが50μｍ未満であるもの（試料番
号１、２、３、13、17、21、25）、あるいはｔ×１が10
00未満のもの（試料番号２、４、８、13、17、21）、あ
るいは前記埋設部の厚さｔが35μｍを越えるもの（試料
番号29）はいずれも気密不良を発生しているのに対し、
本発明の半導体素子収納用パッケージではいずれも有効
に気密封止することができる。
［発明の効果］ 本発明の半導体素子収納用パッケージによれば絶縁基
体の矩形状のキャビティに半導体素子を取着固定する
際、絶縁基体にクラックや割れの発生を皆無となし、半
導体素子収納用パッケージの内部で半導体素子を長期間
にわたり正常にかつ安定して作動させることができる。
体の矩形状のキャビティに半導体素子を取着固定する
際、絶縁基体にクラックや割れの発生を皆無となし、半
導体素子収納用パッケージの内部で半導体素子を長期間
にわたり正常にかつ安定して作動させることができる。
第１図は本発明に係る半導体素子収納用パッケージの一
実施例を示す斜視図、第２図は第１図の一部を破断した
要部斜視図、第３図は本発明に係る半導体素子収納用パ
ッケージの他の実施例の一部を破断した要部斜視図、第
４図は従来の半導体素子収納用パッケージを示す斜視図
である。 １……絶縁基体 ２……蓋体 ４……矩形状のキャビティ ５、11……メタライズ層 ８……底面 ９……側面 10……凹部 12……埋設部 13……最上部外周縁 ｔ……厚さ ｌ……埋設長さ
実施例を示す斜視図、第２図は第１図の一部を破断した
要部斜視図、第３図は本発明に係る半導体素子収納用パ
ッケージの他の実施例の一部を破断した要部斜視図、第
４図は従来の半導体素子収納用パッケージを示す斜視図
である。 １……絶縁基体 ２……蓋体 ４……矩形状のキャビティ ５、11……メタライズ層 ８……底面 ９……側面 10……凹部 12……埋設部 13……最上部外周縁 ｔ……厚さ ｌ……埋設長さ
Claims (1)
- 【請求項１】複数のセラミックシートを積層し、略中央
部にメタライズ層を有する矩形状のキャビティを設けた
絶縁基体と蓋体とから成る半導体素子収納用パッケージ
において、前記絶縁基体の外周部底面から側面の中間に
至る凹部内周面に設けたメタライズ層の最上部外周縁を
絶縁基体内に埋設するとともに該埋設部の厚さｔと埋設
長さｌが、 ｔ×ｌ≧1000 但しｔ、ｌはμｍを表わし 10≦ｔ≦35 50≦１ を満足することを特徴とする半導体素子収納用パッケー
ジ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33915489A JP2678511B2 (ja) | 1989-12-26 | 1989-12-26 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33915489A JP2678511B2 (ja) | 1989-12-26 | 1989-12-26 | 半導体素子収納用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03196664A JPH03196664A (ja) | 1991-08-28 |
| JP2678511B2 true JP2678511B2 (ja) | 1997-11-17 |
Family
ID=18324751
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33915489A Expired - Fee Related JP2678511B2 (ja) | 1989-12-26 | 1989-12-26 | 半導体素子収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2678511B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001223286A (ja) * | 2000-02-10 | 2001-08-17 | New Japan Radio Co Ltd | リードレスチップキャリア用基板及びリードレスチップキャリア |
| JP2004006445A (ja) * | 2001-05-31 | 2004-01-08 | Ngk Spark Plug Co Ltd | 電子部品及びそれを用いた移動体通信装置 |
| JP6224473B2 (ja) * | 2014-02-03 | 2017-11-01 | 京セラ株式会社 | 配線基板、電子装置および電子モジュール |
| JP6166194B2 (ja) * | 2014-02-21 | 2017-07-19 | 京セラ株式会社 | 配線基板、電子装置および電子モジュール |
| US11152294B2 (en) * | 2018-04-09 | 2021-10-19 | Corning Incorporated | Hermetic metallized via with improved reliability |
| JP7492969B2 (ja) | 2019-02-21 | 2024-05-30 | コーニング インコーポレイテッド | 銅金属化貫通孔を有するガラスまたはガラスセラミック物品およびその製造方法 |
-
1989
- 1989-12-26 JP JP33915489A patent/JP2678511B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03196664A (ja) | 1991-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2678511B2 (ja) | 半導体素子収納用パッケージ | |
| JPH05144956A (ja) | 半導体素子収納用パツケージ | |
| JP2631397B2 (ja) | 半導体素子収納用パッケージ | |
| JP2514094Y2 (ja) | 半導体素子収納用パッケ―ジ | |
| JP3464138B2 (ja) | 電子部品収納用パッケージ | |
| JPH05160284A (ja) | 半導体素子収納用パッケージ | |
| JP2866962B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP3406710B2 (ja) | 半導体素子収納用パッケージ | |
| JP3426741B2 (ja) | 半導体素子収納用パッケージ | |
| JP2750232B2 (ja) | 電子部品収納用パッケージ | |
| JP2746813B2 (ja) | 半導体素子収納用パッケージ | |
| JP2948990B2 (ja) | 半導体素子収納用パッケージ | |
| JP3464137B2 (ja) | 電子部品収納用パッケージ | |
| JPH08316352A (ja) | 半導体素子収納用パッケージ | |
| JP3464136B2 (ja) | 電子部品収納用パッケージ | |
| JPH08115990A (ja) | 半導体素子収納用パッケージ | |
| JP2710893B2 (ja) | リード付き電子部品 | |
| JPH08125049A (ja) | 半導体素子収納用パッケージ | |
| JPH0669364A (ja) | 半導体素子収納用パッケージ | |
| JP3176246B2 (ja) | 半導体素子収納用パッケージ | |
| JP3323010B2 (ja) | 半導体素子収納用パッケージ | |
| JP2784129B2 (ja) | 半導体素子収納用パッケージ | |
| JP2717727B2 (ja) | 半導体素子収納用パッケージ | |
| JPH1167950A (ja) | 電子部品収納用パッケージ | |
| JPH05160283A (ja) | 半導体素子収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080801 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |