JP2677167B2 - 駆動回路内蔵型液晶表示装置の製造方法 - Google Patents
駆動回路内蔵型液晶表示装置の製造方法Info
- Publication number
- JP2677167B2 JP2677167B2 JP19315893A JP19315893A JP2677167B2 JP 2677167 B2 JP2677167 B2 JP 2677167B2 JP 19315893 A JP19315893 A JP 19315893A JP 19315893 A JP19315893 A JP 19315893A JP 2677167 B2 JP2677167 B2 JP 2677167B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- drive circuit
- liquid crystal
- crystal display
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 35
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 25
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 13
- 239000010408 film Substances 0.000 description 20
- 229910052739 hydrogen Inorganic materials 0.000 description 20
- 239000001257 hydrogen Substances 0.000 description 20
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 18
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 12
- 229910052782 aluminium Inorganic materials 0.000 description 12
- 230000015556 catabolic process Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 239000010410 layer Substances 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- -1 hydrogen ions Chemical class 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- TXKMVPPZCYKFAC-UHFFFAOYSA-N disulfur monoxide Inorganic materials O=S=S TXKMVPPZCYKFAC-UHFFFAOYSA-N 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000005984 hydrogenation reaction Methods 0.000 description 1
- 230000009545 invasion Effects 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- XTQHKBHJIVJGKJ-UHFFFAOYSA-N sulfur monoxide Chemical compound S=O XTQHKBHJIVJGKJ-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13454—Drivers integrated on the active matrix substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/945—Special, e.g. metal
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Nonlinear Science (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Plasma & Fusion (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、同一基板上に各画素ご
とにスイッチングトランジスタを有し、該スイッチング
トランジスタを駆動する駆動回路を同一基板上に有す
る、駆動回路内蔵型液晶表示装置の製造方法に関する。
とにスイッチングトランジスタを有し、該スイッチング
トランジスタを駆動する駆動回路を同一基板上に有す
る、駆動回路内蔵型液晶表示装置の製造方法に関する。
【０００２】
【従来の技術】近年、高画質のＡＶ器機、映像ソフトが
各家庭に急速に普及しており、また、ハイビジョンテレ
ビの開発にあいまって、ディスプレイは大画面化、高精
細化指向が強まっている。
各家庭に急速に普及しており、また、ハイビジョンテレ
ビの開発にあいまって、ディスプレイは大画面化、高精
細化指向が強まっている。
【０００３】しかし、従来のＣＲＴ直視型、ＣＲＴ投射
型のテレビは、非常に大きく、重いという欠点があり、
より以上の大画面化、高精細化を妨げている。一方、投
射型液晶ディスプレイは、非常に軽量化、小型化が可能
であり、次世代の映像器機として有望であり、市場は確
実に拡大すると考えられている。
型のテレビは、非常に大きく、重いという欠点があり、
より以上の大画面化、高精細化を妨げている。一方、投
射型液晶ディスプレイは、非常に軽量化、小型化が可能
であり、次世代の映像器機として有望であり、市場は確
実に拡大すると考えられている。
【０００４】投射型液晶ディスプレイは、薄膜トランジ
スタを用いて各画素の液晶を駆動することにより光の透
過を制御するパネルに光を透過させ、スクリ−ン上に映
像を投射するものであり、高画質化には、画素の高密度
化、液晶に印加される電位を維持するために、画素のス
イッチングトランジスタでは、低リ−ク化が進められて
いる。
スタを用いて各画素の液晶を駆動することにより光の透
過を制御するパネルに光を透過させ、スクリ−ン上に映
像を投射するものであり、高画質化には、画素の高密度
化、液晶に印加される電位を維持するために、画素のス
イッチングトランジスタでは、低リ−ク化が進められて
いる。
【０００５】また、製造工程が複雑なため、製造工程の
簡略化が必要であり、その施策の一つに、画素部のスイ
ッチングトランジスタを駆動する回路を同一チップ上の
画素部周辺に同一工程、あるいは、それに準じた工程で
形成することによって一体化し、外ずけのＩＯや、ライ
トバルブとの実装工程を簡略化し、製造コストを低減す
る方法が検討されている。
簡略化が必要であり、その施策の一つに、画素部のスイ
ッチングトランジスタを駆動する回路を同一チップ上の
画素部周辺に同一工程、あるいは、それに準じた工程で
形成することによって一体化し、外ずけのＩＯや、ライ
トバルブとの実装工程を簡略化し、製造コストを低減す
る方法が検討されている。
【０００６】従来の液晶ライトバルブでは、リ−ク電流
を低くする必要から、非晶質シリコン薄膜トランジスタ
がスイッチングトランジスタとして用いられていたが、
駆動回路を同一基板上に内蔵すると、駆動回路を構成す
るトランジスタは、オン電流が高くなければならず、ま
た、画素部トランジスタに関しても、より高いオン電流
が要求されている。
を低くする必要から、非晶質シリコン薄膜トランジスタ
がスイッチングトランジスタとして用いられていたが、
駆動回路を同一基板上に内蔵すると、駆動回路を構成す
るトランジスタは、オン電流が高くなければならず、ま
た、画素部トランジスタに関しても、より高いオン電流
が要求されている。
【０００７】従って、移動度が非晶質シリコンに比べて
２桁程度高い、多結晶シリコンをチャンネル領域とす
る、多結晶シリコン薄膜トランジスタを用いる方法が広
く検討されている。また、更に多結晶シリコン薄膜トラ
ンジスタの特性を向上させるために、レ−ザ−アニ−ル
法、プラズマ水素化等の手法で、多結晶シリコン中のト
ラップ準位を低減させ、移動度、しきい値を向上させる
と共に、オフセットゲ−ト構造を用いることにより、低
リ−ク化、高耐圧化を図っている。
２桁程度高い、多結晶シリコンをチャンネル領域とす
る、多結晶シリコン薄膜トランジスタを用いる方法が広
く検討されている。また、更に多結晶シリコン薄膜トラ
ンジスタの特性を向上させるために、レ−ザ−アニ−ル
法、プラズマ水素化等の手法で、多結晶シリコン中のト
ラップ準位を低減させ、移動度、しきい値を向上させる
と共に、オフセットゲ−ト構造を用いることにより、低
リ−ク化、高耐圧化を図っている。
【０００８】ここで、従来例を図５に基づいて説明す
る。図５は、従来の駆動回路内蔵型液晶表示装置を構成
するトランジスタの形成方法を工程順(工程Ａ〜Ｃ)に示
した縦断面図である。
る。図５は、従来の駆動回路内蔵型液晶表示装置を構成
するトランジスタの形成方法を工程順(工程Ａ〜Ｃ)に示
した縦断面図である。
【０００９】まず、図５工程Ａに示すように、透明な石
英基板（下地透明基板１）上に非晶質シリコンを500℃
程度で堆積した後、窒素雰囲気中で600℃、15時間程度
の熱処理を行うことにより結晶化し、大粒径の多結晶シ
リコンを形成する。この手法により、活性層領域に存在
する結晶粒界を低減し、特性を向上させることができ
る。また、多結晶シリコンを1000℃以上で熱処理するこ
とにより、多結晶シリコンの結晶性を向上させ、これに
よりＴＦＴ特性の向上を図る方法も検討されている。
英基板（下地透明基板１）上に非晶質シリコンを500℃
程度で堆積した後、窒素雰囲気中で600℃、15時間程度
の熱処理を行うことにより結晶化し、大粒径の多結晶シ
リコンを形成する。この手法により、活性層領域に存在
する結晶粒界を低減し、特性を向上させることができ
る。また、多結晶シリコンを1000℃以上で熱処理するこ
とにより、多結晶シリコンの結晶性を向上させ、これに
よりＴＦＴ特性の向上を図る方法も検討されている。
【００１０】その後、上記多結晶シリコンをパタ−ニン
グして活性層部(活性層多結晶シリコン２)を形成し、ゲ
−ト酸化膜をＣＶＤ法で100ｎｍ堆積し、ゲ−ト酸化膜
３とする。ゲ−ト電極４は、多結晶シリコンを200ｎｍ
堆積し、リン拡散した後にパタ−ニングして形成し、酸
化膜をエッチバック後、ＣＶＤ法で酸化膜を30ｎｍ程度
堆積する(図５工程Ａ参照)。
グして活性層部(活性層多結晶シリコン２)を形成し、ゲ
−ト酸化膜をＣＶＤ法で100ｎｍ堆積し、ゲ−ト酸化膜
３とする。ゲ−ト電極４は、多結晶シリコンを200ｎｍ
堆積し、リン拡散した後にパタ−ニングして形成し、酸
化膜をエッチバック後、ＣＶＤ法で酸化膜を30ｎｍ程度
堆積する(図５工程Ａ参照)。
【００１１】次に、図５工程Ｂに示すように、フォトレ
ジストをマスクとして、ソ−ス領域６、ドレイン領域７
に、Ｐ型のトランジスタではボロンを、Ｎ型のトランジ
スタではリンを注入する。この時、画素部スイッチング
トランジスタ及び周辺駆動回路を構成するトランジスタ
に、ドレイン側にイオン注入されないオフセット領域８
を設け、オフセットゲ−ト構造とすることにより、ソ−
ス-ドレイン間耐圧を向上させ、また、リ−ク電流を低
減させることができる。また、オフセット領域８に、Ｎ
型ではリンを、Ｐ型ではボロンを5E12ｃｍ-2注入するLD
D構造とすることにより、さらに駆動回路の特性を向上
できる。なお、図５工程Ｂ中５は、スル−酸化膜であ
る。
ジストをマスクとして、ソ−ス領域６、ドレイン領域７
に、Ｐ型のトランジスタではボロンを、Ｎ型のトランジ
スタではリンを注入する。この時、画素部スイッチング
トランジスタ及び周辺駆動回路を構成するトランジスタ
に、ドレイン側にイオン注入されないオフセット領域８
を設け、オフセットゲ−ト構造とすることにより、ソ−
ス-ドレイン間耐圧を向上させ、また、リ−ク電流を低
減させることができる。また、オフセット領域８に、Ｎ
型ではリンを、Ｐ型ではボロンを5E12ｃｍ-2注入するLD
D構造とすることにより、さらに駆動回路の特性を向上
できる。なお、図５工程Ｂ中５は、スル−酸化膜であ
る。
【００１２】次に、図５工程Ｃに示すように、層間膜９
を400ｎｍ程度堆積し、900℃程度の熱処理で不純物の活
性化、層間膜９のリフロ−を行う。続いて、プラズマエ
ッチングにより画素部、駆動回路トランジスタのソ−ス
領域６、ドレイン領域７にコンタクトを開孔し、アルミ
をスパッタ後、パタ−ニングしてアルミ電極10を形成す
る。なお、図５工程Ｃ中(1)は、駆動回路部のトランジ
スタであり、(2)は、画素部スイッチングトランジスタ
である。
を400ｎｍ程度堆積し、900℃程度の熱処理で不純物の活
性化、層間膜９のリフロ−を行う。続いて、プラズマエ
ッチングにより画素部、駆動回路トランジスタのソ−ス
領域６、ドレイン領域７にコンタクトを開孔し、アルミ
をスパッタ後、パタ−ニングしてアルミ電極10を形成す
る。なお、図５工程Ｃ中(1)は、駆動回路部のトランジ
スタであり、(2)は、画素部スイッチングトランジスタ
である。
【００１３】アルミ電極10形成後、プラズマ水素処理す
ることにより、チャンネル領域のトラップ準位密度を低
減させる。その後、層間膜堆積、平坦化後、デ−タバス
ラインとなる第２アルミ電極を形成後、液晶封入組立工
程を経て、液晶ライトバルブが形成される。
ることにより、チャンネル領域のトラップ準位密度を低
減させる。その後、層間膜堆積、平坦化後、デ−タバス
ラインとなる第２アルミ電極を形成後、液晶封入組立工
程を経て、液晶ライトバルブが形成される。
【００１４】上記従来例のプロセスでは、下地透明基板
１に石英を用いることを前提としているが、この透明基
板１にガラスを用いるいわゆる低温プロセスでは、基板
の耐熱温度が600℃以下であるので、高温でアニ−ルし
て結晶性を向上させることができず、レ−ザ−アニ−ル
により非晶質シリコンを結晶化する方法により、高品質
の多結晶シリコン膜を形成し、トランジスタ特性の向上
を図っている。
１に石英を用いることを前提としているが、この透明基
板１にガラスを用いるいわゆる低温プロセスでは、基板
の耐熱温度が600℃以下であるので、高温でアニ−ルし
て結晶性を向上させることができず、レ−ザ−アニ−ル
により非晶質シリコンを結晶化する方法により、高品質
の多結晶シリコン膜を形成し、トランジスタ特性の向上
を図っている。
【００１５】
【発明が解決しようとする課題】本発明が解決しようと
する課題について、図６(Ａ)〜(Ｃ)を用いて説明する。
図６(Ａ)〜(Ｃ)は、プラズマ水素処理前・後における従
来の駆動回路内蔵型液晶表示装置を構成するトランジス
タの特性を示す図であって、このうち(Ａ)はドレイン電
流−ドレイン電圧特性、(Ｂ)はＮ型トランジスタのドレ
イン電流−ゲ−ト電圧特性、(Ｃ)はＰ型トランジスタの
ドレイン電流−ゲ−ト電圧特性をそれぞれ表した図であ
る。
する課題について、図６(Ａ)〜(Ｃ)を用いて説明する。
図６(Ａ)〜(Ｃ)は、プラズマ水素処理前・後における従
来の駆動回路内蔵型液晶表示装置を構成するトランジス
タの特性を示す図であって、このうち(Ａ)はドレイン電
流−ドレイン電圧特性、(Ｂ)はＮ型トランジスタのドレ
イン電流−ゲ−ト電圧特性、(Ｃ)はＰ型トランジスタの
ドレイン電流−ゲ−ト電圧特性をそれぞれ表した図であ
る。
【００１６】前記従来例で記載したように、多結晶シリ
コンには結晶欠陥、結晶粒界に起因するトラップ準位が
多く存在し、特性低下の原因になっている。そこで、従
来からプラズマ水素処理をすることにより、多結晶シリ
コン膜中のトラップ準位密度を低減させ、特性向上を図
っている。
コンには結晶欠陥、結晶粒界に起因するトラップ準位が
多く存在し、特性低下の原因になっている。そこで、従
来からプラズマ水素処理をすることにより、多結晶シリ
コン膜中のトラップ準位密度を低減させ、特性向上を図
っている。
【００１７】駆動回路のトランジスタでは、移動度の向
上、しきい値の低下に伴い、Ｎ型トランジスタでは、図
６(Ａ)に示す“ドレイン電流−ドレイン電圧特性”から
明らかなように、プラズマ水素処理によりオン電流が40
0μＡから650μＡに向上しているが、ソ−ス−ドレイン
間耐圧は、33Ｖから22Ｖに低下していることが理解でき
る。
上、しきい値の低下に伴い、Ｎ型トランジスタでは、図
６(Ａ)に示す“ドレイン電流−ドレイン電圧特性”から
明らかなように、プラズマ水素処理によりオン電流が40
0μＡから650μＡに向上しているが、ソ−ス−ドレイン
間耐圧は、33Ｖから22Ｖに低下していることが理解でき
る。
【００１８】この傾向は、Ｐ型でも同様である。これ
は、Ｎ型では、ドレイン端で発生した電子−ホ−ル対の
ホ−ルがソ−ス端に蓄積し、ソ−ス側ＰＮ接合を順バイ
アスする寄生バイポ−ラ動作が起こり易くなるためと考
えられる。プラズマ水素処理でトラップ準位が低減する
と、発生したホ−ルが蓄積し易くなり、寄生バイポ−ラ
動作による耐圧低下が顕著になる。また、ゲ−ト長を小
さくすると、オン電流は向上するが、ソ−ス−ドレイン
間耐圧は低下する。
は、Ｎ型では、ドレイン端で発生した電子−ホ−ル対の
ホ−ルがソ−ス端に蓄積し、ソ−ス側ＰＮ接合を順バイ
アスする寄生バイポ−ラ動作が起こり易くなるためと考
えられる。プラズマ水素処理でトラップ準位が低減する
と、発生したホ−ルが蓄積し易くなり、寄生バイポ−ラ
動作による耐圧低下が顕著になる。また、ゲ−ト長を小
さくすると、オン電流は向上するが、ソ−ス−ドレイン
間耐圧は低下する。
【００１９】以上の傾向をまとめると、駆動回路を構成
するトランジスタのドレイン電圧は、画素部トランジス
タに比べて高い電圧が要求されるが、一方で、ライトバ
ルブの面積を小さくするために、周辺駆動回路の占める
面積を小さく、つまり、ゲ−ト長を小さくする必要があ
るので、特に、駆動回路において、耐圧低下の問題が顕
著であるということができる。
するトランジスタのドレイン電圧は、画素部トランジス
タに比べて高い電圧が要求されるが、一方で、ライトバ
ルブの面積を小さくするために、周辺駆動回路の占める
面積を小さく、つまり、ゲ−ト長を小さくする必要があ
るので、特に、駆動回路において、耐圧低下の問題が顕
著であるということができる。
【００２０】また、図６(Ｂ)、(Ｃ)から明らかなよう
に、プラズマ水素処理により活性層の多結晶シリコンの
トラップ準位が低減するため、しきい値が低下し、サブ
スレッショルドスイングが向上する。
に、プラズマ水素処理により活性層の多結晶シリコンの
トラップ準位が低減するため、しきい値が低下し、サブ
スレッショルドスイングが向上する。
【００２１】従来例では、Ｐ型トランジスタがディプリ
−ッション型になる場合を示したが、トランジスタのし
きい値に関しては、チャンネル領域の多結晶シリコン膜
質、ゲ−ト酸化膜の膜質、プロセス条件などの影響を受
けるため、Ｎ型のトランジスタがディプリ−ッション型
になる場合もあり、プラズマ水素処理等によりトラップ
準位が低減すると、しきい値の制御に関しては困難にな
ることがわかる。しかし、画素部のトランジスタは、オ
フ時にはゲ−ト電圧−２Ｖ程度以下であり、回路設計
上、比較的上記したようなディプリ−ッション化の影響
は受けにくいものである。
−ッション型になる場合を示したが、トランジスタのし
きい値に関しては、チャンネル領域の多結晶シリコン膜
質、ゲ−ト酸化膜の膜質、プロセス条件などの影響を受
けるため、Ｎ型のトランジスタがディプリ−ッション型
になる場合もあり、プラズマ水素処理等によりトラップ
準位が低減すると、しきい値の制御に関しては困難にな
ることがわかる。しかし、画素部のトランジスタは、オ
フ時にはゲ−ト電圧−２Ｖ程度以下であり、回路設計
上、比較的上記したようなディプリ−ッション化の影響
は受けにくいものである。
【００２２】以上をまとめると、画素部トランジスタの
リ−ク電流を低減させるため、駆動回路一体型の基板を
プラズマ水素処理等の手法を用いてＴＦＴ特性を向上さ
せると、駆動電圧の比較的高い駆動回路を構成するトラ
ンジスタでは、ソ−ス−ドレイン間耐圧が低下して、ゲ
−ト長の小さいトランジスタは用いることが困難なた
め、オン電流に関しては、トラップ準位低減による移動
度向上、しきい値低下の効果が相殺されること、また、
トランジスタの寸法が大きくなり、トランジスタの占有
面積が大きくなり、ライトバルブのサイズの縮小の要求
には反する。
リ−ク電流を低減させるため、駆動回路一体型の基板を
プラズマ水素処理等の手法を用いてＴＦＴ特性を向上さ
せると、駆動電圧の比較的高い駆動回路を構成するトラ
ンジスタでは、ソ−ス−ドレイン間耐圧が低下して、ゲ
−ト長の小さいトランジスタは用いることが困難なた
め、オン電流に関しては、トラップ準位低減による移動
度向上、しきい値低下の効果が相殺されること、また、
トランジスタの寸法が大きくなり、トランジスタの占有
面積が大きくなり、ライトバルブのサイズの縮小の要求
には反する。
【００２３】また、しきい値が低下し、サブスレッショ
ルドスイングが向上することにより、Ｐ型、あるいはＮ
型のどちらかがデプリッション型に近くなり、オフ電流
が高くなる場合があり、特に駆動回路を構成するトラン
ジスタにおいて問題が顕著であるということができる。
ルドスイングが向上することにより、Ｐ型、あるいはＮ
型のどちらかがデプリッション型に近くなり、オフ電流
が高くなる場合があり、特に駆動回路を構成するトラン
ジスタにおいて問題が顕著であるということができる。
【００２４】本発明は、従来例の上記諸問題点に鑑み成
されたものであり、駆動回路内蔵型液晶表示装置におい
て、リ−ク電流を低減させ、駆動回路トランジスタのし
きい値低下によるオフ電流上昇、ソ−ス−ドレイン間耐
圧の低下を防ぐことを技術的課題とし、該課題を達成で
きる駆動回路内蔵型液晶表示装置の製造方法を提供する
ことを目的とする。
されたものであり、駆動回路内蔵型液晶表示装置におい
て、リ−ク電流を低減させ、駆動回路トランジスタのし
きい値低下によるオフ電流上昇、ソ−ス−ドレイン間耐
圧の低下を防ぐことを技術的課題とし、該課題を達成で
きる駆動回路内蔵型液晶表示装置の製造方法を提供する
ことを目的とする。
【００２５】
【課題を解決するための手段】そして、本発明の駆動回
路内蔵型液晶表示装置の製造方法は、上記目的を達成す
る手段として、液晶表示装置の画素部のスイッチングト
ランジスタのみに、選択的にレ−ザ−アニ−ル処理を行
い、画素部のスイッチングトランジスタのトラップ準位
密度の低減をすることを特徴とする。
路内蔵型液晶表示装置の製造方法は、上記目的を達成す
る手段として、液晶表示装置の画素部のスイッチングト
ランジスタのみに、選択的にレ−ザ−アニ−ル処理を行
い、画素部のスイッチングトランジスタのトラップ準位
密度の低減をすることを特徴とする。
【００２６】
【実施例】次に、本発明の実施例を参考例と共に挙げ、
本発明を具体的に説明する。 （参考例１） 図１は、本発明の一参考例(参考例１)を説明するための
工程順(工程Ａ、Ｂ)に表わした図である。層間膜堆積、
不純物の活性化のための熱処理までは、従来例と同様の
工程を経る(前記図５参照)。
本発明を具体的に説明する。 （参考例１） 図１は、本発明の一参考例(参考例１)を説明するための
工程順(工程Ａ、Ｂ)に表わした図である。層間膜堆積、
不純物の活性化のための熱処理までは、従来例と同様の
工程を経る(前記図５参照)。
【００２７】その後、図１工程Ａに示すように、アルミ
をスパッタし、画素形成領域12上のアルミのみをフォト
レジスト、プラズマエッチ工程によりパタ−ンニングし
てマスクアルミ11を形成する。なお図１工程Ａ中13は、
駆動回路形成領域である。
をスパッタし、画素形成領域12上のアルミのみをフォト
レジスト、プラズマエッチ工程によりパタ−ンニングし
てマスクアルミ11を形成する。なお図１工程Ａ中13は、
駆動回路形成領域である。
【００２８】続いて、図１工程Ｂに示すように、プラズ
マ水素処理を行い、マスクアルミ11膜をエッチングによ
り除去する。以降の工程は、従来と同様な工程で駆動回
路内蔵型液晶表示装置を完成する。なお、図１工程Ｂ中
の(1)は、駆動回路部トランジスタであり、(2)は、画素
部スイッチングトランジスタである。
マ水素処理を行い、マスクアルミ11膜をエッチングによ
り除去する。以降の工程は、従来と同様な工程で駆動回
路内蔵型液晶表示装置を完成する。なお、図１工程Ｂ中
の(1)は、駆動回路部トランジスタであり、(2)は、画素
部スイッチングトランジスタである。
【００２９】図２に、本参考例１の方法で作製した駆動
回路内蔵型液晶表示装置を構成するトランジスタ特性を
示す。本参考例１の方法では、図２から明らかなよう
に、画素部トランジスタは、トラップ準位が低減できる
ので、従来例と同様に0.05ｐＡ程度に低減できる。
回路内蔵型液晶表示装置を構成するトランジスタ特性を
示す。本参考例１の方法では、図２から明らかなよう
に、画素部トランジスタは、トラップ準位が低減できる
ので、従来例と同様に0.05ｐＡ程度に低減できる。
【００３０】また、駆動回路を構成するトランジスタで
は、トランジスタ上に形成されたマスクアルミ膜が水素
の侵入を防ぎ、トラップ準位密度に変化が生じないの
で、特性は、プラズマ水素処理を行わない場合と同様で
あり、従来問題となっていた“ソ−ス−ドレイン間耐圧
の低下、しきい値の低下”によるオフ電流の上昇等の問
題は避けることができる。
は、トランジスタ上に形成されたマスクアルミ膜が水素
の侵入を防ぎ、トラップ準位密度に変化が生じないの
で、特性は、プラズマ水素処理を行わない場合と同様で
あり、従来問題となっていた“ソ−ス−ドレイン間耐圧
の低下、しきい値の低下”によるオフ電流の上昇等の問
題は避けることができる。
【００３１】なお、本参考例１では、プラズマ水素処理
により、トラップ準位密度を低減させる手法を示した
が、他の方法として、レジストをマスクとし、画素形成
領域のみに水素イオンを注入し、水素雰囲気中、400℃
程度の熱処理により水素イオンを拡散させる手段を採用
することができ、これによっても、ほぼ同等の効果を得
ることができる。
により、トラップ準位密度を低減させる手法を示した
が、他の方法として、レジストをマスクとし、画素形成
領域のみに水素イオンを注入し、水素雰囲気中、400℃
程度の熱処理により水素イオンを拡散させる手段を採用
することができ、これによっても、ほぼ同等の効果を得
ることができる。
【００３２】（実施例１） 図３は、本発明の一実施例(実施例１)を示す駆動回路内
蔵型液晶表示装置の平面図である。透明基板上に、従来
例と同様、多晶質シリコンを100ｎｍ程度形成し、パタ
−ンニングして活性層を形成する(前記図５参照)。
蔵型液晶表示装置の平面図である。透明基板上に、従来
例と同様、多晶質シリコンを100ｎｍ程度形成し、パタ
−ンニングして活性層を形成する(前記図５参照)。
【００３３】その後、図３に示すように、画素部トラン
ジスタの形成される領域(画素部形成領域12)のみに、Xe
Clエキシマ−レ−ザ−(レ−ザ−光14)を照射強度350ｍ
Ｊ／ｃｍ2で走査照射し、画素部トランジスタの活性層
多結晶シリコン膜質を選択的に改善する。以降の工程は
従来例と同様に行う。ただし、プラズマ水素処理の工程
は省略する。
ジスタの形成される領域(画素部形成領域12)のみに、Xe
Clエキシマ−レ−ザ−(レ−ザ−光14)を照射強度350ｍ
Ｊ／ｃｍ2で走査照射し、画素部トランジスタの活性層
多結晶シリコン膜質を選択的に改善する。以降の工程は
従来例と同様に行う。ただし、プラズマ水素処理の工程
は省略する。
【００３４】本実施例１によれば、画素部の多結晶シリ
コン膜のみに選択的にアニ−ルすることにより、結晶性
を向上させ、画素部トランジスタの特性を向上させ、リ
−ク電流を2ｐＡから0.3ｐＡ程度に低減できる。一方、
駆動回路を構成する領域(駆動回路形成領域13)は、レ−
ザ−照射されないので、トラップ準位密度は、画素部に
比べて高く、従来問題となっていたソ−ス−ドレイン間
耐圧の低下等の現象は回避できる。
コン膜のみに選択的にアニ−ルすることにより、結晶性
を向上させ、画素部トランジスタの特性を向上させ、リ
−ク電流を2ｐＡから0.3ｐＡ程度に低減できる。一方、
駆動回路を構成する領域(駆動回路形成領域13)は、レ−
ザ−照射されないので、トラップ準位密度は、画素部に
比べて高く、従来問題となっていたソ−ス−ドレイン間
耐圧の低下等の現象は回避できる。
【００３５】また、本実施例１の工程に従来と同様にプ
ラズマ水素処理の工程を加えると、画素部トランジスタ
のリ−ク電流は0.01ｐＡと更に低減できる。この際、駆
動回路を構成するトランジスタは、多結晶シリコンの結
晶性が画素部に比べて劣るので、トラップ準位は、画素
部トランジスタに比べて大きく、ソ−ス−ドレイン間耐
圧の低下等の問題は、従来例に比べて大きくない。
ラズマ水素処理の工程を加えると、画素部トランジスタ
のリ−ク電流は0.01ｐＡと更に低減できる。この際、駆
動回路を構成するトランジスタは、多結晶シリコンの結
晶性が画素部に比べて劣るので、トラップ準位は、画素
部トランジスタに比べて大きく、ソ−ス−ドレイン間耐
圧の低下等の問題は、従来例に比べて大きくない。
【００３６】（参考例２） 図４は、本発明の他の参考例(参考例２)を示す図であ
る。本参考例２においても、第１アルミ電極形成までは
従来例と同様のプロセスで作製する(前記図５参照)。
る。本参考例２においても、第１アルミ電極形成までは
従来例と同様のプロセスで作製する(前記図５参照)。
【００３７】本参考例２では、プラズマ水素処理に際し
て、図４に示すように、画素部トランジスタの形成され
る領域(画素部形成領域12)の直上、直下に、プラズマを
発生させるための電極15を配設し、駆動回路が形成され
る領域(駆動回路形成領域13)直上には該電極15が存在し
ないようなプラズマ水素処理装置を用い、プラズマ水素
処理を施す。以降の工程も、従来例と同様に行い、液晶
表示装置を完成する。
て、図４に示すように、画素部トランジスタの形成され
る領域(画素部形成領域12)の直上、直下に、プラズマを
発生させるための電極15を配設し、駆動回路が形成され
る領域(駆動回路形成領域13)直上には該電極15が存在し
ないようなプラズマ水素処理装置を用い、プラズマ水素
処理を施す。以降の工程も、従来例と同様に行い、液晶
表示装置を完成する。
【００３８】本参考例２によれば、プラズマ水素処理に
際し、画素部近傍のみにプラズマが発生するので、画素
部トランジスタを選択的にトラップ準位密度が低減で
き、前記参考例１と同様、従来問題となっているような
周辺駆動回路での耐圧の低下等の問題は回避できる。
際し、画素部近傍のみにプラズマが発生するので、画素
部トランジスタを選択的にトラップ準位密度が低減で
き、前記参考例１と同様、従来問題となっているような
周辺駆動回路での耐圧の低下等の問題は回避できる。
【００３９】
【発明の効果】以上説明したように、本発明の駆動回路
内蔵型液晶表示装置は、少なくとも、画素部のスイッチ
ングトランジスタのチャンネル領域に選択的にアニ−ル
処理を施し、該チャンネル領域の活性層多結晶シリコン
のトラップ準位を選択的に低減することを特徴とし、こ
れにより、画素部トランジスタの特性を向上させつつ、
駆動回路を構成するトランジスタのソ−ス−ドレイン間
耐圧の低下、ディプリ−ション型になることを防ぎ、安
定した駆動回路特性を得ることができる効果が生じる。
内蔵型液晶表示装置は、少なくとも、画素部のスイッチ
ングトランジスタのチャンネル領域に選択的にアニ−ル
処理を施し、該チャンネル領域の活性層多結晶シリコン
のトラップ準位を選択的に低減することを特徴とし、こ
れにより、画素部トランジスタの特性を向上させつつ、
駆動回路を構成するトランジスタのソ−ス−ドレイン間
耐圧の低下、ディプリ−ション型になることを防ぎ、安
定した駆動回路特性を得ることができる効果が生じる。
【図１】本発明の一参考例(参考例１)を説明するための
工程順(工程Ａ、Ｂ)に表わした図。
工程順(工程Ａ、Ｂ)に表わした図。
【図２】参考例１の方法で作製した駆動回路内蔵型液晶
表示装置を構成するトランジスタ特性を示す図。
表示装置を構成するトランジスタ特性を示す図。
【図３】本発明の一実施例(実施例１)を示す図。
【図４】本発明の他の参考例(参考例２)を示す図。
【図５】従来の駆動回路内蔵型液晶表示装置を構成する
トランジスタの形成方法を工程順(工程Ａ〜Ｃ)に示した
縦断面図。
トランジスタの形成方法を工程順(工程Ａ〜Ｃ)に示した
縦断面図。
【図６】従来の駆動回路内蔵型液晶表示装置を構成する
トランジスタの特性を示す図であって、(Ａ)はドレイン
電流−ドレイン電圧特性、(Ｂ)はＮ型トランジスタのド
レイン電流−ゲ−ト電圧特性、(Ｃ)はＰ型トランジスタ
のドレイン電流−ゲ−ト電圧特性をそれぞれ表わした
図。
トランジスタの特性を示す図であって、(Ａ)はドレイン
電流−ドレイン電圧特性、(Ｂ)はＮ型トランジスタのド
レイン電流−ゲ−ト電圧特性、(Ｃ)はＰ型トランジスタ
のドレイン電流−ゲ−ト電圧特性をそれぞれ表わした
図。
１ 下地透明基板 ２ 活性層多結晶シリコン ３ ゲ−ト酸化膜 ４ ゲ−ト電極 ５ スル−酸化膜 ６ ソ−ス領域 ７ ドレイン領域 ８ オフセット領域 ９ 層間膜 １０ アルミ電極 １１ マスクアルミ １２ 画素形成領域 １３ 駆動回路形成領域 １４ レ−ザ−光 １５ プラズマを発生させるための電極
Claims (1)
- 【請求項１】 同一基板上に各画素ごとにスイッチング
トランジスタを有し、該スイッチングトランジスタを駆
動する駆動回路を同一基板上に有する液晶表示装置の製
造方法において、少なくとも、画素部のスイッチングト
ランジスタのチャンネル領域に選択的にアニ−ル処理を
施し、該チャンネル領域の活性層多結晶シリコンのトラ
ップ準位を選択的に低減することを特徴とする駆動回路
内蔵型液晶表示装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19315893A JP2677167B2 (ja) | 1993-07-08 | 1993-07-08 | 駆動回路内蔵型液晶表示装置の製造方法 |
| US08/271,785 US5541119A (en) | 1993-07-08 | 1994-07-07 | Manufacturing method of active circuit elements integrated type liquid crystal display |
| KR1019940016435A KR0143877B1 (ko) | 1993-07-08 | 1994-07-08 | 구동 회로 내장형 액정 표시 장치의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19315893A JP2677167B2 (ja) | 1993-07-08 | 1993-07-08 | 駆動回路内蔵型液晶表示装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0728092A JPH0728092A (ja) | 1995-01-31 |
| JP2677167B2 true JP2677167B2 (ja) | 1997-11-17 |
Family
ID=16303253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19315893A Expired - Lifetime JP2677167B2 (ja) | 1993-07-08 | 1993-07-08 | 駆動回路内蔵型液晶表示装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5541119A (ja) |
| JP (1) | JP2677167B2 (ja) |
| KR (1) | KR0143877B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102645806A (zh) * | 2012-03-31 | 2012-08-22 | 北京京东方光电科技有限公司 | 一种阵列基板及制造方法 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2738315B2 (ja) * | 1994-11-22 | 1998-04-08 | 日本電気株式会社 | 薄膜トランジスタおよびその製造方法 |
| US5756364A (en) * | 1994-11-29 | 1998-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Laser processing method of semiconductor device using a catalyst |
| US6008101A (en) * | 1994-11-29 | 1999-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Laser processing method of semiconductor device |
| US6130120A (en) | 1995-01-03 | 2000-10-10 | Goldstar Electron Co., Ltd. | Method and structure for crystallizing a film |
| US5681760A (en) * | 1995-01-03 | 1997-10-28 | Goldstar Electron Co., Ltd. | Method for manufacturing thin film transistor |
| US5899711A (en) * | 1996-10-11 | 1999-05-04 | Xerox Corporation | Method for enhancing hydrogenation of thin film transistors using a metal capping layer and method for batch hydrogenation |
| US6057182A (en) * | 1997-09-05 | 2000-05-02 | Sarnoff Corporation | Hydrogenation of polysilicon thin film transistors |
| US6773953B1 (en) * | 1998-12-23 | 2004-08-10 | Intel Corporation | Camera sensor identifier via etched flaw |
| US6514840B2 (en) * | 1999-04-13 | 2003-02-04 | International Business Machines Corporation | Micro heating of selective regions |
| TW516244B (en) | 1999-09-17 | 2003-01-01 | Semiconductor Energy Lab | EL display device and method for manufacturing the same |
| JP4942867B2 (ja) * | 1999-09-17 | 2012-05-30 | 株式会社半導体エネルギー研究所 | Ｅｌ表示装置及び電子装置 |
| JP4780826B2 (ja) * | 1999-10-12 | 2011-09-28 | 株式会社半導体エネルギー研究所 | 電気光学装置の作製方法 |
| KR100693828B1 (ko) * | 2000-06-07 | 2007-03-12 | 대우전자부품(주) | 편향요크 |
| CN104409346A (zh) * | 2014-10-17 | 2015-03-11 | 京东方科技集团股份有限公司 | 低温多晶硅薄膜晶体管及制作方法、阵列基板、显示装置 |
| KR102304726B1 (ko) | 2015-03-27 | 2021-09-27 | 삼성디스플레이 주식회사 | 디스플레이 장치의 제조 방법 및 이를 통해 제조된 디스플레이 장치 |
| CN109377884B (zh) * | 2018-12-06 | 2020-12-11 | 厦门天马微电子有限公司 | 一种显示面板、显示装置及显示面板的驱动方法 |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4769338A (en) * | 1984-05-14 | 1988-09-06 | Energy Conversion Devices, Inc. | Thin film field effect transistor and method of making same |
| JPS6122669A (ja) * | 1984-07-09 | 1986-01-31 | Mitsubishi Electric Corp | 薄膜トランジスタ及びその製造方法 |
| JPS6159873A (ja) * | 1984-08-31 | 1986-03-27 | Matsushita Electric Ind Co Ltd | 薄膜電界効果トランジスタおよびその製造方法 |
| JPH07114281B2 (ja) * | 1986-04-25 | 1995-12-06 | セイコーエプソン株式会社 | ドライバ−内蔵アクティブマトリックス基板 |
| JPH0740608B2 (ja) * | 1986-08-14 | 1995-05-01 | 松下電器産業株式会社 | 薄膜トランジスタの製造方法 |
| JPH0687503B2 (ja) * | 1987-03-11 | 1994-11-02 | 株式会社日立製作所 | 薄膜半導体装置 |
| JP2867136B2 (ja) * | 1987-09-24 | 1999-03-08 | セイコーエプソン株式会社 | 薄膜トランジスタ装置 |
| GB2213974A (en) * | 1987-12-16 | 1989-08-23 | Philips Electronic Associated | Liquid crystal display devices |
| JP2508851B2 (ja) * | 1989-08-23 | 1996-06-19 | 日本電気株式会社 | 液晶表示素子用アクティブマトリクス基板とその製造方法 |
| JPH0827466B2 (ja) * | 1990-03-09 | 1996-03-21 | 株式会社日立製作所 | 表示装置 |
| US5247375A (en) * | 1990-03-09 | 1993-09-21 | Hitachi, Ltd. | Display device, manufacturing method thereof and display panel |
| JP2601932B2 (ja) * | 1990-04-13 | 1997-04-23 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | 液晶表示装置およびその製造方法 |
| EP0459763B1 (en) * | 1990-05-29 | 1997-05-02 | Semiconductor Energy Laboratory Co., Ltd. | Thin-film transistors |
| JP2796175B2 (ja) * | 1990-06-05 | 1998-09-10 | 松下電器産業株式会社 | 薄膜トランジスターの製造方法 |
| US5372958A (en) * | 1990-11-16 | 1994-12-13 | Seiko Epson Corporation | Process for fabricating a thin film semiconductor device |
| US5237436A (en) * | 1990-12-14 | 1993-08-17 | North American Philips Corporation | Active matrix electro-optic display device with light shielding layer and projection and color employing same |
| US5289030A (en) * | 1991-03-06 | 1994-02-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with oxide layer |
| US5403756A (en) * | 1991-11-20 | 1995-04-04 | Sharp Kabushiki Kaisha | Method of producing a polycrystalline semiconductor film without annealing, for thin film transistor |
| US5250444A (en) * | 1992-02-21 | 1993-10-05 | North American Philips Corporation | Rapid plasma hydrogenation process for polysilicon MOSFETs |
| JPH06148682A (ja) * | 1992-11-11 | 1994-05-27 | Toshiba Corp | 液晶表示装置及びその製造方法 |
| TW226478B (en) * | 1992-12-04 | 1994-07-11 | Semiconductor Energy Res Co Ltd | Semiconductor device and method for manufacturing the same |
| US5403782A (en) * | 1992-12-21 | 1995-04-04 | Sgs-Thomson Microelectronics, Inc. | Surface mountable integrated circuit package with integrated battery mount |
| KR960010338B1 (ko) * | 1992-12-30 | 1996-07-30 | 현대전자산업 주식회사 | 폴리실리콘 박막트랜지스터의 수소화처리방법 |
-
1993
- 1993-07-08 JP JP19315893A patent/JP2677167B2/ja not_active Expired - Lifetime
-
1994
- 1994-07-07 US US08/271,785 patent/US5541119A/en not_active Expired - Lifetime
- 1994-07-08 KR KR1019940016435A patent/KR0143877B1/ko not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102645806A (zh) * | 2012-03-31 | 2012-08-22 | 北京京东方光电科技有限公司 | 一种阵列基板及制造方法 |
| WO2013143312A1 (zh) * | 2012-03-31 | 2013-10-03 | 北京京东方光电科技有限公司 | 阵列基板及制造方法 |
| CN102645806B (zh) * | 2012-03-31 | 2015-02-18 | 北京京东方光电科技有限公司 | 一种阵列基板及制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0728092A (ja) | 1995-01-31 |
| US5541119A (en) | 1996-07-30 |
| KR950003900A (ko) | 1995-02-17 |
| KR0143877B1 (ko) | 1998-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2677167B2 (ja) | 駆動回路内蔵型液晶表示装置の製造方法 | |
| US8450742B2 (en) | Thin film transistor having semiconductor with different crystallinities and manufacturing method thereof | |
| JP3173854B2 (ja) | 薄膜状絶縁ゲイト型半導体装置の作製方法及び作成された半導体装置 | |
| US6492685B1 (en) | Semiconductor device having a pair of N-channel TFT and P-channel TFT | |
| WO2017020358A1 (zh) | 低温多晶硅薄膜晶体管的制作方法及低温多晶硅薄膜晶体管 | |
| US6563136B2 (en) | Thin-film semiconductor device having a thin-film transistor for circuits that differs from a thin-film transistor for pixels | |
| US8278159B2 (en) | Thin film transistor, method of fabricating the same, and a display device including the thin film transistor | |
| US7045818B2 (en) | Semiconductor device and method of manufacturing the same comprising thin film containing low concentration of hydrogen | |
| US7727784B2 (en) | Display device and fabrication method thereof | |
| JPH0837313A (ja) | アクティブマトリクス液晶ディスプレイおよびその製法 | |
| JPH09266316A (ja) | 半導体素子 | |
| US7317209B2 (en) | Thin film transistor device and method of manufacturing the same, thin film transistor substrate and display having the same | |
| US20050266594A1 (en) | Manufacturing method for display device | |
| JPH07249778A (ja) | 表示素子駆動装置およびその製造方法 | |
| KR20030038837A (ko) | Ｌｃｄ용 결정질 실리콘 박막트랜지스터 패널 및 제작 방법 | |
| KR100667080B1 (ko) | Ｃｍｏｓ 박막트랜지스터의 제조방법 | |
| JPH0613607A (ja) | 多結晶シリコン薄膜トランジスタ | |
| KR20030082139A (ko) | 오프셋 구조를 이용한 액정표시장치용 박막트랜지스터와그 제조방법 | |
| JP3211929B2 (ja) | 薄膜半導体装置およびその製造方法 | |
| JP3084252B2 (ja) | 逆スタガ型絶縁ゲイト型半導体装置の作製方法 | |
| JP3225231B2 (ja) | 半導体集積回路の作製方法 | |
| JPH07142739A (ja) | 多結晶シリコン薄膜トランジスターの製造方法 | |
| JPH1093094A (ja) | 薄膜トランジスタ | |
| JPH09237898A (ja) | 多結晶半導体ｔｆｔ、その製造方法、及びｔｆｔ基板 | |
| JP3245146B2 (ja) | 液晶表示装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070725 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080725 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090725 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100725 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 14 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120725 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120725 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130725 Year of fee payment: 16 |
|
| EXPY | Cancellation because of completion of term |