JP2671089B2 - 量子構造作製方法 - Google Patents
量子構造作製方法Info
- Publication number
- JP2671089B2 JP2671089B2 JP31161392A JP31161392A JP2671089B2 JP 2671089 B2 JP2671089 B2 JP 2671089B2 JP 31161392 A JP31161392 A JP 31161392A JP 31161392 A JP31161392 A JP 31161392A JP 2671089 B2 JP2671089 B2 JP 2671089B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- oxide film
- layer
- gaas
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Recrystallisation Techniques (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、量子細線及び量子箱等
の量子構造の作製方法に関し、特に、超真空一貫プロセ
スによる量子構造の作製方法に関する。
の量子構造の作製方法に関し、特に、超真空一貫プロセ
スによる量子構造の作製方法に関する。
【０００２】
【従来の技術】従来、量子細線及び量子箱等の量子構造
を作製する方法として選択成長法が知られている。この
選択成長法は、例えば、ＧａＡｓ（１１１）Ｂ基板の表
面にＳｉＯ2 膜を形成して、フォトリソグラフィー等の
技術を用いてＳｉＯ2 膜のパターニングを行い、パター
ニングされたＳｉＯ2 膜をマスクとして利用して、有機
金属化学気相成長法（ＭＯＣＶＤ法）を用いてＧａＡｓ
或いはＡｌＧａＡｓを選択的にエピタキシャル成長させ
る方法である。この様な選択成長法は、例えば、アプラ
イド・フィジックス・レターズ、第５７巻（１９９
０）、１２０９〜１２１１頁、及び同誌、第５８巻（１
９９１）、２０１８〜２０２０頁に記載されている。
を作製する方法として選択成長法が知られている。この
選択成長法は、例えば、ＧａＡｓ（１１１）Ｂ基板の表
面にＳｉＯ2 膜を形成して、フォトリソグラフィー等の
技術を用いてＳｉＯ2 膜のパターニングを行い、パター
ニングされたＳｉＯ2 膜をマスクとして利用して、有機
金属化学気相成長法（ＭＯＣＶＤ法）を用いてＧａＡｓ
或いはＡｌＧａＡｓを選択的にエピタキシャル成長させ
る方法である。この様な選択成長法は、例えば、アプラ
イド・フィジックス・レターズ、第５７巻（１９９
０）、１２０９〜１２１１頁、及び同誌、第５８巻（１
９９１）、２０１８〜２０２０頁に記載されている。
【０００３】また、マスクを使用せずに量子構造を作製
する方法として、所謂ラテラルエピタキシー法を利用す
る方法が試みられている。ラテラルエピタキシー法は、
例えば、ＧａＡｓ（１１１）Ｂ基板の表面に段差を設
け、所定の条件下で、ＭＯＣＶＤ法を用いてＧａＡｓを
エピタキシャル成長させると、有機金属熱分解の面指数
の依存性により、段差の側壁部のみにＧａＡｓが成長す
ることを利用する方法である。この様なラテラルエピタ
キシー法は、ジャーナル・オブ・クリスタル・グロー
ス、１０８巻（１９９１）、７３頁に記載されている。
する方法として、所謂ラテラルエピタキシー法を利用す
る方法が試みられている。ラテラルエピタキシー法は、
例えば、ＧａＡｓ（１１１）Ｂ基板の表面に段差を設
け、所定の条件下で、ＭＯＣＶＤ法を用いてＧａＡｓを
エピタキシャル成長させると、有機金属熱分解の面指数
の依存性により、段差の側壁部のみにＧａＡｓが成長す
ることを利用する方法である。この様なラテラルエピタ
キシー法は、ジャーナル・オブ・クリスタル・グロー
ス、１０８巻（１９９１）、７３頁に記載されている。
【０００４】
【発明が解決しようとする課題】しかしながら、ＭＯＣ
ＶＤ法は、大気圧下或いは低真空下でエピタキシャル成
長を行うものであるため、選択成長用マスクの形成、及
びパターニングを含む超高真空連続工程の実現には不向
きであるという問題点がある。
ＶＤ法は、大気圧下或いは低真空下でエピタキシャル成
長を行うものであるため、選択成長用マスクの形成、及
びパターニングを含む超高真空連続工程の実現には不向
きであるという問題点がある。
【０００５】また、選択成長用マスク材として使用され
るＳｉＯ2 膜は、湿式エッチングまたはプラズマエッチ
ングを行わなければ除去することが出来ない。即ち、湿
式エッチングでは、大気中に基板を取り出さなければな
らず、超高真空連続工程を実現することができないうえ
に、基板表面が汚染されるという問題点がある。また、
プラズマエッチングでは、基板表面に損傷を与え、以後
の結晶成長に悪影響を与えてしまうという問題点があ
る。
るＳｉＯ2 膜は、湿式エッチングまたはプラズマエッチ
ングを行わなければ除去することが出来ない。即ち、湿
式エッチングでは、大気中に基板を取り出さなければな
らず、超高真空連続工程を実現することができないうえ
に、基板表面が汚染されるという問題点がある。また、
プラズマエッチングでは、基板表面に損傷を与え、以後
の結晶成長に悪影響を与えてしまうという問題点があ
る。
【０００６】さらに、ラテラルエピタキシー法では、基
板に段差を形成するために行われるエッチングによっ
て、段差の下端に微小面（ファセット）が形成され、こ
の微小面の影響によって、ラテラルエピタキシーによる
結晶成長層の形状の制御を不能にしてしまうという問題
点がある。
板に段差を形成するために行われるエッチングによっ
て、段差の下端に微小面（ファセット）が形成され、こ
の微小面の影響によって、ラテラルエピタキシーによる
結晶成長層の形状の制御を不能にしてしまうという問題
点がある。
【０００７】本発明は、超高真空連続工程に対応可能
で、量子細線及び量子箱のように形状が制御された量子
構造を作製する方法を提供することを目的とする。
で、量子細線及び量子箱のように形状が制御された量子
構造を作製する方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明によれば、半導体
基板の表面の所定領域に耐エッチング薄膜を形成する工
程と、前記酸化膜をマスクとして第１の半導体層を結晶
成長させて段差を形成する工程と、前記酸化膜を熱処理
によって除去する工程と、前記段差を利用してラテラル
エピタキシー法により第２の半導体層を結晶成長させる
工程とを含むことを特徴とする量子構造作製方法が得ら
れる。
基板の表面の所定領域に耐エッチング薄膜を形成する工
程と、前記酸化膜をマスクとして第１の半導体層を結晶
成長させて段差を形成する工程と、前記酸化膜を熱処理
によって除去する工程と、前記段差を利用してラテラル
エピタキシー法により第２の半導体層を結晶成長させる
工程とを含むことを特徴とする量子構造作製方法が得ら
れる。
【０００９】
【実施例】以下に図面を参照して本発明の実施例を説明
する。図１に本発明の第１の実施例を示す。ここではＧ
ａＡｓ／ＡｌＧａＡｓヘテロ結晶系量子細線の作製方法
について説明する。なお、本実施例では、超高真空にそ
れぞれ対応可能な、基板表面に酸化膜を形成するための
基板処理室、微細電子ビームを発生する電子銃を備えた
エッチング室、トリメチルガリウム、金属ヒ素、金属ガ
リウム、及び金属アルミニウムを成長用原料として備え
たＭＯＭＢＥ室、及びこれらの室を接続して基板の室間
移動を可能にする基板交換室を有する装置を使用するも
のとする。
する。図１に本発明の第１の実施例を示す。ここではＧ
ａＡｓ／ＡｌＧａＡｓヘテロ結晶系量子細線の作製方法
について説明する。なお、本実施例では、超高真空にそ
れぞれ対応可能な、基板表面に酸化膜を形成するための
基板処理室、微細電子ビームを発生する電子銃を備えた
エッチング室、トリメチルガリウム、金属ヒ素、金属ガ
リウム、及び金属アルミニウムを成長用原料として備え
たＭＯＭＢＥ室、及びこれらの室を接続して基板の室間
移動を可能にする基板交換室を有する装置を使用するも
のとする。
【００１０】まず、ＧａＡｓ（１１１）Ｂ基板１１をＭ
ＯＭＢＥ室（図示せず）に導入する。基板１１の表面
は、予め、硫酸系湿式エッチングされ、表面加工損傷層
は除去されている。ＭＯＭＢＥ室に導入された基板１１
は、ヒ素雰囲気下で６２０℃に加熱され、表面に形成さ
れた自然酸化膜が除去される。次に、基板の温度を５３
０℃に下げ、固体原料（金属ヒ素及び金属ガリウム）を
使用してＧａＡｓバッファ層１２（膜厚５０nm）を結晶
成長させる。
ＯＭＢＥ室（図示せず）に導入する。基板１１の表面
は、予め、硫酸系湿式エッチングされ、表面加工損傷層
は除去されている。ＭＯＭＢＥ室に導入された基板１１
は、ヒ素雰囲気下で６２０℃に加熱され、表面に形成さ
れた自然酸化膜が除去される。次に、基板の温度を５３
０℃に下げ、固体原料（金属ヒ素及び金属ガリウム）を
使用してＧａＡｓバッファ層１２（膜厚５０nm）を結晶
成長させる。
【００１１】次に、基板１１上にＧａＡｓバッファ層１
２が形成された試料を、基板交換室（図示せず）を介し
て基板処理室（図示せず）に移送する。移送は、各室を
超高真空状態に保ったまま行われる。移送後、基板処理
室に高純度酸素を充満させ、試料の表面、即ち、ＧａＡ
ｓバッファ層１２の表面にハロゲンランプの光を照射す
る。すると、ＧａＡｓバッファ層１２の表面には酸化膜
１３が形成される。この試料の断面図を図１（ａ）に示
す。
２が形成された試料を、基板交換室（図示せず）を介し
て基板処理室（図示せず）に移送する。移送は、各室を
超高真空状態に保ったまま行われる。移送後、基板処理
室に高純度酸素を充満させ、試料の表面、即ち、ＧａＡ
ｓバッファ層１２の表面にハロゲンランプの光を照射す
る。すると、ＧａＡｓバッファ層１２の表面には酸化膜
１３が形成される。この試料の断面図を図１（ａ）に示
す。
【００１２】酸化膜１３形成後、基板処理室を再び高真
空状態にする。そして、試料を、再び試料交換室を介し
てエッチング室（図示せず）へ移送する。そして、試料
を７０℃に加熱し、塩素照射（Cl2 ：７×１０16分子／
cm2 s ）しながら電子ビーム（ｅ- ：ビーム径２０nm）
で基板上の所定領域を走査する。すると第１図（ｂ）に
示すように、電子ビームを走査させた領域の酸化膜が選
択的にエッチングされ、ＧａＡｓバッファ層１２が露出
する開口部１４が形成される。
空状態にする。そして、試料を、再び試料交換室を介し
てエッチング室（図示せず）へ移送する。そして、試料
を７０℃に加熱し、塩素照射（Cl2 ：７×１０16分子／
cm2 s ）しながら電子ビーム（ｅ- ：ビーム径２０nm）
で基板上の所定領域を走査する。すると第１図（ｂ）に
示すように、電子ビームを走査させた領域の酸化膜が選
択的にエッチングされ、ＧａＡｓバッファ層１２が露出
する開口部１４が形成される。
【００１３】次に、試料をＭＯＭＢＥ室に移送する。そ
して、試料をＡｓ4 雰囲気中におき、４５０℃に加熱し
て、トリメチルガリウム（ＴＭＧ）を照射する。ここ
で、Ａｓ4 圧を１×１０-5Torr、ＴＭＧの流量を１．０
sccmとし、この状態を１０分間保持すると、図１（ｃ）
に示すように、膜厚３０nmのＧａＡｓ層１５が、開口部
１４にのみ成長した。この後、ＴＭＧの照射を停止し、
Ａｓ4 雰囲気中で試料の温度を６３０℃に加熱すると、
図１（ｄ）に示すように、酸化膜１３が除去される。こ
うして、ＧａＡｓバッファ層１２とＧａＡｓ層１５とに
よって、段差が形成される。
して、試料をＡｓ4 雰囲気中におき、４５０℃に加熱し
て、トリメチルガリウム（ＴＭＧ）を照射する。ここ
で、Ａｓ4 圧を１×１０-5Torr、ＴＭＧの流量を１．０
sccmとし、この状態を１０分間保持すると、図１（ｃ）
に示すように、膜厚３０nmのＧａＡｓ層１５が、開口部
１４にのみ成長した。この後、ＴＭＧの照射を停止し、
Ａｓ4 雰囲気中で試料の温度を６３０℃に加熱すると、
図１（ｄ）に示すように、酸化膜１３が除去される。こ
うして、ＧａＡｓバッファ層１２とＧａＡｓ層１５とに
よって、段差が形成される。
【００１４】続いて、同じくＭＯＭＢＥ室において、金
属ヒ素、金属ガリウム、及び金属アルミニウムをそれぞ
れクヌードセンセルを用いて蒸発させ、所謂固体ソース
の分子線エピタキシー法（ＭＢＥ）を用いて、図１
（ｅ）に示すように、Ａｌx Ｇａ1-x Ａｓ層１６（膜厚
１０nm、ｘ＝０．３）を結晶成長させる。また、金属ヒ
素及び金属ガリウムのみを蒸発させて、ＧａＡｓ層１７
を１原子層結晶成長させる。ここで、ＧａＡｓ層１５を
結晶成長させることにより形成された段差は、ＧａＡｓ
層１７の表面で新たな段差を形成する。
属ヒ素、金属ガリウム、及び金属アルミニウムをそれぞ
れクヌードセンセルを用いて蒸発させ、所謂固体ソース
の分子線エピタキシー法（ＭＢＥ）を用いて、図１
（ｅ）に示すように、Ａｌx Ｇａ1-x Ａｓ層１６（膜厚
１０nm、ｘ＝０．３）を結晶成長させる。また、金属ヒ
素及び金属ガリウムのみを蒸発させて、ＧａＡｓ層１７
を１原子層結晶成長させる。ここで、ＧａＡｓ層１５を
結晶成長させることにより形成された段差は、ＧａＡｓ
層１７の表面で新たな段差を形成する。
【００１５】次に、同じくＭＯＭＢＥ室において、試料
の温度を５３０℃に下げ、Ａｓ4 圧４×１０-5Torr、Ｔ
ＭＧ流量１．０sccmで、ＧａＡｓ層を結晶成長させた。
この成長条件下では、ＧａＡｓ（１１１）Ｂ面上では結
晶成長が起こらない。即ち、図１（ｆ）に示すように、
ＧａＡｓ層１７の表面であって、図の上方に向かう面に
は結晶成長が起こらず、図の側方に向かう面にのみＧａ
Ａｓ層１８が結晶成長する。換言すれば、ＧａＡｓ層１
７の段差の側面にのみＧａＡｓ層１８が結晶成長する。
これがラテラルエピタキシー法と呼ばれる方法である。
この結晶成長により、ＧａＡｓ層１８は、１２分間で３
０nmの膜厚となった。この試料の平面図を図２に示す。
図１（ｆ）及び図２より明らかなように、上記工程によ
り、断面形状が３０nm×３０nmの正方形のＧａＡｓ細線
を形成することができた。
の温度を５３０℃に下げ、Ａｓ4 圧４×１０-5Torr、Ｔ
ＭＧ流量１．０sccmで、ＧａＡｓ層を結晶成長させた。
この成長条件下では、ＧａＡｓ（１１１）Ｂ面上では結
晶成長が起こらない。即ち、図１（ｆ）に示すように、
ＧａＡｓ層１７の表面であって、図の上方に向かう面に
は結晶成長が起こらず、図の側方に向かう面にのみＧａ
Ａｓ層１８が結晶成長する。換言すれば、ＧａＡｓ層１
７の段差の側面にのみＧａＡｓ層１８が結晶成長する。
これがラテラルエピタキシー法と呼ばれる方法である。
この結晶成長により、ＧａＡｓ層１８は、１２分間で３
０nmの膜厚となった。この試料の平面図を図２に示す。
図１（ｆ）及び図２より明らかなように、上記工程によ
り、断面形状が３０nm×３０nmの正方形のＧａＡｓ細線
を形成することができた。
【００１６】次に、ＭＢＥ法により、図１（ｆ）に示す
ように、ＧａＡｓ層１７及びＧａＡｓ層１８の表面にＡ
ｌx Ｇａ1-x Ａｓ層１９を結晶成長させ、ＧａＡｓ層１
８を埋め込む。これにより、ＧａＡｓ層１８が、周囲を
Ａｌx Ｇａ1-x Ａｓ層１６及び１９によって囲まれた量
子細線を実現できる。
ように、ＧａＡｓ層１７及びＧａＡｓ層１８の表面にＡ
ｌx Ｇａ1-x Ａｓ層１９を結晶成長させ、ＧａＡｓ層１
８を埋め込む。これにより、ＧａＡｓ層１８が、周囲を
Ａｌx Ｇａ1-x Ａｓ層１６及び１９によって囲まれた量
子細線を実現できる。
【００１７】次に、図３を参照して本発明の第２の実施
例を説明する。本実施例においても、第１の実施例で使
用した装置と同じ装置を使用するものとする。
例を説明する。本実施例においても、第１の実施例で使
用した装置と同じ装置を使用するものとする。
【００１８】まず、第１の実施例と同様、ＧａＡｓ（１
１１）Ｂ基板３１をＭＯＭＢＥ室に導入する。そして、
第３図（ａ）に示すように、ＧａＡｓ（１１１）Ｂ基板
３１上にＧａＡｓバッファ層３２を結晶成長させる。
１１）Ｂ基板３１をＭＯＭＢＥ室に導入する。そして、
第３図（ａ）に示すように、ＧａＡｓ（１１１）Ｂ基板
３１上にＧａＡｓバッファ層３２を結晶成長させる。
【００１９】次に基板３１上にＧａＡｓバッファ層３２
を形成した試料をエッチング室に移送する。そして、Ｇ
ａＡｓバッファ層３２の表面に酸素分子を照射しなが
ら、電子ビーム（ｅ- ：ビーム径１０nm）を走査する。
ＧａＡｓバッファ層３２の表面に照射された酸素分子
は、電子ビームによって励起され、ＧａＡｓバッファ層
３２の表面と反応して酸化膜を形成する。電子ビームを
直径５０nmの円形に走査すると、図３（ｂ）に示すよう
に、ＧａＡｓバッファ層３２の表面中央にのみ酸化膜３
３を形成することができる。続いて、酸素分子を十分排
気し、塩素ガスをエッチング室に導入する。塩素ガス
は、ＧａＡｓバッファ層３２の表面であって、電子ビー
ムが走査されなかった領域に吸着した酸素を脱離させ
る。
を形成した試料をエッチング室に移送する。そして、Ｇ
ａＡｓバッファ層３２の表面に酸素分子を照射しなが
ら、電子ビーム（ｅ- ：ビーム径１０nm）を走査する。
ＧａＡｓバッファ層３２の表面に照射された酸素分子
は、電子ビームによって励起され、ＧａＡｓバッファ層
３２の表面と反応して酸化膜を形成する。電子ビームを
直径５０nmの円形に走査すると、図３（ｂ）に示すよう
に、ＧａＡｓバッファ層３２の表面中央にのみ酸化膜３
３を形成することができる。続いて、酸素分子を十分排
気し、塩素ガスをエッチング室に導入する。塩素ガス
は、ＧａＡｓバッファ層３２の表面であって、電子ビー
ムが走査されなかった領域に吸着した酸素を脱離させ
る。
【００２０】次に、試料を再びＭＯＭＢＥ室に移送す
る。そして、第１の実施例と同様に、ＴＭＧ及びＡｓ4
を用いてＧａＡｓ層３４を結晶成長させる。酸化膜３３
が、マスクとして作用するので、ＧａＡｓ層３４は、図
３（ｃ）に示すように選択的に成長する。続いて、Ａｓ
4 雰囲気下で、熱処理を施して酸化膜３３を除去し、図
３（ｄ）に示すように、ＧａＡｓバッファ層３２を露出
させる。こうして、ＧａＡｓバッファ層３２とＧａＡｓ
層３４とで段差が形成される。
る。そして、第１の実施例と同様に、ＴＭＧ及びＡｓ4
を用いてＧａＡｓ層３４を結晶成長させる。酸化膜３３
が、マスクとして作用するので、ＧａＡｓ層３４は、図
３（ｃ）に示すように選択的に成長する。続いて、Ａｓ
4 雰囲気下で、熱処理を施して酸化膜３３を除去し、図
３（ｄ）に示すように、ＧａＡｓバッファ層３２を露出
させる。こうして、ＧａＡｓバッファ層３２とＧａＡｓ
層３４とで段差が形成される。
【００２１】次に、第１の実施例と同様に条件で、図３
（ｅ）に示すようにＧａＡｓ層３４の側面にＧａＡｓ層
３５を横方向成長させる。これにより新たな段差が形成
されることになる。本実施例では、４分間の結晶成長を
行い、膜厚１０nmとした。続いて、ＭＢＥ法を用い、図
３（ｆ）に示すようにＡｌx Ｇａ1-x Ａｓ層３６（膜厚
１０nm、ｘ＝０．３）及びＧａＡｓ層３７（１原子層）
を試料表面全体に結晶成長させる。このときの試料の平
面図を図４に示す。新たな段差は、さらに別の段差を形
成し、開口部３８を構成する。なお、開口部３８の直径
は、主にＧａＡｓ層３５の膜厚により制御され、本実施
例では１０nmとした。
（ｅ）に示すようにＧａＡｓ層３４の側面にＧａＡｓ層
３５を横方向成長させる。これにより新たな段差が形成
されることになる。本実施例では、４分間の結晶成長を
行い、膜厚１０nmとした。続いて、ＭＢＥ法を用い、図
３（ｆ）に示すようにＡｌx Ｇａ1-x Ａｓ層３６（膜厚
１０nm、ｘ＝０．３）及びＧａＡｓ層３７（１原子層）
を試料表面全体に結晶成長させる。このときの試料の平
面図を図４に示す。新たな段差は、さらに別の段差を形
成し、開口部３８を構成する。なお、開口部３８の直径
は、主にＧａＡｓ層３５の膜厚により制御され、本実施
例では１０nmとした。
【００２２】次に、ＴＭＧ及びＡｓ4 を用いて、図３
（ｇ）に示すように、開口部３８内にＧａＡｓ層３９を
結晶成長させる。このときも、ＧａＡｓ層３５を結晶成
長させたときと同じ用に横方向成長させることにより、
ＧａＡｓ層３９は、ＧａＡｓ層３７の上面には結晶成長
せず、開口部３８内にのみ成長する。
（ｇ）に示すように、開口部３８内にＧａＡｓ層３９を
結晶成長させる。このときも、ＧａＡｓ層３５を結晶成
長させたときと同じ用に横方向成長させることにより、
ＧａＡｓ層３９は、ＧａＡｓ層３７の上面には結晶成長
せず、開口部３８内にのみ成長する。
【００２３】最後に、ＭＢＥ法を用いて、Ａｌx Ｇａ
1-x Ａｓ層４０を試料表面全面に結晶成長させて、図３
（ｈ）に示すように、ＧａＡｓ層３９を埋め込む。これ
により、ＧａＡｓ層３９が、周囲をＡｌx Ｇａ1-x Ａｓ
層３６及び４０で囲まれた量子箱が得られる。なお、Ｇ
ａＡｓ層の形状は、直径１０nm、高さ３０nmの円柱状で
ある。
1-x Ａｓ層４０を試料表面全面に結晶成長させて、図３
（ｈ）に示すように、ＧａＡｓ層３９を埋め込む。これ
により、ＧａＡｓ層３９が、周囲をＡｌx Ｇａ1-x Ａｓ
層３６及び４０で囲まれた量子箱が得られる。なお、Ｇ
ａＡｓ層の形状は、直径１０nm、高さ３０nmの円柱状で
ある。
【００２４】
【発明の効果】本発明によれば、選択成長により段差を
形成するようにしたので、段差の下端に微小面が形成さ
れず、ラテラルエピタキシー法によって、その形状及び
サイズが制御された量子構造を作製することができる。
形成するようにしたので、段差の下端に微小面が形成さ
れず、ラテラルエピタキシー法によって、その形状及び
サイズが制御された量子構造を作製することができる。
【００２５】また、酸化膜を選択成長用マスクとして使
用するので、超高真空連続工程で、量子細線及び量子箱
を作製することができる。
用するので、超高真空連続工程で、量子細線及び量子箱
を作製することができる。
【図１】本発明の第１の実施例の作製工程図である。
【図２】図１（ｆ）に示す試料の平面図である。
【図３】本発明の第２の実施例の作製工程図である。
【図４】図２（ｆ）に示す試料の平面図である。
１１ ＧａＡｓ（１１１）Ｂ基板 １２ ＧａＡｓバッファ層 １３ 酸化膜 １４ 開口部 １５ ＧａＡｓ層 １６ Ａｌx Ｇａ1-x Ａｓ層 １７ ＧａＡｓ層 １８ ＧａＡｓ層 １９ Ａｌx Ｇａ1-x Ａｓ層 ３１ ＧａＡｓ（１１１）Ｂ基板 ３２ ＧａＡｓバッファ層 ３３ 酸化膜 ３４ ＧａＡｓ層 ３５ ＧａＡｓ層 ３６ Ａｌx Ｇａ1-x Ａｓ層 ３７ ＧａＡｓ層 ３８ 開口部 ３９ ＧａＡｓ層 ４０ Ａｌx Ｇａ1-x Ａｓ層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 河西 秀典 茨城県つくば市二の宮４−８−３ パー クベルデつくば二の宮１−304 (72)発明者 井須 俊郎 大阪府豊中市北緑丘３丁目１−24−201 (56)参考文献 特開 平５−48077（ＪＰ，Ａ) 特開 平４−88628（ＪＰ，Ａ)
Claims (5)
- 【請求項１】 半導体基板の表面の所定領域に耐エッチ
ング薄膜を形成する工程と、前記耐エッチング薄膜をマ
スクとして第１の半導体層を結晶成長させて段差を形成
する工程と、前記耐エッチング薄膜を除去する工程と、
前記段差を利用しラテラルエピタキシー法を用いて第２
の半導体層を結晶成長させる工程とを含むことを特徴と
する量子構造作製方法。 - 【請求項２】 前記半導体基板の表面の所定領域に耐エ
ッチング薄膜を形成する工程が、前記半導体基板の表面
に全面にわたって酸化膜を形成する工程と、前記所定領
域を除く領域に電子線を照射することにより前記所定領
域を除く領域に形成された前記酸化膜を除去する工程を
含むことを特徴とする請求項１の量子構造作製方法。 - 【請求項３】 前記半導体基板の表面の所定領域に耐エ
ッチング薄膜を形成する工程が、前記所定領域を除く領
域に電子線を照射しながら前記酸化膜形成を行うことに
より前記所定領域にのみ前記酸化膜を形成するようにし
たことを特徴とする請求項１の量子構造作製方法。 - 【請求項４】 半導体基板の表面の所定領域に酸化膜を
形成する工程と、前記酸化膜をマスクとして第１の半導
体層を結晶成長させて段差を形成する工程と、前記酸化
膜を熱処理によって除去する工程と、前記半導体基板及
び前記第１の半導体層の表面に第２の半導体層を結晶成
長させて前記段差に基づく新たな段差を形成する工程
と、ラテラルエピタキシー法を用いて前記新たな段差の
側面に第３の半導体層を結晶成長させる工程と、前記第
２及び第３の半導体層の表面に第４の半導体層を結晶成
長させる工程とを含むことを特徴とする量子構造作製方
法。 - 【請求項５】 半導体基板の表面の所定領域に酸化膜を
形成する工程と、前記酸化膜をマスクとして第１の半導
体層を結晶成長させ第１の段差を形成する工程と、前記
酸化膜を熱処理によって除去する工程と、ラテラルエピ
タキシー法を用いて前記第１の段差の側面に第２の半導
体層を結晶成長させ第２の段差を形成する工程と、前記
半導体基板、前記第１の半導体層、及び前記第２の半導
体層の表面に第３の半導体層を結晶成長させて前記第２
の段差に基づく第３の段差を形成する工程と、ラテラル
エピタキシー法を用いて前記第３の段差の側面に第４の
半導体層を結晶成長させる工程と、前記第３及び第４の
半導体層の表面に第５の半導体層を結晶成長させる工程
とを含むことを特徴とする量子構造作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31161392A JP2671089B2 (ja) | 1992-11-20 | 1992-11-20 | 量子構造作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31161392A JP2671089B2 (ja) | 1992-11-20 | 1992-11-20 | 量子構造作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06163402A JPH06163402A (ja) | 1994-06-10 |
| JP2671089B2 true JP2671089B2 (ja) | 1997-10-29 |
Family
ID=18019363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31161392A Expired - Lifetime JP2671089B2 (ja) | 1992-11-20 | 1992-11-20 | 量子構造作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2671089B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1411538B1 (en) * | 2002-10-16 | 2011-01-26 | Carl Zeiss SMS GmbH | Method for focussed electron beam induced etching |
| EP1879221A4 (en) * | 2005-04-25 | 2011-08-03 | Riber | METHOD FOR MASKING AND METHOD FOR THREE-DIMENSIONAL MICROFABRICATION |
-
1992
- 1992-11-20 JP JP31161392A patent/JP2671089B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06163402A (ja) | 1994-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07263355A (ja) | 半導体装置の製造方法，半導体結晶表面のクリーニング方法，及び半導体装置 | |
| JPH06232100A (ja) | Ｉｉｉ−ｖ族半導体素子の表面不純物除去方法 | |
| JPH0794494A (ja) | 化合物半導体デバイスの作製方法 | |
| JP2671089B2 (ja) | 量子構造作製方法 | |
| JP2624167B2 (ja) | 量子細線・箱作製方法 | |
| JP2596027B2 (ja) | 化合物半導体結晶成長方法及び結晶成長装置 | |
| JP2897107B2 (ja) | 結晶成長方法 | |
| JP2650770B2 (ja) | 縦型超格子素子の製造方法 | |
| JPH04306821A (ja) | 化合物半導体結晶成長方法 | |
| JP3070211B2 (ja) | 量子箱作製方法 | |
| JP2560601B2 (ja) | 元素半導体基板上の金属膜／化合物半導体積層構造の製造方法 | |
| JPH0590612A (ja) | 半導体細線形成方法 | |
| JP2891114B2 (ja) | 半導体のパターン形成方法 | |
| JP2729866B2 (ja) | 化合物半導体エピタキシャル成長方法 | |
| JPH0430578A (ja) | 半導体量子箱構造の製造方法 | |
| JP3247424B2 (ja) | 三−五族化合物半導体のガスエッチング方法 | |
| JPH05234968A (ja) | Ｉｉｉ−ｖ族化合物半導体のガスエッチング方法 | |
| JP2717165B2 (ja) | 化合物半導体の構造形成方法 | |
| JPH05267793A (ja) | 化合物半導体の結晶成長方法 | |
| JPH10289997A (ja) | 半導体量子構造およびその製造方法 | |
| JPH0864530A (ja) | 選択成長方法 | |
| JPH08236501A (ja) | 半導体微小ドットの製造方法 | |
| JPH01319987A (ja) | 半導体レーザの製造方法 | |
| JPS6134987A (ja) | 半導体レ−ザの製造方法 | |
| JPH0832047A (ja) | 半導体微細構造の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970520 |