JP2671089B2 - Quantum structure fabrication method - Google Patents
Quantum structure fabrication methodInfo
- Publication number
- JP2671089B2 JP2671089B2 JP31161392A JP31161392A JP2671089B2 JP 2671089 B2 JP2671089 B2 JP 2671089B2 JP 31161392 A JP31161392 A JP 31161392A JP 31161392 A JP31161392 A JP 31161392A JP 2671089 B2 JP2671089 B2 JP 2671089B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- oxide film
- layer
- gaas
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】[0001]
【産業上の利用分野】本発明は、量子細線及び量子箱等
の量子構造の作製方法に関し、特に、超真空一貫プロセ
スによる量子構造の作製方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for producing a quantum structure such as a quantum wire and a quantum box, and more particularly to a method for producing a quantum structure by an ultra-vacuum integrated process.
【０００２】[0002]
【従来の技術】従来、量子細線及び量子箱等の量子構造
を作製する方法として選択成長法が知られている。この
選択成長法は、例えば、ＧａＡｓ（１１１）Ｂ基板の表
面にＳｉＯ2 膜を形成して、フォトリソグラフィー等の
技術を用いてＳｉＯ2 膜のパターニングを行い、パター
ニングされたＳｉＯ2 膜をマスクとして利用して、有機
金属化学気相成長法（ＭＯＣＶＤ法）を用いてＧａＡｓ
或いはＡｌＧａＡｓを選択的にエピタキシャル成長させ
る方法である。この様な選択成長法は、例えば、アプラ
イド・フィジックス・レターズ、第５７巻（１９９
０）、１２０９〜１２１１頁、及び同誌、第５８巻（１
９９１）、２０１８〜２０２０頁に記載されている。2. Description of the Related Art Conventionally, a selective growth method has been known as a method for producing a quantum structure such as a quantum wire and a quantum box. In this selective growth method, for example, an SiO 2 film is formed on the surface of a GaAs (111) B substrate, the SiO 2 film is patterned using a technique such as photolithography, and the patterned SiO 2 film is used as a mask. Utilizing metal-organic chemical vapor deposition (MOCVD)
Alternatively, it is a method of selectively epitaxially growing AlGaAs. Such a selective growth method is described in, for example, Applied Physics Letters, Vol. 57 (199).
0), pp. 1209-1211, and Vol. 58 (1).
991), pages 2018-2020.
【０００３】また、マスクを使用せずに量子構造を作製
する方法として、所謂ラテラルエピタキシー法を利用す
る方法が試みられている。ラテラルエピタキシー法は、
例えば、ＧａＡｓ（１１１）Ｂ基板の表面に段差を設
け、所定の条件下で、ＭＯＣＶＤ法を用いてＧａＡｓを
エピタキシャル成長させると、有機金属熱分解の面指数
の依存性により、段差の側壁部のみにＧａＡｓが成長す
ることを利用する方法である。この様なラテラルエピタ
キシー法は、ジャーナル・オブ・クリスタル・グロー
ス、１０８巻（１９９１）、７３頁に記載されている。As a method for producing a quantum structure without using a mask, a method utilizing so-called lateral epitaxy has been attempted. The lateral epitaxy method is
For example, when a step is formed on the surface of a GaAs (111) B substrate and GaAs is epitaxially grown by MOCVD under a predetermined condition, only the side wall of the step is formed due to the dependence of the surface index of the metal organic thermal decomposition. This is a method that utilizes the growth of GaAs. Such a lateral epitaxy method is described in Journal of Crystal Growth, Volume 108 (1991), page 73.
【０００４】[0004]
【発明が解決しようとする課題】しかしながら、ＭＯＣ
ＶＤ法は、大気圧下或いは低真空下でエピタキシャル成
長を行うものであるため、選択成長用マスクの形成、及
びパターニングを含む超高真空連続工程の実現には不向
きであるという問題点がある。However, the MOC
Since the VD method performs epitaxial growth under atmospheric pressure or low vacuum, it has a problem that it is not suitable for forming an ultrahigh vacuum continuous process including formation of a mask for selective growth and patterning.
【０００５】また、選択成長用マスク材として使用され
るＳｉＯ2 膜は、湿式エッチングまたはプラズマエッチ
ングを行わなければ除去することが出来ない。即ち、湿
式エッチングでは、大気中に基板を取り出さなければな
らず、超高真空連続工程を実現することができないうえ
に、基板表面が汚染されるという問題点がある。また、
プラズマエッチングでは、基板表面に損傷を与え、以後
の結晶成長に悪影響を与えてしまうという問題点があ
る。The SiO 2 film used as a mask material for selective growth cannot be removed unless wet etching or plasma etching is performed. That is, the wet etching has a problem that the substrate must be taken out into the atmosphere, the ultra-high vacuum continuous process cannot be realized, and the substrate surface is contaminated. Also,
Plasma etching has a problem that it damages the substrate surface and adversely affects subsequent crystal growth.
【０００６】さらに、ラテラルエピタキシー法では、基
板に段差を形成するために行われるエッチングによっ
て、段差の下端に微小面（ファセット）が形成され、こ
の微小面の影響によって、ラテラルエピタキシーによる
結晶成長層の形状の制御を不能にしてしまうという問題
点がある。Further, in the lateral epitaxy method, a minute facet is formed at the lower end of the step due to etching performed to form a step on the substrate, and due to the influence of the minute face, a crystal growth layer of the lateral epitaxy is formed. There is a problem that the shape cannot be controlled.
【０００７】本発明は、超高真空連続工程に対応可能
で、量子細線及び量子箱のように形状が制御された量子
構造を作製する方法を提供することを目的とする。It is an object of the present invention to provide a method of manufacturing a quantum structure having a controlled shape, such as a quantum wire and a quantum box, which can be applied to an ultrahigh vacuum continuous process.
【０００８】[0008]
【課題を解決するための手段】本発明によれば、半導体
基板の表面の所定領域に耐エッチング薄膜を形成する工
程と、前記酸化膜をマスクとして第１の半導体層を結晶
成長させて段差を形成する工程と、前記酸化膜を熱処理
によって除去する工程と、前記段差を利用してラテラル
エピタキシー法により第２の半導体層を結晶成長させる
工程とを含むことを特徴とする量子構造作製方法が得ら
れる。According to the present invention, a step of forming an etching resistant thin film on a predetermined region of a surface of a semiconductor substrate, and a step of forming a step by crystallizing the first semiconductor layer by using the oxide film as a mask. A quantum structure manufacturing method including a step of forming, a step of removing the oxide film by heat treatment, and a step of crystal-growing the second semiconductor layer by a lateral epitaxy method using the step difference are obtained. To be
【０００９】[0009]
【実施例】以下に図面を参照して本発明の実施例を説明
する。図１に本発明の第１の実施例を示す。ここではＧ
ａＡｓ／ＡｌＧａＡｓヘテロ結晶系量子細線の作製方法
について説明する。なお、本実施例では、超高真空にそ
れぞれ対応可能な、基板表面に酸化膜を形成するための
基板処理室、微細電子ビームを発生する電子銃を備えた
エッチング室、トリメチルガリウム、金属ヒ素、金属ガ
リウム、及び金属アルミニウムを成長用原料として備え
たＭＯＭＢＥ室、及びこれらの室を接続して基板の室間
移動を可能にする基板交換室を有する装置を使用するも
のとする。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 shows a first embodiment of the present invention. Here G
A method of manufacturing an aAs / AlGaAs heterocrystal quantum wire will be described. In this example, a substrate processing chamber for forming an oxide film on the substrate surface, an etching chamber equipped with an electron gun for generating a fine electron beam, trimethylgallium, metallic arsenic, which are compatible with ultra-high vacuum, respectively, An apparatus having a MONBE chamber provided with metallic gallium and metallic aluminum as growth materials, and a substrate exchange chamber which connects these chambers and enables the inter-chamber movement of the substrate is used.
【００１０】まず、ＧａＡｓ（１１１）Ｂ基板１１をＭ
ＯＭＢＥ室（図示せず）に導入する。基板１１の表面
は、予め、硫酸系湿式エッチングされ、表面加工損傷層
は除去されている。ＭＯＭＢＥ室に導入された基板１１
は、ヒ素雰囲気下で６２０℃に加熱され、表面に形成さ
れた自然酸化膜が除去される。次に、基板の温度を５３
０℃に下げ、固体原料（金属ヒ素及び金属ガリウム）を
使用してＧａＡｓバッファ層１２（膜厚５０nm）を結晶
成長させる。First, the GaAs (111) B substrate 11 is set to M
It is introduced into an OMBE room (not shown). The surface of the substrate 11 is previously wet-etched with sulfuric acid to remove the surface processing damage layer. Substrate 11 introduced into MONBE room
Is heated to 620 ° C. in an arsenic atmosphere to remove the native oxide film formed on the surface. Next, the substrate temperature is set to 53
The temperature is lowered to 0 ° C., and the GaAs buffer layer 12 (film thickness 50 nm) is crystal-grown using solid raw materials (metal arsenic and metal gallium).
【００１１】次に、基板１１上にＧａＡｓバッファ層１
２が形成された試料を、基板交換室（図示せず）を介し
て基板処理室（図示せず）に移送する。移送は、各室を
超高真空状態に保ったまま行われる。移送後、基板処理
室に高純度酸素を充満させ、試料の表面、即ち、ＧａＡ
ｓバッファ層１２の表面にハロゲンランプの光を照射す
る。すると、ＧａＡｓバッファ層１２の表面には酸化膜
１３が形成される。この試料の断面図を図１（ａ）に示
す。Next, the GaAs buffer layer 1 is formed on the substrate 11.
The sample on which 2 is formed is transferred to a substrate processing chamber (not shown) via a substrate exchange chamber (not shown). The transfer is performed while each chamber is kept in an ultra-high vacuum state. After the transfer, the substrate processing chamber is filled with high-purity oxygen, and the surface of the sample, that is, GaA
The surface of the s buffer layer 12 is irradiated with light from a halogen lamp. Then, the oxide film 13 is formed on the surface of the GaAs buffer layer 12. A cross-sectional view of this sample is shown in FIG.
【００１２】酸化膜１３形成後、基板処理室を再び高真
空状態にする。そして、試料を、再び試料交換室を介し
てエッチング室（図示せず）へ移送する。そして、試料
を７０℃に加熱し、塩素照射（Cl2 ：７×１０16分子／
cm2 s ）しながら電子ビーム（ｅ- ：ビーム径２０nm）
で基板上の所定領域を走査する。すると第１図（ｂ）に
示すように、電子ビームを走査させた領域の酸化膜が選
択的にエッチングされ、ＧａＡｓバッファ層１２が露出
する開口部１４が形成される。After the oxide film 13 is formed, the substrate processing chamber is brought to a high vacuum state again. Then, the sample is transferred again to the etching chamber (not shown) via the sample exchange chamber. Then, the sample was heated to 70 ° C., and chlorine irradiation (Cl 2 : 7 × 10 16 molecule /
cm 2 s) while the electron beam (e -: beam diameter 20nm)
Then, a predetermined area on the substrate is scanned. Then, as shown in FIG. 1B, the oxide film in the region scanned with the electron beam is selectively etched, and the opening 14 exposing the GaAs buffer layer 12 is formed.
【００１３】次に、試料をＭＯＭＢＥ室に移送する。そ
して、試料をＡｓ4 雰囲気中におき、４５０℃に加熱し
て、トリメチルガリウム（ＴＭＧ）を照射する。ここ
で、Ａｓ4 圧を１×１０-5Torr、ＴＭＧの流量を１．０
sccmとし、この状態を１０分間保持すると、図１（ｃ）
に示すように、膜厚３０nmのＧａＡｓ層１５が、開口部
１４にのみ成長した。この後、ＴＭＧの照射を停止し、
Ａｓ4 雰囲気中で試料の温度を６３０℃に加熱すると、
図１（ｄ）に示すように、酸化膜１３が除去される。こ
うして、ＧａＡｓバッファ層１２とＧａＡｓ層１５とに
よって、段差が形成される。Next, the sample is transferred to the MOMBE chamber. Then, the sample is placed in an As 4 atmosphere, heated to 450 ° C., and irradiated with trimethylgallium (TMG). Here, the As 4 pressure is 1 × 10 −5 Torr, and the flow rate of TMG is 1.0.
When this state is maintained for 10 minutes as sccm, FIG. 1 (c)
As shown in, a GaAs layer 15 having a film thickness of 30 nm was grown only in the opening 14. After this, the irradiation of TMG is stopped,
When the sample temperature is heated to 630 ° C in the As 4 atmosphere,
As shown in FIG. 1D, the oxide film 13 is removed. Thus, the GaAs buffer layer 12 and the GaAs layer 15 form a step.
【００１４】続いて、同じくＭＯＭＢＥ室において、金
属ヒ素、金属ガリウム、及び金属アルミニウムをそれぞ
れクヌードセンセルを用いて蒸発させ、所謂固体ソース
の分子線エピタキシー法（ＭＢＥ）を用いて、図１
（ｅ）に示すように、Ａｌx Ｇａ1-x Ａｓ層１６（膜厚
１０nm、ｘ＝０．３）を結晶成長させる。また、金属ヒ
素及び金属ガリウムのみを蒸発させて、ＧａＡｓ層１７
を１原子層結晶成長させる。ここで、ＧａＡｓ層１５を
結晶成長させることにより形成された段差は、ＧａＡｓ
層１７の表面で新たな段差を形成する。Subsequently, metal arsenic, metal gallium, and metal aluminum are evaporated in the MOMBE chamber using a Knudsen cell, and the so-called solid-source molecular beam epitaxy method (MBE) is used.
As shown in (e), the Al x Ga 1-x As layer 16 (film thickness 10 nm, x = 0.3) is crystal-grown. Further, only the arsenic metal and the gallium metal are evaporated to form the GaAs layer 17
Is grown by one atomic layer crystal. Here, the step formed by crystal growth of the GaAs layer 15 is
A new step is formed on the surface of the layer 17.
【００１５】次に、同じくＭＯＭＢＥ室において、試料
の温度を５３０℃に下げ、Ａｓ4 圧４×１０-5Torr、Ｔ
ＭＧ流量１．０sccmで、ＧａＡｓ層を結晶成長させた。
この成長条件下では、ＧａＡｓ（１１１）Ｂ面上では結
晶成長が起こらない。即ち、図１（ｆ）に示すように、
ＧａＡｓ層１７の表面であって、図の上方に向かう面に
は結晶成長が起こらず、図の側方に向かう面にのみＧａ
Ａｓ層１８が結晶成長する。換言すれば、ＧａＡｓ層１
７の段差の側面にのみＧａＡｓ層１８が結晶成長する。
これがラテラルエピタキシー法と呼ばれる方法である。
この結晶成長により、ＧａＡｓ層１８は、１２分間で３
０nmの膜厚となった。この試料の平面図を図２に示す。
図１（ｆ）及び図２より明らかなように、上記工程によ
り、断面形状が３０nm×３０nmの正方形のＧａＡｓ細線
を形成することができた。Next, in the same MOMBE chamber, the temperature of the sample was lowered to 530 ° C., and the As 4 pressure was 4 × 10 -5 Torr, T.
A GaAs layer was grown at an MG flow rate of 1.0 sccm.
Under this growth condition, crystal growth does not occur on the GaAs (111) B plane. That is, as shown in FIG.
On the surface of the GaAs layer 17, crystal growth does not occur on the surface facing the upper side of the figure, and Ga only on the surface facing the side of the figure.
The As layer 18 undergoes crystal growth. In other words, the GaAs layer 1
The GaAs layer 18 grows only on the side surface of the step 7.
This is a method called the lateral epitaxy method.
Due to this crystal growth, the GaAs layer 18 is formed in 3 minutes in 12 minutes.
The film thickness was 0 nm. A plan view of this sample is shown in FIG.
As is clear from FIG. 1 (f) and FIG. 2, a square GaAs thin wire having a cross-sectional shape of 30 nm × 30 nm could be formed by the above process.
【００１６】次に、ＭＢＥ法により、図１（ｆ）に示す
ように、ＧａＡｓ層１７及びＧａＡｓ層１８の表面にＡ
ｌx Ｇａ1-x Ａｓ層１９を結晶成長させ、ＧａＡｓ層１
８を埋め込む。これにより、ＧａＡｓ層１８が、周囲を
Ａｌx Ｇａ1-x Ａｓ層１６及び１９によって囲まれた量
子細線を実現できる。Next, by the MBE method, as shown in FIG. 1 (f), A is formed on the surfaces of the GaAs layer 17 and the GaAs layer 18.
The l x Ga 1-x As layer 19 is crystal-grown, and the GaAs layer 1
Embed 8 Accordingly, the GaAs layer 18 can realize a quantum wire surrounded by the Al x Ga 1-x As layers 16 and 19.
【００１７】次に、図３を参照して本発明の第２の実施
例を説明する。本実施例においても、第１の実施例で使
用した装置と同じ装置を使用するものとする。Next, a second embodiment of the present invention will be described with reference to FIG. Also in this embodiment, the same device as that used in the first embodiment is used.
【００１８】まず、第１の実施例と同様、ＧａＡｓ（１
１１）Ｂ基板３１をＭＯＭＢＥ室に導入する。そして、
第３図（ａ）に示すように、ＧａＡｓ（１１１）Ｂ基板
３１上にＧａＡｓバッファ層３２を結晶成長させる。First, as in the first embodiment, GaAs (1
11) The B substrate 31 is introduced into the MONBE chamber. And
As shown in FIG. 3A, the GaAs buffer layer 32 is crystal-grown on the GaAs (111) B substrate 31.
【００１９】次に基板３１上にＧａＡｓバッファ層３２
を形成した試料をエッチング室に移送する。そして、Ｇ
ａＡｓバッファ層３２の表面に酸素分子を照射しなが
ら、電子ビーム（ｅ- ：ビーム径１０nm）を走査する。
ＧａＡｓバッファ層３２の表面に照射された酸素分子
は、電子ビームによって励起され、ＧａＡｓバッファ層
３２の表面と反応して酸化膜を形成する。電子ビームを
直径５０nmの円形に走査すると、図３（ｂ）に示すよう
に、ＧａＡｓバッファ層３２の表面中央にのみ酸化膜３
３を形成することができる。続いて、酸素分子を十分排
気し、塩素ガスをエッチング室に導入する。塩素ガス
は、ＧａＡｓバッファ層３２の表面であって、電子ビー
ムが走査されなかった領域に吸着した酸素を脱離させ
る。Next, the GaAs buffer layer 32 is formed on the substrate 31.
The sample formed with is transferred to the etching chamber. And G
While irradiating oxygen molecules on the surface of the aAs buffer layer 32, an electron beam (e − : beam diameter 10 nm) is scanned.
Oxygen molecules irradiated on the surface of the GaAs buffer layer 32 are excited by the electron beam and react with the surface of the GaAs buffer layer 32 to form an oxide film. When the electron beam is scanned in a circle with a diameter of 50 nm, as shown in FIG. 3B, the oxide film 3 is formed only on the center of the surface of the GaAs buffer layer 32.
3 can be formed. Subsequently, oxygen molecules are sufficiently exhausted, and chlorine gas is introduced into the etching chamber. The chlorine gas desorbs oxygen adsorbed on the surface of the GaAs buffer layer 32 where the electron beam has not been scanned.
【００２０】次に、試料を再びＭＯＭＢＥ室に移送す
る。そして、第１の実施例と同様に、ＴＭＧ及びＡｓ4
を用いてＧａＡｓ層３４を結晶成長させる。酸化膜３３
が、マスクとして作用するので、ＧａＡｓ層３４は、図
３（ｃ）に示すように選択的に成長する。続いて、Ａｓ
4 雰囲気下で、熱処理を施して酸化膜３３を除去し、図
３（ｄ）に示すように、ＧａＡｓバッファ層３２を露出
させる。こうして、ＧａＡｓバッファ層３２とＧａＡｓ
層３４とで段差が形成される。Next, the sample is transferred to the MOMBE chamber again. Then, as in the first embodiment, TMG and As 4
The GaAs layer 34 is crystal-grown by using. Oxide film 33
However, since it acts as a mask, the GaAs layer 34 selectively grows as shown in FIG. Then, As
In an atmosphere of 4 atmospheres, a heat treatment is performed to remove the oxide film 33 and expose the GaAs buffer layer 32 as shown in FIG. Thus, the GaAs buffer layer 32 and the GaAs
A step is formed with the layer 34.
【００２１】次に、第１の実施例と同様に条件で、図３
（ｅ）に示すようにＧａＡｓ層３４の側面にＧａＡｓ層
３５を横方向成長させる。これにより新たな段差が形成
されることになる。本実施例では、４分間の結晶成長を
行い、膜厚１０nmとした。続いて、ＭＢＥ法を用い、図
３（ｆ）に示すようにＡｌx Ｇａ1-x Ａｓ層３６（膜厚
１０nm、ｘ＝０．３）及びＧａＡｓ層３７（１原子層）
を試料表面全体に結晶成長させる。このときの試料の平
面図を図４に示す。新たな段差は、さらに別の段差を形
成し、開口部３８を構成する。なお、開口部３８の直径
は、主にＧａＡｓ層３５の膜厚により制御され、本実施
例では１０nmとした。Next, under the same conditions as in the first embodiment, FIG.
As shown in (e), the GaAs layer 35 is laterally grown on the side surface of the GaAs layer 34. As a result, a new step is formed. In this example, crystal growth was performed for 4 minutes to a film thickness of 10 nm. Then, using the MBE method, as shown in FIG. 3F, the Al x Ga 1-x As layer 36 (film thickness 10 nm, x = 0.3) and the GaAs layer 37 (one atomic layer) are formed.
Is grown on the entire sample surface. A plan view of the sample at this time is shown in FIG. The new step forms another step to form the opening 38. The diameter of the opening 38 is controlled mainly by the film thickness of the GaAs layer 35, and is 10 nm in this embodiment.
【００２２】次に、ＴＭＧ及びＡｓ4 を用いて、図３
（ｇ）に示すように、開口部３８内にＧａＡｓ層３９を
結晶成長させる。このときも、ＧａＡｓ層３５を結晶成
長させたときと同じ用に横方向成長させることにより、
ＧａＡｓ層３９は、ＧａＡｓ層３７の上面には結晶成長
せず、開口部３８内にのみ成長する。Next, using TMG and As 4 , as shown in FIG.
As shown in (g), the GaAs layer 39 is crystal-grown in the opening 38. Also at this time, by laterally growing the GaAs layer 35 in the same manner as when the crystal was grown,
The GaAs layer 39 does not grow on the upper surface of the GaAs layer 37 but only in the opening 38.
【００２３】最後に、ＭＢＥ法を用いて、Ａｌx Ｇａ
1-x Ａｓ層４０を試料表面全面に結晶成長させて、図３
（ｈ）に示すように、ＧａＡｓ層３９を埋め込む。これ
により、ＧａＡｓ層３９が、周囲をＡｌx Ｇａ1-x Ａｓ
層３６及び４０で囲まれた量子箱が得られる。なお、Ｇ
ａＡｓ層の形状は、直径１０nm、高さ３０nmの円柱状で
ある。Finally, using the MBE method, Al x Ga
The crystal growth of the 1-x As layer 40 over the entire surface of the sample is performed as shown in FIG.
As shown in (h), the GaAs layer 39 is embedded. As a result, the GaAs layer 39 has a periphery of Al x Ga 1 -x As.
A quantum box surrounded by layers 36 and 40 is obtained. Note that G
The shape of the aAs layer is a column having a diameter of 10 nm and a height of 30 nm.
【００２４】[0024]
【発明の効果】本発明によれば、選択成長により段差を
形成するようにしたので、段差の下端に微小面が形成さ
れず、ラテラルエピタキシー法によって、その形状及び
サイズが制御された量子構造を作製することができる。According to the present invention, since the step is formed by the selective growth, a minute surface is not formed at the lower end of the step, and the quantum structure whose shape and size are controlled by the lateral epitaxy method is provided. Can be made.
【００２５】また、酸化膜を選択成長用マスクとして使
用するので、超高真空連続工程で、量子細線及び量子箱
を作製することができる。Further, since the oxide film is used as a mask for selective growth, quantum wires and quantum boxes can be manufactured in an ultrahigh vacuum continuous process.
【図１】本発明の第１の実施例の作製工程図である。FIG. 1 is a manufacturing process diagram of a first embodiment of the present invention.
【図２】図１（ｆ）に示す試料の平面図である。FIG. 2 is a plan view of the sample shown in FIG.
【図３】本発明の第２の実施例の作製工程図である。FIG. 3 is a manufacturing process diagram of a second embodiment of the present invention.
【図４】図２（ｆ）に示す試料の平面図である。FIG. 4 is a plan view of the sample shown in FIG.
１１ ＧａＡｓ（１１１）Ｂ基板 １２ ＧａＡｓバッファ層 １３ 酸化膜 １４ 開口部 １５ ＧａＡｓ層 １６ Ａｌx Ｇａ1-x Ａｓ層 １７ ＧａＡｓ層 １８ ＧａＡｓ層 １９ Ａｌx Ｇａ1-x Ａｓ層 ３１ ＧａＡｓ（１１１）Ｂ基板 ３２ ＧａＡｓバッファ層 ３３ 酸化膜 ３４ ＧａＡｓ層 ３５ ＧａＡｓ層 ３６ Ａｌx Ｇａ1-x Ａｓ層 ３７ ＧａＡｓ層 ３８ 開口部 ３９ ＧａＡｓ層 ４０ Ａｌx Ｇａ1-x Ａｓ層11 GaAs (111) B Substrate 12 GaAs Buffer Layer 13 Oxide Film 14 Opening 15 GaAs Layer 16 Al x Ga 1-x As Layer 17 GaAs Layer 18 GaAs Layer 19 Al x Ga 1-x As Layer 31 GaAs (111) B Substrate 32 GaAs buffer layer 33 Oxide film 34 GaAs layer 35 GaAs layer 36 Al x Ga 1-x As layer 37 GaAs layer 38 Opening 39 GaAs layer 40 Al x Ga 1-x As layer
───────────────────────────────────────────────────── フロントページの続き (72)発明者 河西 秀典 茨城県つくば市二の宮４−８−３ パー クベルデつくば二の宮１−304 (72)発明者 井須 俊郎 大阪府豊中市北緑丘３丁目１−24−201 (56)参考文献 特開 平５−48077（ＪＰ，Ａ) 特開 平４−88628（ＪＰ，Ａ) ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Hidenori Kasai, 4-8-3 Ninomiya, Tsukuba City, Ibaraki Prefecture 1-304, Park Verde Tsukuba Ninomiya (72) Inventor, Toshiro Isu 3-12, Kitakamidoka, Toyonaka City, Osaka Prefecture -201 (56) Reference JP-A-5-48077 (JP, A) JP-A-4-88628 (JP, A)
Claims (5)
ング薄膜を形成する工程と、前記耐エッチング薄膜をマ
スクとして第１の半導体層を結晶成長させて段差を形成
する工程と、前記耐エッチング薄膜を除去する工程と、
前記段差を利用しラテラルエピタキシー法を用いて第２
の半導体層を結晶成長させる工程とを含むことを特徴と
する量子構造作製方法。1. A step of forming an etching resistant thin film on a predetermined region of a surface of a semiconductor substrate, a step of crystal-growing a first semiconductor layer using the etching resistant thin film as a mask to form a step, and the etching resistant thin film. The step of removing
The second step is performed by using the step and using a lateral epitaxy method.
And a step of crystal-growing the semiconductor layer.
ッチング薄膜を形成する工程が、前記半導体基板の表面
に全面にわたって酸化膜を形成する工程と、前記所定領
域を除く領域に電子線を照射することにより前記所定領
域を除く領域に形成された前記酸化膜を除去する工程を
含むことを特徴とする請求項１の量子構造作製方法。2. A step of forming an etching resistant thin film on a predetermined area of the surface of the semiconductor substrate, a step of forming an oxide film on the entire surface of the semiconductor substrate, and an area other than the predetermined area irradiated with an electron beam. The method for producing a quantum structure according to claim 1, further comprising a step of removing the oxide film formed in a region other than the predetermined region by performing the above.
ッチング薄膜を形成する工程が、前記所定領域を除く領
域に電子線を照射しながら前記酸化膜形成を行うことに
より前記所定領域にのみ前記酸化膜を形成するようにし
たことを特徴とする請求項１の量子構造作製方法。3. The step of forming an etching resistant thin film on a predetermined area of the surface of the semiconductor substrate, wherein the oxide film is formed while irradiating an area other than the predetermined area with an electron beam, thereby forming the oxide film only on the predetermined area. The method for producing a quantum structure according to claim 1, wherein an oxide film is formed.
形成する工程と、前記酸化膜をマスクとして第１の半導
体層を結晶成長させて段差を形成する工程と、前記酸化
膜を熱処理によって除去する工程と、前記半導体基板及
び前記第１の半導体層の表面に第２の半導体層を結晶成
長させて前記段差に基づく新たな段差を形成する工程
と、ラテラルエピタキシー法を用いて前記新たな段差の
側面に第３の半導体層を結晶成長させる工程と、前記第
２及び第３の半導体層の表面に第４の半導体層を結晶成
長させる工程とを含むことを特徴とする量子構造作製方
法。4. A step of forming an oxide film on a predetermined region of a surface of a semiconductor substrate, a step of crystal-growing a first semiconductor layer using the oxide film as a mask to form a step, and a heat treatment of the oxide film. A step of removing, a step of crystallizing a second semiconductor layer on the surfaces of the semiconductor substrate and the first semiconductor layer to form a new step based on the step, and a new step using the lateral epitaxy method. A method for producing a quantum structure, comprising: a step of crystal-growing a third semiconductor layer on a side surface of a step; and a step of crystal-growing a fourth semiconductor layer on surfaces of the second and third semiconductor layers. .
形成する工程と、前記酸化膜をマスクとして第１の半導
体層を結晶成長させ第１の段差を形成する工程と、前記
酸化膜を熱処理によって除去する工程と、ラテラルエピ
タキシー法を用いて前記第１の段差の側面に第２の半導
体層を結晶成長させ第２の段差を形成する工程と、前記
半導体基板、前記第１の半導体層、及び前記第２の半導
体層の表面に第３の半導体層を結晶成長させて前記第２
の段差に基づく第３の段差を形成する工程と、ラテラル
エピタキシー法を用いて前記第３の段差の側面に第４の
半導体層を結晶成長させる工程と、前記第３及び第４の
半導体層の表面に第５の半導体層を結晶成長させる工程
とを含むことを特徴とする量子構造作製方法。5. A step of forming an oxide film on a predetermined region of a surface of a semiconductor substrate, a step of crystal-growing a first semiconductor layer using the oxide film as a mask to form a first step, and a step of forming the oxide film. Removing by heat treatment, forming a second step by crystal growth of a second semiconductor layer on a side surface of the first step using a lateral epitaxy method, the semiconductor substrate, the first semiconductor layer And crystallizing a third semiconductor layer on the surface of the second semiconductor layer to form the second semiconductor layer.
Forming a third step based on the step of the third step, crystallizing a fourth semiconductor layer on a side surface of the third step using a lateral epitaxy method, and forming a third semiconductor layer on the side surface of the third step. And a step of growing a crystal of a fifth semiconductor layer on the surface thereof.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31161392A JP2671089B2 (en) | 1992-11-20 | 1992-11-20 | Quantum structure fabrication method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31161392A JP2671089B2 (en) | 1992-11-20 | 1992-11-20 | Quantum structure fabrication method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06163402A JPH06163402A (en) | 1994-06-10 |
| JP2671089B2 true JP2671089B2 (en) | 1997-10-29 |
Family
ID=18019363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31161392A Expired - Lifetime JP2671089B2 (en) | 1992-11-20 | 1992-11-20 | Quantum structure fabrication method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2671089B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1411538B1 (en) * | 2002-10-16 | 2011-01-26 | Carl Zeiss SMS GmbH | Method for focussed electron beam induced etching |
| WO2006114886A1 (en) * | 2005-04-25 | 2006-11-02 | Riber | Method of mask forming and method of three-dimensional microfabrication |
-
1992
- 1992-11-20 JP JP31161392A patent/JP2671089B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06163402A (en) | 1994-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07263355A (en) | Manufacture of semiconductor device, surface cleaning method of semiconductor crystal, and semiconductor device | |
| JPH06232100A (en) | Surface impurity removal of iii-v group semiconductor element | |
| JPH0794494A (en) | Manufacture of compound semiconductor device | |
| JP2671089B2 (en) | Quantum structure fabrication method | |
| JP2624167B2 (en) | How to make quantum wires and boxes | |
| JP2596027B2 (en) | Compound semiconductor crystal growth method and crystal growth apparatus | |
| JP2897107B2 (en) | Crystal growth method | |
| JP2650770B2 (en) | Manufacturing method of vertical superlattice element | |
| JP2794506B2 (en) | Compound semiconductor heteroepitaxial growth method | |
| JPH04306821A (en) | Compound semiconductor crystal growth method | |
| JP3070211B2 (en) | Quantum box fabrication method | |
| JP2560601B2 (en) | Method for manufacturing metal film / compound semiconductor laminated structure on elemental semiconductor substrate | |
| JPH0590612A (en) | Formation of semiconductor fine wiring | |
| JP2891114B2 (en) | Semiconductor pattern formation method | |
| JP2729866B2 (en) | Compound semiconductor epitaxial growth method | |
| JPH0430578A (en) | Manufacture of semiconductor quantum box structure | |
| JP3247424B2 (en) | Gas etching method for group III-V compound semiconductor | |
| JPH05234968A (en) | Gas-etching method for iii-v compound semiconductor | |
| JP2717165B2 (en) | Method for forming structure of compound semiconductor | |
| JPH05267793A (en) | Growth method of compound semiconductor crystal | |
| JPH10289997A (en) | Semiconductor quantum structure and its manufacture | |
| JPH0864530A (en) | Selective growing method | |
| JPH08236501A (en) | Manufacture of semiconductor micro-dot | |
| JPH01319987A (en) | Manufacture of semiconductor laser | |
| JPS6134987A (en) | Manufacture of semiconductor laser |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970520 |