JP2669851B2 - Failure notification method - Google Patents
Failure notification methodInfo
- Publication number
- JP2669851B2 JP2669851B2 JP63091679A JP9167988A JP2669851B2 JP 2669851 B2 JP2669851 B2 JP 2669851B2 JP 63091679 A JP63091679 A JP 63091679A JP 9167988 A JP9167988 A JP 9167988A JP 2669851 B2 JP2669851 B2 JP 2669851B2
- Authority
- JP
- Japan
- Prior art keywords
- fault
- abnormality
- notification
- level
- failure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Monitoring And Testing Of Exchanges (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はディジタル交換機の障害通知方式に関する。Description: TECHNICAL FIELD The present invention relates to a failure notification system for a digital exchange.
従来、ディジタル交換機において、ダイレクトメモリ
アクセス等を行う回路で、何らかの異常を検出した場合
のその障害通知方式は、異常を検出した装置自体がそれ
ぞれ直接処理装置に対して障害通知を行うというもので
あった。Conventionally, in a digital exchange, a fault notification method for detecting an abnormality in a circuit that performs direct memory access or the like is such that the apparatus itself that has detected the abnormality directly notifies the processing apparatus of the failure. Was.
この従来技術を図で説明すると第３図に示すようにな
る。FIG. 3 illustrates this prior art.
このディジタル交換機は、処理装置１と、インターフ
ェイス装置２と、下位装置３とを有している。インター
フェイス装置２は、処理装置１と下位装置３との間の信
号の受け渡しを制御する装置である。各装置の間は、そ
れぞれバスライン４により接続されている。なお、図に
は下位装置３を１つしか図示しなかったが、インターフ
ェイス装置２には、２以上の下位装置３が接続されてい
るものとする。This digital exchange has a processing device 1, an interface device 2, and a subordinate device 3. The interface device 2 is a device that controls the transfer of signals between the processing device 1 and the lower-level device 3. Each device is connected by a bus line 4. Although only one lower device 3 is shown in the figure, it is assumed that two or more lower devices 3 are connected to the interface device 2.
インターフェイス装置２には、バスライン４の異常を
検出する障害検出部５が設けられている。また、下位装
置３にも同様に、バスライン４の異常を検出する障害検
出部６が設けられている。各障害検出部５、６と処理装
置１とは、障害通知ライン７、８を介して接続されてい
る。The interface device 2 is provided with a fault detection unit 5 that detects an abnormality in the bus line 4. Similarly, the lower device 3 is also provided with a fault detection unit 6 that detects an abnormality in the bus line 4. The fault detection units 5 and 6 and the processing device 1 are connected via fault notification lines 7 and 8.
ここで、インターフェイス装置２は、その障害検出部
５で異常を検出すると、障害通知ライン７を通じて処理
装置１に直接障害通知を行う。下位装置３は、その障害
検出部６で異常を検出すると、障害検出ライン８を通じ
て処理装置１に直接障害通知を行う。Here, when the interface device 2 detects an abnormality in the failure detection unit 5, the interface device 2 directly notifies the processing device 1 of a failure through the failure notification line 7. When the failure detection unit 6 detects an abnormality, the lower-level device 3 directly notifies the processing device 1 of the failure through the failure detection line 8.
以上のような従来の障害通知方式は、異常を検出した
装置がそれぞれ個別に処理装置１に障害通知を行うか
ら、例えばバスライン４の異常をインターフェイス装置
２が検出したときには、インターフェイス装置２が直接
処理装置１にそれを通知することになる。In the conventional fault notification system as described above, since each device that has detected an abnormality individually notifies the processing device 1 of the fault, when the interface device 2 detects an abnormality of the bus line 4, for example, the interface device 2 directly This will be notified to the processing device 1.
一方、処理装置１は、障害復旧時にどの下位装置から
のアクセスが失敗したのかを知る必要がある。そこで、
インターフェイス装置２内に、図示しない障害表示回路
を設ける。この障害表示回路は、インターフェイス装置
２に接続された下位装置３ごとにその障害を表示できる
構成のものとする。障害復旧時にこの障害表示回路の内
容を処理装置１が読み取るようにすれば、アケセスを失
敗した下位装置３を認識することができる。この他の方
式としては、アクセスに失敗した下位装置３がそのつど
直接処理装置１に通知をする方式がある。On the other hand, the processing device 1 needs to know from which lower-level device the access has failed at the time of failure recovery. Therefore,
A fault display circuit (not shown) is provided in the interface device 2. The fault display circuit is configured to be able to display the fault for each lower device 3 connected to the interface device 2. If the processing device 1 reads the contents of the fault display circuit at the time of fault recovery, it is possible to recognize the lower-level device 3 that has failed access. As another method, there is a method in which the lower-level device 3 that has failed in access notifies the processing device 1 directly each time.
ところが、インターフェイス装置２に障害表示回路を
設けると、ハードウェア量が非常に増大することにな
る。また、下位装置３が処理装置１に通知をすることに
すれば、障害通知がインターフェイス装置２からも下位
装置３からも出力されることになり、冗長に過ぎるとい
う難点があった。However, if the interface device 2 is provided with the failure display circuit, the amount of hardware is significantly increased. Further, if the lower-level device 3 decides to notify the processing device 1, the failure notification will be output from both the interface device 2 and the lower-level device 3, which is a problem that it is too redundant.
本発明は以上の点に着目してなされたもので、ハード
ウェア量の増大を招くことなく、合理的な障害通知を行
うことのできる障害通知方式を提供することを目的とす
るものである。The present invention has been made in view of the above points, and an object of the present invention is to provide a fault notification method capable of rational fault notification without increasing the amount of hardware.
本発明の障害通知方式では、処理装置と、複数の下位
装置と、処理装置と前記した複数の下位装置との間に信
号の受け渡しを制御するインターフェイス装置とを有す
る交換機に、前記した複数の下位装置のそれぞれがイン
ターフェイス装置へのバスの障害を個別に検出して障害
が存在するときには対応する下位装置の障害表示部に異
常を通知する第１の通知手段と、インターフェイス装置
から前記した複数の下位装置へのバスの障害を検出して
障害が存在するときには対応する下位装置の障害表示部
に異常を通知する第２の通知手段と、前記した複数の下
位装置のそれぞれがアクセスを起動してから設定した時
間内に応答が得られないときタイムオーバーフローとし
てその下位装置の障害表示部に異常を通知する第３の通
知手段と、前記した複数の下位装置のそれぞれの障害表
示部から処理装置に異常を別個に通知するためにそれぞ
れの下位装置と処理装置の間を個別に接続する異常通知
ラインとが備えられており、インターフェイス装置は、
バスラインの異常を検出したとき、アクセス中の下位装
置に対して異常通知を行い、その異常通知を受けた下位
装置は、その下位装置自体が検出した異常とインターフ
ェイス装置から受けた異常通知とのオア条件をとり、そ
の結果に基づいて対応する異常通知ラインを用いて処理
装置に異常通知を行うことを特徴としている。In the failure notification system according to the present invention, the exchange having a processing device, a plurality of lower devices, and an interface device that controls the transfer of signals between the processing device and the plurality of lower devices is provided with the plurality of lower devices. First notifying means for each of the devices individually detecting a bus fault to the interface device and notifying a fault display unit of the corresponding lower device when a fault exists, and A second notification unit for detecting a bus failure to the device and notifying the failure display unit of the corresponding lower device when there is a failure, and after starting access by each of the plurality of lower devices. A third notifying means for notifying a failure display unit of the lower-level device of a failure as a time overflow when a response is not obtained within a set time; Is provided with an abnormality notification line connecting individually between each of the lower device and the processing device in order to separately notify the abnormality to the processing unit from each of the failure display unit of the number of lower-level device, the interface device,
When detecting an abnormality in the bus line, the lower-level device that is accessing is notified of the abnormality, and the lower-level device that has received the abnormality notification compares the abnormality detected by the lower-level device itself with the abnormality notification received from the interface device. The feature is that an OR condition is taken, and an abnormality notification is sent to the processing device using a corresponding abnormality notification line based on the result.
以上の障害通知方式によれば、インターフェイス装置
２が処理バスの異常を検出したときは、まず、アクセス
中の下位装置に対して異常通知を行う。下位装置はこれ
を受けて、その下位装置自体が異常を検出してないとき
も、処理装置に対して異常通知を行う。According to the above failure notification method, when the interface device 2 detects an abnormality in the processing bus, first, it notifies the lower device being accessed of the abnormality. In response to this, the lower-level device notifies the processing device of the abnormality even when the lower-level device itself has not detected an abnormality.
また、下位装置自体で単独で異常を検出した場合に
は、インターフェイス装置から異常通知がなくても、処
理装置に異常通知を行う。インターフェイス装置と下位
装置がともに異常を検出したときは、下位装置は、１回
だけ処理装置に対して異常通知をすることになる。すな
わちこのインターフェイス装置と下位装置とがともに障
害を検出しても、処理装置に対する障害通知が重複する
ことがない。Further, when an abnormality is detected by the lower-level device itself, the abnormality notification is performed to the processing device even if there is no abnormality notification from the interface device. When both the interface device and the lower device detect an abnormality, the lower device notifies the processing device of the abnormality only once. That is, even if both the interface device and the lower-level device detect a failure, the failure notification to the processing device does not overlap.
また、本発明では複数の下位装置のそれぞれの障害表
示部から処理装置に異常を別個に通知するためにそれぞ
れの下位装置と処理装置の間を個別に接続する異常通知
ラインとが備えられており、かつ障害が発生した下位装
置が処理装置に直接、自装置の異常の通知を行うので、
どの下位装置に障害が発生したかを特定する回路が不要
である。Further, the present invention is provided with an abnormality notification line for individually connecting the respective lower devices and the processing devices in order to individually notify the processing device of the abnormality from the respective failure display portions of the plurality of lower devices. And, because the faulty lower-level device directly notifies the processing device of its own abnormality,
There is no need for a circuit to specify which lower device has failed.
第１図は、本発明の障害通知方式の実施に適するディ
ジタル交換機の主要部の構成を示すブロック図である。
また、第２図には、その概略構成を図示した。FIG. 1 is a block diagram showing a configuration of a main part of a digital exchange suitable for implementing the fault notification system of the present invention.
FIG. 2 shows a schematic configuration thereof.
第２図に示すように、このディジタル交換機は、処理
装置１と、インターフェイス装置２と、複数の下位装置
３とが、バスライン４を介して接続された構成のもので
ある。As shown in FIG. 2, this digital exchange has a configuration in which a processing device 1, an interface device 2, and a plurality of subordinate devices 3 are connected via a bus line 4.
第１図には、そのうちの１台の下位装置のみを示し
た。FIG. 1 shows only one of the lower-level devices.
この処理装置１は、パリティチェック部11と、キーチ
ェック部12とを備えている。The processing device 1 includes a parity check unit 11 and a key check unit 12.
パリティチェック部11は、インターフェイス装置２か
ら処理装置１へ向かうバスライン4aの異常を検出する回
路である。また、キーチェック部12は、下位装置３から
アクセス要求があったとき、その処理装置固有に設定さ
れているキー番号と、アクセス要求のあったアドレスの
キー番号領域とを照合して、それが一致したとき、イン
ターフェイス装置２に対しての応答を許容し、それ以外
の場合、これを異常として検出する回路である。The parity check unit 11 is a circuit that detects an abnormality in the bus line 4a extending from the interface device 2 to the processing device 1. Also, when an access request is issued from the lower-level device 3, the key check unit 12 compares the key number set uniquely to the processing device with the key number area of the address for which the access request is made, and the When they match, the circuit allows the response to the interface device 2, and otherwise detects this as an abnormality.
インターフェイス装置２には、パリティチェック部13
と、タイマ14と、障害表示部15と、もう一つのパリティ
チェック部16とが設けられている。The interface device 2 includes a parity check unit 13
, A timer 14, a failure display section 15, and another parity check section 16 are provided.
パリティチェック部13は、下位装置３からインターフ
ェイス装置２へ向かうバスライン4bの異常を検出する回
路である。これに対して、パリティチェック部16は、処
理装置１からインターフェイス装置２へ向かうバスライ
ン4cの異常を検出する回路である。またタイマ14は、イ
ンターフェイス装置２が処理装置１をアクセスしたと
き、そのアクセス時から応答を受けるまでの時間を監視
し、設定した時間内に応答がない場合にタイマオーバフ
ローとして、異常を検出する回路である。The parity check unit 13 is a circuit that detects an abnormality in the bus line 4b extending from the lower device 3 to the interface device 2. On the other hand, the parity check unit 16 is a circuit that detects an abnormality in the bus line 4c from the processing device 1 to the interface device 2. Further, the timer 14 monitors the time from when the interface device 2 accesses the processing device 1 until it receives a response, and detects an abnormality as a timer overflow when there is no response within the set time. It is.
障害表示部15は、処理回路１のパリティチェック部11
と、キーチェック部12と、インターフェイス装置２のタ
イマ14と、パリティチェック部16から出力された異常検
出信号とを受け入れて、その表示を行う回路である。な
お、図中、パリティチェック部11、13、16と、キーチェ
ック部12の出力する異常検出信号をNGと表示し、タイマ
14の出力する異常検出信号をTDと表示した。The fault display unit 15 is a parity check unit 11 of the processing circuit 1.
And a key check unit 12, a timer 14 of the interface device 2, and an abnormality detection signal output from the parity check unit 16 and display the same. In the figure, the abnormality check signals output from the parity check units 11, 13, 16 and the key check unit 12 are displayed as NG, and the timer
The abnormality detection signal output by 14 is indicated as TD.
また、下位装置３には、タイマ17と、障害表示部18
と、パリティチェック部19とが設けられている。The lower-level device 3 includes a timer 17 and a fault display unit 18.
And a parity check unit 19 are provided.
タイマ17は、下位装置３が処理装置１をアクセスした
とき、そのアクセス時から応答を受けるまでの時間を監
視し、設定した時間内に応答がない場合にタイマオーバ
フローとして、異常を検出する回路である。また、パリ
ティチェック部19は、インターフェイス装置２から下位
装置３へ向かうバスライン4dの異常を検出する回路であ
る。The timer 17 is a circuit that monitors the time from when the lower-level device 3 accesses the processing device 1 to when a response is received, and detects an abnormality as a timer overflow when there is no response within the set time. is there. The parity check unit 19 is a circuit that detects an abnormality in the bus line 4d from the interface device 2 to the lower device 3.
障害表示部18は、インターフェイス装置２のパリティ
チェック部13と、下位装置３のタイマ17とパリティチェ
ック部19から出力された異常検出信号を受け入れて、そ
の表示を行う回路である。なお、ここでも、パリティチ
ェック部19の出力する異常検出信号をNGと表示し、タイ
マ17の出力する異常検出信号をTDと表示した。The fault display unit 18 is a circuit that receives the abnormality detection signal output from the parity check unit 13 of the interface device 2, the timer 17 and the parity check unit 19 of the lower device 3, and displays the abnormality detection signal. Note that, also here, the abnormality detection signal output from the parity check unit 19 is indicated as NG, and the abnormality detection signal output from the timer 17 is indicated as TD.
さらに、インターフェイス装置２の障害表示部15か
ら、下位装置３の障害表示部18に向かって、異常通知ラ
イン20が設けられ、障害表示部18から処理装置１に向か
って、異常通知ライン21が設けられている。Further, an abnormality notification line 20 is provided from the failure display unit 15 of the interface device 2 to the failure display unit 18 of the lower device 3, and an abnormality notification line 21 is provided from the failure display unit 18 to the processing device 1. Have been.
より具体的には、すべての異常検出信号は平常時ロウ
レベルで異常時ハイレベルとなる信号とし、障害表示部
15、18はいくつかの異常検出信号をラッチするラッチ回
路とそれらの論理和を出力するオア回路とから構成す
る。More specifically, all the abnormality detection signals are signals that are normally low level and high level in case of abnormality, and
Reference numerals 15 and 18 are composed of a latch circuit that latches some abnormality detection signals and an OR circuit that outputs a logical sum of them.
以下、本発明の障害通知方式をこのブロック図を用い
て詳細に説明する。Hereinafter, the failure notification method of the present invention will be described in detail with reference to this block diagram.
まず、下位装置３は、アクセスを起動する時に下位装
置タイマ17も起動する。下位装置タイマ17は、設定した
時間内に応答の受信がない場合は、タイマオーバフロー
として下位装置障害表示部18に異常検出信号を出力す
る。First, the lower device 3 also starts the lower device timer 17 when activating access. If no response is received within the set time, the lower-level device timer 17 outputs an abnormality detection signal to the lower-level device fault display unit 18 as a timer overflow.
一方、下位装置３からのアクセスを受信したインター
フェイス装置２は、下位装置−インターフェイス装置間
用のパリティチェック部13でパリティを照合し、正しい
パリティであれば処理装置１をアクセスする。このとき
インターフェイス装置２は、処理装置アクセスタイマ14
を起動する。処理装置アクセスタイマ14は、設定した時
間内にアンサデータの受信がない場合は、タイマオーバ
フローとしてインターフェイス装置障害表示部15に異常
検出信号を出力する。On the other hand, when the interface device 2 receives the access from the lower device 3, the parity check unit 13 for the lower device-interface device collates the parity, and if the parity is correct, it accesses the processing device 1. At this time, the interface device 2 is
Start If no answer data is received within the set time, the processing device access timer 14 outputs an abnormality detection signal to the interface device fault display unit 15 as a timer overflow.
インターフェイス装置２からのアクセスを受信した処
理装置１は、インターフェイス装置−処理装置間用のパ
リティチェック部11でパリティを照合する。正しいパリ
ティであればキーチェック部12で、キー番号を照合し、
正しいキー番号であればインターフェイス装置２に応答
を送出する。The processing device 1 that has received the access from the interface device 2 collates the parity with the parity check unit 11 for the interface device and the processing device. If the parity is correct, the key check unit 12 checks the key number,
If the key number is correct, a response is sent to the interface device 2.
応答を受信したインターフェイス装置２は、処理装置
アクセスタイマ14を止めて、処理装置−インターフェイ
ス装置間用のパリティチェック部16でパリティを照合
し、正しいパリティであれば、下位装置に応答を送出す
る。Upon receiving the response, the interface device 2 stops the processing device access timer 14, and the parity check unit 16 for processing device-interface device collates the parity. If the parity is correct, the interface device 2 sends the response to the lower device.
応答を受信した下位装置３は、下位装置タイマ17を止
めて、インターフェイス装置−下位装置間用のパリティ
チェック部19でパリティを照合し、正しいパリティであ
ればアクセスを終了させる。Upon receiving the response, the lower device 3 stops the lower device timer 17, and the parity check unit 19 for interface device-lower device collates the parity. If the parity is correct, the access is terminated.
ここで、処理装置１のパリティチェック部11で異常を
検出した場合と、キーチェック部12で異常を検出した場
合と、インターフェイス装置２のタイマ14がオーバフロ
ーした場合と、パリティチェック部16で異常を検出した
場合は、インターフェイス装置２の障害表示部15に障害
表示され、かつそれが障害通知ライン13を通じて下位装
置３に通知される。Here, the parity check unit 11 of the processing device 1 detects an abnormality, the key check unit 12 detects an abnormality, the timer 14 of the interface device 2 overflows, and the parity check unit 16 detects an abnormality. If detected, a fault is displayed on the fault display unit 15 of the interface device 2 and the fault is notified to the lower-level device 3 via the fault notification line 13.
一方、インターフェイス装置２のパリティチェック部
13で異常を検出した場合と、下位装置３のパリティチェ
ック部19で異常を検出した場合と、タイマ17がオーバフ
ローした場合と、インターフェイス装置２から異常通知
を受信した場合には、下位装置障害表示部18に障害表示
され、かつそれが処理装置１に通知される。On the other hand, the parity check unit of the interface device 2
When the abnormality is detected in 13, the abnormality is detected in the parity check unit 19 of the lower device 3, the timer 17 overflows, or the abnormality notification is received from the interface device 2, the lower device failure display is displayed. A failure is displayed on the unit 18 and the failure is notified to the processing device 1.
以上説明したように本発明によれば、複数の下位装置
のそれぞれと処理装置の間を個別に接続する異常通知ラ
インを設けると共に、インターフェイス装置からこれら
複数の下位装置へのバスの障害を検出して障害が存在す
るときには対応する下位装置の障害表示部に異常を通知
する第２の通知手段を設けているので、バスラインの異
常をインターフェイス装置が検出した場合でもそのこと
をアクセス中の下位装置に通知して、その下位装置から
専用の異常通知ラインを用いて処理装置に異常を通知す
ることができる。したがって、どの下位装置に障害が発
生したかを処理装置が直接特定することができ、障害が
発生した下位装置を特定するための特別の回路が不要に
なる。このため、ハードウェア量の増大を避けることが
できると共に、異常通知の際の冗長さをなくすことがで
きる。As described above, according to the present invention, an abnormality notification line for individually connecting each of a plurality of lower devices and a processing device is provided, and a failure of a bus from the interface device to the plurality of lower devices is detected. If there is a failure, the second notification means for notifying an abnormality to the failure display section of the corresponding lower apparatus is provided. Therefore, even when the interface apparatus detects the abnormality of the bus line, the lower apparatus that is accessing it Can be notified to the processing device using a dedicated error notification line from the lower device. Therefore, the processing device can directly identify which lower device has failed, and a special circuit for identifying the failed lower device is not required. For this reason, it is possible to avoid an increase in the amount of hardware, and it is possible to eliminate redundancy at the time of notification of an abnormality.
第１図は本発明の障害通知方式の実施に適するディジタ
ル交換機の主要部のブロック図、第２図はその概略構成
図、第３図は従来の障害通知方式の一例を示す説明図で
ある。 １……処理装置、 ２……インターフェイス装置、 ３……下位装置、 ４、4a、4b、4c、4d……バスライン、 11、13、16、19……パリティチェック部、 12……キーチェック部、 14、17……タイマ、 15、18……障害表示部。FIG. 1 is a block diagram of a main part of a digital exchange suitable for implementing the fault notification system of the present invention, FIG. 2 is a schematic configuration diagram thereof, and FIG. 3 is an explanatory diagram showing an example of a conventional fault notification system. 1 ... Processing device, 2 ... Interface device, 3 ... Subordinate device, 4, 4a, 4b, 4c, 4d ... Bus line, 11, 13, 16, 19 ... Parity check section, 12 ... Key check Section, 14, 17 ... Timer, 15, 18 ... Fault display section.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鈴木 俊明 東京都千代田区内幸町１丁目１番６号 日本電信電話株式会社内 (56)参考文献 特開 昭60−14304（ＪＰ，Ａ) ─────────────────────────────────────────────────── ─── Continuation of front page (72) Inventor Toshiaki Suzuki 1-1-6 Uchisaiwaicho, Chiyoda-ku, Tokyo Inside Nippon Telegraph and Telephone Corporation (56) Reference JP-A-60-14304 (JP, A)
Claims (1)
装置と前記複数の下位装置との間に信号の受け渡しを制
御するインターフェイス装置とを有する交換機に、 前記複数の下位装置のそれぞれが前記インターフェイス
装置へのバスの障害を個別に検出して障害が存在すると
きには対応する下位装置の障害表示部に異常を通知する
第１の通知手段と、 前記インターフェイス装置から前記複数の下位装置への
バスの障害を検出して障害が存在するときには対応する
下位装置の障害表示部に異常を通知する第２の通知手段
と、 前記複数の下位装置のそれぞれがアクセスを起動してか
ら設定した時間内に応答が得られないときタイムオーバ
ーフローとしてその下位装置の障害表示部に異常を通知
する第３の通知手段と、 前記複数の下位装置のそれぞれの障害表示部から前記処
理装置に異常を別個に通知するためにそれぞれ下位装置
と処理装置の間を個別に接続する異常通知ラインとが備
えられており、 前記インターフェイス装置は、前記バスラインの異常を
検出したとき、アクセス中の下位装置に対して異常通知
を行い、その異常通知を受けた下位装置は、その下位装
置自体が検出した異常とインターフェイス装置から受け
た異常通知とのオア条件をとり、その結果に基づいて対
応する異常通知ラインを用いて前記処理装置に異常通知
を行うことを特徴とする障害通知方式。1. An exchange having a processing device, a plurality of lower-level devices, and an interface device for controlling the passing of signals between the processing device and the plurality of lower-level devices, wherein each of the plurality of lower-level devices is provided. First notifying means for individually detecting a fault of a bus to the interface device and notifying a fault to a fault display section of a corresponding lower device when the fault exists; Second notification means for detecting a failure in the bus and notifying the failure display unit of the corresponding lower device when the failure exists, and within a time set after each of the plurality of lower devices starts access. A third notification unit for notifying a failure display unit of the lower-level device as a time overflow when a response is not obtained, and that of the plurality of lower-level devices. An abnormality notification line is provided for individually connecting the lower device and the processing device to notify the processing device from the respective fault display units of the abnormality separately, and the interface device includes the bus line. When an anomaly is detected, the anomaly notification is sent to the lower-level device being accessed, and the lower-level device that received the anomaly notification is the OR condition between the anomaly detected by the lower-level device itself and the anomaly notification received from the interface device. A fault notification system, wherein the fault notification is performed to the processing device using a corresponding fault notification line based on the result.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63091679A JP2669851B2 (en) | 1988-04-15 | 1988-04-15 | Failure notification method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63091679A JP2669851B2 (en) | 1988-04-15 | 1988-04-15 | Failure notification method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01264346A JPH01264346A (en) | 1989-10-20 |
| JP2669851B2 true JP2669851B2 (en) | 1997-10-29 |
Family
ID=14033178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63091679A Expired - Fee Related JP2669851B2 (en) | 1988-04-15 | 1988-04-15 | Failure notification method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2669851B2 (en) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6014304A (en) * | 1983-07-05 | 1985-01-24 | Nec Corp | Fault informing system |
-
1988
- 1988-04-15 JP JP63091679A patent/JP2669851B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01264346A (en) | 1989-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01293450A (en) | Troubled device specifying system | |
| JP2669851B2 (en) | Failure notification method | |
| JPH0354652A (en) | Trouble locating method for input/output port | |
| JPS5816493B2 (en) | Hang-up release processing method in multiprocessor processing system | |
| JP2946541B2 (en) | Redundant control system | |
| JPH04305748A (en) | Highly reliable bus | |
| JP3230798B2 (en) | Redundant system | |
| JPS5853777B2 (en) | Common bus control method in multiprocessor systems | |
| JPH0247758A (en) | Data processing system | |
| JPH0490016A (en) | Data processor | |
| JPS6252905B2 (en) | ||
| JPH079636B2 (en) | Bus diagnostic device | |
| JP2880375B2 (en) | Multi-bus control method for computer system and computer system | |
| JP3008646B2 (en) | Failure information processing method | |
| JPH0243634A (en) | Information processor | |
| JPS6128146B2 (en) | ||
| JPS5852263B2 (en) | Processor bus connection method | |
| JPH07120296B2 (en) | Error control method in hot standby system | |
| JPH05224968A (en) | Data check system | |
| JPH05289896A (en) | Fault tolerant computer | |
| JPS61134846A (en) | Electronic computer system | |
| JPS61243549A (en) | Error detecting and correcting system | |
| JPH03132846A (en) | Bus conflict detection circuit | |
| JPS59136828A (en) | Multiple access control method | |
| JPH07160521A (en) | Information processor with anti-fault function |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |